SU1019639A1 - Делитель частоты с переменным коэффициентом делени - Google Patents

Abstract

ДЕЛИТЕЛЬ «ЙСТОТЫ С ПЕРЕМЕННШ КОЭФФИЦИЕНТОМ ДЕЛЕНИЯ, содержащий формирователь«t счётчи :, дешифратор, элемент И и счетный триггер, выход , которого  вл етс  делител  частоты с переменным коэффицйеитом делени , вход счетного триггера соединен с выход(Ж элемента И, первый вход которого соединег с входом делител  с переменным коэффициентом делени , а выходу счетчика соединены . с входом дешифратора, о т л и ч а ющ и и с   тем, что, с целью расши- рени  функциоиальных возможностей, в него введены ишфратор, элемент ИЛИ и циклический регистр сдвига выход которого средшнен с вторым входом элемента И, первый вход которого соединен с синхронизирукхфим входом циклического регистра сдвих а и счетным входом сгчетчика, выходы которого соединены с входами шифратора, выход которого соединен с информационным входом циклического регистра сдвига, стробируки ий вход которого соединен с выходе формировател , вход которого соединен с выходом элемента ИЛИ,; входы которого соединены с выходом /J1 дешифратора гг

Description

Изобретение относитс  к импульсной технике и может быть использовано в синтезаторах частот, в частотопреобразугадих узлах аппаратуры св зи , в устройствах управлени  шаговыми уйтройствами и в пересчетных схемах .

Известен делитель частоты с регулируемым дробным коэффициентом делени , содержащий счетчик выходных сигналов с узлом сравнени  и элем1ентом запрета, счетчик времени паузы с блоком установки кода и формирователем импульса сброса 13.

Недостатками этого делител  частоты  вл ютс  неравномерное расположение выходных импульсов, а также невозможность регулировани  их длительности .

Известен также делитель частоты с переменньм коэффициентом делани ., содержащий формирователь, счетчик, дешифратор, элемент И и счетный триггер , выход которого  вл етс  выходом делител  частоты с переменным коэффициентом делени , вход счетного триггера соединен с выходом элемента |И, первый вход которого соединен с входом делител  с переменным коэффициентом делени , а выходы счетчика соединены с входом дешифратора C

Недостатком этого делител  частоты с переменным коэффициентом делени  вл етс  ограниченность его функциональных возможностей. Такой делитель частоты импульсов не позвол ет получить дробный коэффициент делени  и измен ть длительность выходных импулсов .

Цель изобретени  - расширение функциональных возможностей делител  частоты с переменным коэффициенто делени .

Поставленна  цель достигаетс  тем, что в делитель частоты с переменным коэффициентом делени , содержащий формирователь, счетчик, дешифратор , элемент И и счетный триггер, выход которого  вл етс  выходом делител  частоты с переменным коэффициентом делени , вход счетного триггера соединен с выходом элемента И первый вход которого соединен с входом делител  с перемениьол коэффициентом делени , а выходы счетчика соединены с входом дешифратора, введены шифратор, элемент ИЛИ и цикличесКИЙ регистр сдвига, выход которого соединен с вторым входом элемента И, первый вход которого соединен с синхронизирующим входом циклического регистра сдвига и счетным входом счетчика, выходы которого соединены с входами шифратора, выход которого соединен с информационным входом циклического регистра сдвига, стробирующий вход которого соединен с выходом формироватбш , вход которого

соединен с вькодом элемента ИЛИ,входы которого соединены, с выходом дешифратора .

На чертежепоказана структурна  схема делител  частоты с переменным коэффициентом делени .

Делитель частоты с переменным коэффициентом делени  содержит формирователь 1, счетчик 2, дешифратор 3, элемент И 4, счетный триггер 5, выход которого  вл етс  выходом б делител  частоты с переменным коэффициентом делени , шифратор 7, элемент ИЛИ 8 и циклический регистр 9 сдвига, вход счетного триггера 5 соединен с выходом элемента И 4, первый вход которого соединен с входом 10 делител  с переменным коэффициентом делени , а выходы счетчика 2 соединены с входом дешифратора 3, выход циклического регистра 9 сдвига соединен с вторым входом элемента И. 4, первый вход которого соединен с синхроиизирукидим входом циклического регистра 9 сдвига и счетным входом счетчика 3, выходы которого соединен с входами шифратора 7, выход которого соединен с информационным входом циклического регистра 9 сдвига, стробирующий вход которого соединен с выходом формировател  1, вход которого соединен с выход 1 элемента ИЛИ 8, входы которого соединены с вь1ходом дешифратора 3.

Делитель частоты с переменным коэффициентом делени  работает следующим образом.

В исходном состо нии счетчик 2 и счетный триггер 5 обнулены, в регистре 9 сдвига позиционным кодом записана программа расположени  импульсов в выходной последовательности . Программа определ ет коэффициент делени  и длительность выходных импульсов устройства йри поступлении импульсов на вход 10 начинаетс  счет этих импульсов счетчиком 2 и сдвиг информации в. регистре 9 сдвига. При программное слово из регистра 9 сдвига потактно поступает на вход элемента И 4, где оно стробируетс  входными импульсами. Следовательно, единичные сигналы, выводимые из регистра .9 сдвига, будут поступать через элемент И 4 на вход счетного триггера 5 и поочередно nepeKJD04aTb его так, что нечетные в пор дке следовани  единицы устанавливают счетный триггер 5 в единичное состо ние, а четные обратно в нулевое. Таким образом, нечетные (счита  от выхода ) наход щиес  в регистре сдвига 9 единицы эадают коэффициент делени  входной частоты, а четные - длительность выходных импульсов.

Например, если регистр 9 сдвига полностью заполнен единицами, на выходе устройства получаетс  меандр с коэффициентом делени  входной частоты, равным 2. В св зи с тем, что регистр 9 сдвига циклический, вывод программного i слова из него циклически повтор ете до тех пор, пока на выходе счетчика 2 не возникнет комбинаци  сигналов, . воспринимаема  шифратором 7 и дешифт ратором 3. tlpK этом на выходе шиф- i paтора 7 возникает новое программное словЪ, которое поступит на информационный вход регистра д сдвига. На одном из выходов, дешифратора 3 сформируетс  импульс, кото1%1й через элемент ИЛИ 8 и формирователь 1 поступит на стробирук ций вход регистра сдви-; га 9 и запишет в него программное . . слово с шифратора 7. Формирователь i преобразует длительность сигнала дешифратора 3 так, чтобы запись происходила в момент отсутстви  входных импульсов. После занесени .в регистр 9 нового программного слова мен етс  коэффициент делени  J cтpoйcтйa и, -при необходимости, длительность импульсов . Новое программное слово циклически выводитс  из регистра 9 сдви га-до тех пор, пока снова .не произо дет срабатывание шифратора 7 и шиф-; ратора 3 После пёрепапне 1й  счетчика 2 работа устройства начинаетс  сначала. Изменение програм1«г работы устройства осуществл етс  перепрограммированием .шифратора 7 и дешифратора 3. Пр едлагаемое устройство по сравнению с известным обеспечивает расширение функциональных возможностей, так как имеет расширенный диапазон выходных частот с регулируемой длительностью импульсов и позвол ющее измен ть расположение иътульсов в выходной последовательности и их длительность позиционным кодом, модифицируе1«1М в процессе работы устройства .

Claims (1)

1. (541 ДЕЛИТЕЛЬ ЧАСТОТЫ С ПЕРЕМЕННЫМ КОЭФФИЦИЕНТОМ ДЕЛЕНИЯ, содержащий формирователь, счетчик, дешифратор, элемент И и счетный триггер, выход которого является выходом делителя частоты с переменным коэффициентом деления, вход счетного триггера соединенс выходом элемента и, первый вход которого соединен с входом де 1 —

   S

   I * 9 JT

   Г —тглителя с переменным коэффициентом деления, а выхода счетчика соединены . с входом дешифратора, о т л и ч а ющ и й с я тем, что, с целью расши- ’ рения функциональных возможностей, в него введены шифратор, элемент ИЛИ и циклический регистр сдвига, выход которого соединен с вторым входом элемента И, первый вход которого соединен с синхронизирующим входом циклического регистра сдвига и счетным входом счетчика, выходы которого соединены с входами шифратора, выход которого соединен с информационным входом циклического регистра сдвига, стробирующий вход которого соединен с выходом формирователя, вход кото- § рого соединён с выходом элемента ИЛИ,; входа которого соединены с выходом ΖΛ . · дешифратора*