Изобретение относитс к автоматике и вычислительной техникеj в частности к транзисторно-транзисторным логическим схемам, и может быть использовано в различных системах управлени и контрол , в счетных и управл ющих электронно-вьгаислительных машинах. Известны транзисторно-транзисторные логические схемы, выполненные на бипол рных транзисторах с низким инверсным коэффициентом, содержащие входной каскад, вьтолненный на много эмиттерном транзисторе, база которог через резистор подключена к шине ис точника питани 5 коллектор - к базе следующего транзистора, а эмиттеры к шинам логических входных сигналов Tl Яедостаток такой схемы состоит в большой занимаемой площади на кристалле , что ограничивает степень интеграции логических устройствэ собранных на таких схемах. Указанный не достаток обусловлен использованием в таких ТТЛ схемах стандартных бипол рных транзисторов 5 занимающих на кристалле площадь в три раза большую , чем, например 5 площадь так называемых КИД-транзисторов, Однако КИД-транзисторы имеют высокий инверс ный коэффициент усилени по току, что не позвол ет строить на них вход ные каскады упом нутых ТТЛ схем из-з больших втекающих входных токов. Ближайшим техническим решением к предлагаемому вл етс транзисторнотранзисторна логическа (ТТЛ) схема выпол1 енна на транзисторах с высоким инверсным коэффициентом усилени входной каскад которой также выпол нён на многоэмиттерных транзисторах с высоким инверсньи- коэффициентом усилени по току, в котором база первого транзистора подключена, чере резистор к Бшне источника питани , эмиттеры - к шинам входного логического сигнала, а коллектор - к базе второго транзистора, подключенного коллектором к шине источника питани , а эмиттером - к общей шине соответственно . L2j Б указанной ТТЛ - схеме дл умень шени входного тока и увеличени Е ходного сопротивлени база первого транзистора соединена с базой второго тран истора через резистор, величина сопротивлени которого ограничена и сверху и снизу. СопротивлеHVie этого резистора выбираетс таким, чтобы коллекторный переход был закрыт как при низком, так и при высоком напр жении на входах. Это ограничивает величину сопротивлени сверху, с другой стороны это сопротивление не может быть слишком малым, так как необходимо обеспечить запирание второго транзистора при низком напр жении хот бы на одном из входов схемы. Указанные услови не соблюда1ртс --в широком диапазоне температур и напр жений питани . Целью изобретени вл етс обеспечение высокого входного сопротивлени ТТЛ схемы на транзисторах с высоким инверсным коэффициентом усилени по току в широком диапазоне температур и напр жений питани . Поставленна цель достигаетс тем, что в входном каскаде схемы, выполненном на многоэмиттерных транзисторах с высоким инверсным коэффициентом усилени по току,в котором база первого транзистора подключена через резистор к шине источника питани , эмиттеры - к шинам входного логического сигнала, а коллектор - к базе второго транзистора, подключенного коллектором к шине источника питани , а эмиттером - к общей шине соответственно, база первого транзистора соединена с вторым эмиттером BTOporo транзистора. Принципиальна электрическа схема входного каскада ТТЛ-схемы, выполненного согласно предлагаемому изобретению , изображена на чертеже. Входной каскад ТТЛ схемы содержит многоэмиттерные транзисторы 1 и 2 с высоким инверсным коэффициентом усилени по току. Эмиттеры первого транзистора подсоединены к шинам 3.1, 3.2, 3.3 и 3,4 логического входного сигнала, база - через резистор 4 к шине 5 источника напр жени питани , а коллектор соединен с базой транзистора 2, коллектор6 и первый эмиттер 7 которого подсоединены ч-ерез резисторы 8 и 9 к шине 5 источника питани и общей шине 10 соответственно . Второй эмиттер 11 второго транзистора соединен с базой первого транзистора. Работа устройства происходит следующим образом. При подаче на все шины 3.1-3.4 высокого потенциала, соответствующего уровню логической единицы (входной каскад ТТЛ схемы обеспечивает выполнение в этом одном из возможных его вариантов логическо функции и), втекающий в каждый из эмиттеров транзистора 1 ток 3g,j св зан с током его базы соотношением ,, где 6 , - инверсный коэффициент уси лени первого транзистора по и -му входу. Величина тока коллектора транзистора 1, вл ющегос током базы транзистора 2, достаточна дл насыщени последнего. Как только транзистор 2 входит в насыщение, т.е. потенциал его коллектора становитс меньще потенциала базы, и следовательно, меньше потенциала второго эмитд-ера (всегда больщего потенциала базы на величину падени напр жени на переходе база - коллектор транзистора 1) часть тока,протекающего через резистор 4, ответвл етс через второй транзисторПО цепи: второй эмитте15 11 - коллектор 6 - первый эмиттер 7. При этом транзистор 2 работает в инверсном режиме по второму эмиттеру. Ток, вытекающий из базы транзистора 1 , поддерживаетс благодар действию цепи об,ратной св зи, на уровне, обеспечивающем минимальный ток насыщени в базу транзистора 2. Следов§тельно , величина тока базы транзистора 1 в BJ раз меньше минимального тока насьш ени транзистора 2 и стабилизируетс обратной св зью на этом уровне при всех колебани х параметров схемы. При возникновении возмущающего воздействи соответствующего изменени тока базы транзистора 1 не произойдет. Так, например, при увеличении питающего напр жени ( излищний ток базы транзистора 1 будет стекать через транзистор 2 и резистор 9 на общую шину 10. При уменьшении питающего напр жени то.х в цепи обратной св зи уменьшаетс , обеспечива неизменность базовых то ков транзисторов 1 и 2. Поскольку сумма всех токов, втекающих в эмиттеры транзистора 1, примерно равна току базы транзистора 2, то обеспечение неизменности и малой величины тока базы транзистора 1 обусловливает посто нство указанной суммы токов и высокое входное сопротивление ТТЛ схемы в широком диапа3оне температур и напр жений питани .