SU790333A1 - Интегральный логический элемент и-не - Google Patents

Description

1

Изобретение относитс  к импульсной технике и пред:;азначено дл  использовани  в системах цифровой автоматики .

Известно устройство - логическа  схема с повышенным быстродействием, содержащее входной многоэмиттерный транзистор, база которого через первый резистор соединена с первой шиной питани , коллектор - с базой фазорасщепительного транзистора, эмиттер которого соединен с первым входом выходного каскада, диод с коллектором многоэмиттерного транзистора , коллектор - со вторым входом выходного каскада l .

Недостаток устройства- низка  помехоустойчивость.

Известно устройство, содержащее входной многоэмиттерный транзистор, эмиттеры которого соединены со входами устройства, коллектор через первый резистор с базой ключевого транзистора, коллектор которого соединен с базой многоэмиттерного выходного транзистора, коллектор которого через второй резистор соединен с шиной питани , первый эмиттер через диод - с выходом устройства и коллектором второго выходного

транзистора, база которого сое.цинена с эмиттером ключевого транзистора и через третий резистор с общей ши ,ной, второй эмиттер многоэмиттерного

5 выходного транзистора через резистор соединен с базой транзистора обратной св зи, коллектор которого через резистор соединен с базой ключевого транзистора, а эмиттер - с общей

10 ШИНОЙ 2.

Недостаток устройства - невысокое быстродействие и недостаточна  помехоустойчивость.

Цель изобретени  - повышение по ( 5 мехоустойчивости и быстродействи .

Поставленна  цель достигаетс  тем, что в устройство, содержащее входной многеэмиттерный транзистор, эмиттеры которого соединены со входами устройства, коллектор - со входом диодной сборки и через первый резистор с первой шиной питани , выход диодной сборки соединен с базой ключевого транзистора, коллектор которого соединен со входом выходного каскада, эмиттер - со второй шиной питани , дополнительно введены первый , второй и третий транзисторы, .и второй резистор, база первого транзистора соединена с коллектором и

базой ключевого транзистора, эмиттер - со второй шиной питани , коллектор - с эмиттером второго и базо третьего транзисторов, база второго транзистора соединена с коллектором третьего транзистора и базой входного многоэмиттерного транзистора , коллектор - с Эмиттером третьего транзистора и через второй резистор - с первой шиной .питани .

На фиг. 1 изображена принципйаль ,на  схема устройства; на фиг. 2 диаграмма, по сн юща  его работу.

Устройство содержит входной многоэмиттерный транзистор 1, эмиттры которого соединены со входами устройства, коллектор через первый резистор 2 с первой шиной питани , со входом диодной сборки 3, выход которой соединен с базой и коллектором ключевого транзистора 4, входом , выходного каскада на транзисторе 5, базой первого дополнительного транзистора б, коллектор которого соединен с эми.ттером вт.ррого дополнительного транзистора 7 и базой третьего дополнительного транзистора 8, коллектор которого соединен с базами транзисторов 1 и 7, а эмиттер с коллектором транзистора 7 через второй резистор 9 - с первой шиной питани , резистор 10 выходного каскада.

Устройство работает следуюищм образом.

При подключении всех входов транзистора 1 к высокому логическому уровню напр жени  транзистор 1 выключен и величина опорного тока, определ емого резистором 2, диодом сборки 3 и транзистором 4- равна

E-aVo

(4/

on. 6КЛ.

где V

падение напр жени  на открытом р-п-переходе

р напр жение питани  логической схемы.

Известно, что если несколько .транзисторов работают под одним и тем же напр жением, то их эмиттерные токи относ тс  как площади их эмиттеров. Так как коллекторный ток отличаетс  от тока эмиттера на величину тока базы, дл  больших значений коэЛфициентов усилени  , т.е. N 1 можно утверждать, что и токи коллекторов относ тс  как} площади эмиттеров. Из фиг. 1 , что падение напр жени  на участке база-эмиттер транзистора 4 может быть использовано .дл  фиксации в транзиторах 5 и „б. Таким образом, ток коллекторов транзистор 5 и б равен

Ё - 2 Vg

(i)

К5 кб оп.бкл.

«а

Напр жение на эмиттере транзистора 8 будет равно

СЗ)

эй-- - ьПодставд .   вместо J в уравнении (З) его значение, определ емое уравнением (2) , получаем

(,()

Сь).

На выходе логической схемы устанавливаетс  значение логического нул 

ВЬ,хО Е-Зк5-«.о-(-|7- Подбира  необходимое соотношение между номиналами резисторов выходного каскада R и йд. , можно получать

c J aзличныe уровни J6w Р согласовании с другими типами микросхем (ттл, ,ЭСЛ и др. ) . Режим работы транзисторов  вл етс  . активнЕлм и определ етс  отношением сопротивлений резисторов R , fig , . при низком уровне

напр жени  на одном или нескольких входах резистор 1 включаетс  только в том случае, если уровень напр жени  ниже потенциала Uj , определ вмого уравнением 3 , причем порог

5 включени  транзистора 1 можно устанавливать отношением резисторов . Дл  кривой 11 он равен 1 ; дл  кривой 12 - 0,9 дл  кривой 13 0 ,8.

0 Из графиков следует, что с помощью величины отношени  резисторов можно так же мен ть порог выключени  логической схемы, а вместе с тем и ширину петли гистерезиса. При включении транзистора 1 ток коллектора за счет цепи обратной св зи равен

3 -т -:iVo. cfei

кл. оп.вкл Й-,

- 1

Ток базы этого транзистора обеспечиваетс  током коллектора р-п-р . транзистора 8. Поэтому дл  тока базы р-п-р транзистора 8 можно записать

т оп. акл. /,) .JiP

где р)р - коэффициент усилени  р-п-р

транзистора 8.

Ток базы , определ етс  током коллектора транзистора 6, который, в свою очередь, так же, как и ток коллектора транзистора 5, фиксируетс  током токоотвода 3 оп. выкл,.

. аыкл.

CW.

-оп.выкл.- pN.%P

Таким образом, в выключенной схепротекает следующий ток

Зол. вкл.

3.

(9)

-К.бвЫКЛЛ p,|v(. р,р

Claims (2)

1.Шагурин И.И. Транзисторнотранзисторные логические схемы.М., 1974, с. 93.

2.Наумов Ю. Е. и др. Помехоустойчивость устройств на интегральных логических схемах.,М. ,1975,с.68.

s. т W 24

ф1А1.г