SU1010715A1

SU1010715A1 - Logic switching-over device for separate control of groups of thyristorized cycloconverter

Info

Publication number: SU1010715A1
Application number: SU802949152A
Authority: SU
Inventors: Борис Семенович Готовский; Геннадий Викторович Лобунец; Владимир Германович Сидоров
Original assignee: Белорусский Ордена Трудового Красного Знамени Политехнический Институт
Priority date: 1980-07-04
Filing date: 1980-07-04
Publication date: 1983-04-07

Abstract

ЛОГИЧЕСКОЕ ПЕРЁКЛЮЧАНЩЁЕ УСТРОЙСТВО ДЛЯ РАЗДЕЛЬНОГО УПРАВЛЕНИЯ ГРУППАМИ ТИРЙСТОРНОГО ЦИКЛОКОНВЕРТОРА , содержащее два элемента задержки , входы которых соединены с выходами &amp;-триггера, 5 -вход которого подключен к выходу первого элемента ИЛИ, а R -вход - к выходу второго элемента ИЛИ первый вход первого элемента ИЛИ соединен с выходом первого двухвходового элемента И, .а первый вход второго элемента ИЛИ соединен с выходом второго двухвходового элемента И, первый вход первого элемента И подключен через первый элемент НЕ к источнику сигнала, разрешающего фондирование положительного полупериода выходного напр жени , а первый вход второго элемента И подключен через второй элемент НЕк источнику сигнала, разрешающего фор чирование отрицательного полупериода выходного напр жени , вторые входы каждого элемента И соединены между собой V через третий элемент НЕ подключены к выходу датчика состо ни проводимости вентилей, отличавю щ е е с тем, что,с целью повышени помехоустойчивости и надежности раздельного управлени , оно снабжено двум логическими элементами ЗАПРЕТ, двум формировател ми импульсо 7 Йвум дополнительными элементами И, двум дополнительнБми элементами НЕ и двум трехвходовыми элементами И, причем вьоход первого трехвходового элемента И предназначен дл подключени разрешающего формирование выходного тока отрицательного направле ни входа блока управлени , выход второго трехвходового элемента И предназначен дл подключени разрешакицего Формирование выходного тока положительного направлени входа блока управлени , первый вход первого трехвходового элемента И соединен с выходом элемента задержки, подклю- Щ ченного к пр мому выходу триггера, а (Л первый -вход второго, трехвходового элемента И соединен с выходом элемента задержки, -подключенного к инверсному выходу RS-триггера, вторые входы каждого из трехвходовых элементов И соединены между собой и подключены к выходу первого дополнительного элемента НЕ, третьи входы ка одого из трехвходовых элементов И соединены между собой и подключены к выходу второго дополнительного элемента НЕ, при этом вход первого до Р1 полнительного элемента НЕ соединен с выходом первого дополнительного двухвходового элемента И, а Bxojct второго дополнительного элемента НЕ соединен с выходом второго дополнительного двухвходового элемента и, первый вход первого дополйительного двухвходового элемента И соединен с выходом первого формировател импульса длительностью Т, подключенного к прг мому выходу,RS-триггера,а первый вход второго дополнительного двухвходового элемента И соединен с выходом второго формировател импульса.подключенного к инверсному выходу F -TPHI гера , причем второй вход первого д6PEROKLYUCHANSCHOE LOGICAL DEVICE FOR SEPARATE CONTROL GROUPS TIRYSTORNOGO TSIKLOKONVERTORA comprising two delay elements whose inputs are connected to outputs of &amp; -triggera, -Log 5 is connected to the output of the first OR gate, and R -Log - to the output of the second OR gate first input the first element OR is connected to the output of the first two-input element AND, and the first input of the second element OR is connected to the output of the second two-input element AND, the first input of the first element AND is connected through the first element NOT to the source The signal of the signal allowing the funding of the positive half-cycle of the output voltage, and the first input of the second element AND is connected via the second element. The source of the signal allowing the formation of the negative half-cycle of the output voltage, the second inputs of each element AND are connected to each other V through the third element are NOT connected to the output sensor of the state of conductivity of valves, differing from the fact that, in order to increase the noise immunity and reliability of separate control, it is equipped with two logical elements BANKS, two impulse formers, 7 Yvum, additional AND elements, two additional NO elements, and two three-input AND elements, the input of the first three-input element And intended for connecting the control unit output permitting generation of the output current of the second three-input element And intended for Formation of the output current of the positive direction of the input of the control unit, the first input of the first three-input element connected to the output of the delay element connected to the forward output of the trigger, and (L first to the input of the second, three-input element I connected to the output of the delay element connected to the inverse output of the RS flip-flop, the second inputs of each of the three input elements And connected between each other and connected to the output of the first additional element NOT, the third inputs of each of the three-input elements AND are interconnected and connected to the output of the second additional element NOT, while the input of the first to P1 additional element is NOT connected to the output of the first additional two-input element And, and Bxojct of the second additional element is NOT connected to the output of the second additional two-input element and, the first input of the first additional two-input element And is connected to the output of the first pulse shaper with duration T connected to the output of the RS-trigger, and the first input of the second additional two-input element I is connected to the output of the second pulse shaper. connected to the inverse output of the F-TPHI, the second input first d6

Description

полнительного двухвходового элемента И соединен с выходом источника сигнала разрешающего формирование отрицательного полупериода выходного напр жени , а второй вход второго дополнительного .лвухвходового элемента И соединен с выходом источника сигнала, разрешающего формирование положительного полупериода выходного напр жени , выход первого логического элв мента ЗАПРЕТ подключен к второму входу первого элемента ИЛИ, выход которого соединен с 5 -входом RS-триггера , а выход второго логического элемента ЗАПРЕТ подключен к второму входу второго элемента ИЛИ, выход которого соединен с Й-входом RS-триггера , причем пр мой вход первого логического элемента ЗАПРЕТ подключен к выходу первого дополнительного двухвходового элемента И, а пр мой вход второго логического элемента ЗАПРЕТ подключен к выходу второго дополнительного двухвходового элемента И, при этом инверсный вход первого логического элемента ЗАПРЕТ соединен с выходом первого элемента И, а инверсный вход второго логического элемента ЗАПРЕТ - с выходом второго элемента И, причем длительность импульса на выходе формирователей определ ют какThe additional two-input element I is connected to the output of the signal source allowing the formation of a negative half-cycle of the output voltage, and the second input of the second additional output element of the AND is connected to the output of the signal source allowing the formation of a positive half-cycle of the output voltage, the output of the first logical element BANE connected to the second input the first element OR, the output of which is connected to the 5th input of the RS flip-flop, and the output of the second logical element BANGE is connected to the second one One of the second element OR, the output of which is connected to the H-input of the RS flip-flop, the direct input of the first logic element BREAD connected to the output of the first additional two-input element AND, and the direct input of the second logical element BREAD connected to the output of the second additional two-input element AND, while the inverse input of the first logical element BANGE is connected to the output of the first element AND, and the inverse input of the second logical element BANGE - to the output of the second element AND, and the duration of the pulse on you ode formers defined as

(.тах + 9(,|,,)., (.tah + 9 (, | ,,).,

где Kj -- коэффициент запаса по длительности , К 5. 1,25;where Kj is the safety factor for duration, K 5. 1.25;

вклтсмх выклтах соответственноon off accordingly

максимальное значение времени включени и времени выключени наиболее инерционного тиристора в силовой цепи циклоконвертора.the maximum value of the on time and the off time of the most inertial thyristor in the power circuit of the cycloconverter.

Изобретение относитс к электротехнике и может быть использовано дл раздельного управлени циклоконверторами .This invention relates to electrical engineering and can be used to control cycloconverters separately.

Известно устройство дл раздельного управлени преобразователем, содержащее элементы И, подключенные к входам соответствующих триггеров, выходы которых через элемент ИЛИ подключены к входам элементов И 1 .A device for separate control of the converter is known, which contains AND elements connected to the inputs of the corresponding flip-flops, whose outputs through the OR element are connected to the inputs of the AND elements 1.

Недостатком данного устройства вл етс его невысока надежность.The disadvantage of this device is its low reliability.

Наиболее близким к предлагаемому вл етс устройство раздельного управлени группами тиристорного циклоконвертора , состо щее из трех входных логических инверторов, двух входных логических элементов И, двух входных логических элементов ИЛИ, RS-триггера и двух элементов задержки , входы которых соединены с выходами RS-триггера, дтричем S-вход триггера подключен к выходу первого входного элемента ИЛИ, а R-вход триггера подключен к выходу второго входного элемента ИЛИ, первый вход первого входного элемента ИЛИ соединен с вьоходом первого входного двухвходового логического элемента И, а первый вход второго входного элемента ИЛИ соединен с выходом второго входного двухвходового логического элемента И, при этом первый вход первого элемента И подключен через первый входной логический инвертор к источнику сигнала, разрешающего формирование положительного полупериода выходного напр жени , а первый входThe closest to the present invention is a device for separate control of thyristor cycloconverter groups consisting of three input logic inverters, two input logic elements AND, two input logic elements OR, RS flip-flop and two delay elements, whose inputs are connected to the outputs of the RS flip-flop, The S-input of the trigger is connected to the output of the first input element OR, and the R-input of the trigger is connected to the output of the second input element OR, the first input of the first input element OR is connected to the first input the input two-input logic element is And, and the first input of the second input element OR is connected to the output of the second input two-input logic element AND, the first input of the first element AND is connected through the first input logic inverter to the source of the signal allowing the formation of a positive half-cycle of the output voltage, and the first entrance

второго элемента И подключен через второй входной логический инвертор к источнику сигнала, разрешающего формирование отрицательного полупериода выходного напр жени , причем вторые входы каждого входного элемента И соединены между собой и через третий входной логический инвертор подключены к выходу датчика состо ни проводимости вентилей 2.The second element And is connected via a second input logic inverter to a signal source allowing the formation of a negative half-cycle of the output voltage, the second inputs of each input element And connected to each other and through the third input logic inverter connected to the output of the sensor of the conductivity state of the valves 2.

Недостатками известного устройства вл ютс низка помехоустойчивость и невысока надежность,The disadvantages of the known device are low noise immunity and low reliability,

Цель изобретени - повышение помехоустойчивости и надежность,The purpose of the invention is to improve noise immunity and reliability,

Поставленна цель достигаетс тем, что логическое переключающее устройство дл раздельного управлени группами тиристорного циклоконвертора, содержащее два элемента задержки, входы которых соединены с выходами RS-триггера, S-вход которого подключен к выходу первого элемента ИЛИ, а R-в,xoд - к выходу второго элемента ИЛИ, первый вход первого элемента ИЛИ соединен с выходом первого двухзходового элемента И, а первый вход второго элемента ИЛИ соединен с выходом второго двухвходового элемента И, первый вход первого элемента И подключен через первый элемент ;НВ к источнику сигнала, разрешающего формирование положительного полупериода выходного напр жени , а первый вход второго элемента И подключен че5 ,рез второй элемент НЕ к источнику сигнала, разрешающего формирование отрицательного полупериода выходногоThe goal is achieved by the logical switching device for separate control of thyristor cycloconverter groups containing two delay elements, the inputs of which are connected to the outputs of the RS flip-flop, the S input of which is connected to the output of the first OR element, and the RC output, to the output the second element OR, the first input of the first element OR is connected to the output of the first two-way element AND, and the first input of the second element OR is connected to the output of the second two-input element AND, the first input of the first element AND is connected through the first element; HB to the source of the signal allowing the formation of a positive half-cycle of the output voltage, and the first input of the second element AND is connected through 5, cutting the second element NOT to the source of the signal allowing the formation of the negative half-cycle of the output

напр жени , вторые входы каждого элемента И соединены между собой и чере третий элемент НЕ подключены к выходу датчика состо ни проводимости вентилей, снабжено двум логическими элементами ЗАПРЕТ, двум формировател ми импульсов, двум дополнительными двухвходовыми элементами И, двум дополнительными элементами НЕ и двум трехвходовыми элементами И, причем выход первого трехвходового элемента И предназначен дл подключени разрешающего формирование выходного тока отрицательного направлени входа.блока управлени , выход второго трехвходового элемента И предназначен дл подключени разрешающего формирование выходного тока положительного направлени входа блока управлени , первый вход первого трехвходового элемента И соединен с выходом элемента задержки, подключенного к пр мому выходу триггера,а первый вход второго трехвходового элемента И соединен с выходом элемента задержки,подключенного к инверсно му выходу RS-триггера,вторые входы каждого из трехвходовых элементов И соединены между собой и подключены к выходу первого дополнительного элел}ета НЕ,третьи входы каждого из трехвхо довых элементов И соединены между собой и подключены к выходу второго дополнительного элемента НЕ,при этом вход первого дополнительного элемент НЕ соединен с выходом первого дополнтельного двухвходового элемента И, а вход второго дополнительного элемента НЕ соединен с выходом второго дополнительного двухвходового элемента И, первый ВХОД-первого дополнительного двухвходового элемента И соединен с ВЕЛХОДОМ первого формировател импульса длительностью Т, подключенного к пр мому выходу RS-триггера , а первый вход второго дополнительного двухвходового элемента И соединен с выходом второго формировател импульса, подключенного к инверсному выходу RS-триггера, причем второй вход первого дополнительного двухвходового элемента И соединен с выходом источника сигнала, разрешающего формирование отрицательного полупериода выходного напр жени , а второй вход второго дополнительного двухвходового элемента И соединен с выходом источника сигнала, разрешающего формирование положительного, полупериода выходного напр жени , выход первого логического элемента ЗАПРЕТ подключен к второму входу перво1ГО элемента ИДИ, выход которого соещинен с S-входом RS-триггера, а выход второго логического элемента ЗАПРЕТ подключен к второму входу второго элемента ИЛИ, выход которого соединен с R-входом RS-триггера, причем пр мой вход первого логического элемента ЗАПРЕТ подключен к выходу первого дополнительного двухвходового элемента И, а пр мой вход второго логического элемента ЗАПРЕТ подключен к выходу второго дополнительного двухвходового элемента и, при этом инверсный вход первого логического элемента ЗАПРЕТ соединен с выходом первого элемента И, а инверсный вход второго логического элемента ЗАПРЕТ соединен с выходом второго элемента И, пр чем длительность импульса на выходе формирователей определ ют какvoltages, the second inputs of each element And are interconnected and through the third element are NOT connected to the output of the sensor state of conduction valves, equipped with two logical elements BAN, two impulse drivers, two additional two-input elements AND, two additional elements NOT and two three-input elements And, moreover, the output of the first three-input element I is designed to connect the negative direction of the input control unit that permits the formation of the output current, the output A three-input element I is designed to connect the control unit’s positive output current formation, the first input of the first three-input element I is connected to the output of a delay element connected to the forward trigger output, and the first input of the second three-input element I is connected to the output of a delay element connected to the inverted output of the RS flip-flop, the second inputs of each of the three-input elements And are interconnected and connected to the output of the first additional elet eta NO, three Each input of each of the three input elements AND is interconnected and connected to the output of the second additional element NOT, while the input of the first additional element is NOT connected to the output of the first additional two-input element AND, and the input of the second additional element is NOT connected to the output of the second additional two-input element AND , the first INPUT-first additional two-input element AND is connected to the SQUARE of the first pulse shaper of duration T connected to the direct output of the RS flip-flop, and the first The input of the second additional two-input element And is connected to the output of the second pulse shaper connected to the inverse output of the RS flip-flop, and the second input of the first additional two-input element And is connected to the output of the signal source allowing the formation of a negative half-period of the output voltage, and the second input of the second additional two-input And is connected to the output of the signal source, allowing the formation of a positive, half-period output voltage, the output of the first log BREAD element is connected to the second input of the first IDN element, the output of which is connected to the S-input of the RS flip-flop, and the output of the second logical element BANGE is connected to the second input of the second OR element, the output of which is connected to the R-input of the RS-flip-flop, and the input of the first logical element BANGE is connected to the output of the first additional two-input element AND, and the direct input of the second logical element BANGE is connected to the output of the second additional two-input element and, in this case, the inverse input of the first lo The logical element BREAD is connected to the output of the first element AND, and the inverse input of the second logical element BANGE is connected to the output of the second element AND, the pulse duration at the output of the formers is defined as

.таг( выкл.гпаXI; .tag (off gpaXI;

где Kg - коэффициент запаса по длительности , Кй$.1,25;where Kg is the safety factor for the duration, Kj $ .1.25;

fiwmax WAmax соответственноfiwmax WAmax respectively

максимальное значение времени включени и времени выключени наиболее инерционного тиристора ,в силовой цепи циклоконвертора.the maximum value of the on time and the off time of the most inertial thyristor in the power circuit of the cycloconverter.

На фиг. 1 приведена схема устройства управлени циклоконнертором; на фиг. 2 - временные диаграммы, по сн кндее его работу.FIG. 1 is a schematic of the cycloconverter control device; in fig. 2 - time diagrams, according to his work.

Устройство содержит элементы ИЛИ 1-3, элементы И 4 и 5, элементы ЗАПРЕТ 6 и 7, элементы ИЛИ 8 и 9, триггер 10, элементы 11 и 12 задержки , одновибраторы 13 и 14, подключенные к входам элементов И 15 и 16, элементы ИЛИ 17 и 18. и элементы И 19 и 20.The device contains elements OR 1-3, elements AND 4 and 5, elements BANKS 6 and 7, elements OR 8 and 9, trigger 10, elements 11 and 12 of delay, one-shot 13 and 14, connected to the inputs of elements And 15 and 16, elements OR 17 and 18. and the elements of AND 19 and 20.

Пусть Up и U|., - логические сигналы , разрешающие формирование на выходе данной фазы циклокондертора соответственно положительную и отрицательную полуволны выходного напр жени ; I - логический сигнал о наличии тока в этой же выходной фазе преобразовател ; IP и ITI - выходные логические сигналы устройства раздельного управлени (УРУ), раэрешаквдие формирование соответственно положительной или отрицательной полуволны выходного тока данной фазы.Let Up and U |., Be logical signals permitting the formation of a positive and negative half-wave output voltage at the output of a given cycloconder phase; I - a logical signal on the presence of current in the same output phase of the converter; IP and ITI are the output logic signals of a separate control device (URU), allowing for the formation of a positive or negative half-wave of the output current of a given phase, respectively.

Основным -Элементом УРУ вл етс RS-триггер 10, каждый из входов которого соединен с выходами логических элементов ИЛИ 8 и 9 собственно. На одни из входов элементов 8 и 9 подключены выходы элементов ЗАПРЕТ б и 7, а на другие входы -: выходы логических элементов И 4 и 5. На входы логического элемента 4 подаетс инверси сигналов Up и I у а на входы логического элемента 5 - инверси сигналов и,д и I. На Q-выход триггера 10 подключен одновибратор 14, запускаемый фронтом 0/1 и задержка 0/1 переднего Фронта 11 на Q-stoxoA триггера 10 подключены соотБеаственно аналогичные однонибрато : 13 и задержка и., Одновибраторы 13 к 1Л фор мируют единичный ш-1лульо ллитальностью Т начина с .момента подачи на п входы фронта и/1, , если длительность входно: о л: лг пьсе. мзыьше Т то выходной импульс г&зает вместе со входным. Задержки , и 12 предназ начены дл формировани некоторой па узы в нуле при переключении триггера 10,, чем исключаетс . с:г1ст зан.ие фронтов сигналов нг Г; о г чеек их эле ментов И 19 и 20 о Величина задержки должна быть не меньшей вракени распррстранени с.игналов черзз элементы 14 , и 18 или элементы. 13, 15 и 1 соответстЕенно реж.иму п-эоеклю чениЯс Далее нд lajHivjbas икодь ; элементов ЗАПРЕТ б и 7 подает1-:: выходной сигнал с логичес11и.н элементов И 16 и 15, а на запрещающие входы элементов 6 и 7 - сигмальа с выходов эле ментов 4 и 5, Како1.тец; логические .. элементы И 15 .и 16 блоккруЕот вы:х:одные сигналы олиовибраторов 14 и 13 при неподкод щи.к з;}ачени к вход.ньтх логических сигналов Up и U.f, , чем ис ключаетс возможность лишних переклю , чений триггера 1C. Проследим работ:;. v.py 3 нормальном режиме, т„е. при отсугствии помех. Пусть в момент tQ .(фиг, 2) сигналы f , Ufi 0 . а триггер 10 установлен .а состо ние и на выходе УРУ имеем . т.е. разрешаетс фор мирование отрицательного полупериода выходного тока. Триггер при этом находитс в режиме хранени информации , так как на o6cL его входа, с выхо дов элементов 8 и 9 подан нуль. Если в момент t ток.на выходе преобра™ зовател прекратитс и сигнал I станет равньм нулю,, то с рнхода элемента 5 через элемент 9 на R-вход триггера 10 будет подана , в резуль гате триггер установитс в состо ние . Начина с этого момента на выхо де одновибратора 13 и, соответственно , элемента 15 по витс импульс дис криминации помехи с длительностью Т. Этот импульс блокирует через элементы 19 и 20 выходные сигналы Тр и Tj , чем обеспечиваетс необходимЬе врем паузы дл восстановлени запирающих свойств вентилей выход щей из работы ГРУППЫ , ибо T tgbiKA.motx Импульс также проходит на вход элемента ЗАПРЕТ б. Однако импульс ке проходит на выход элемента 6, так как на запрещающий вход элемента б подаетс с выхода элемента 4, По истечании времени Т импульс с выхода одновиб: :атора 1.3 снимаетс , после чего на н.ык.оде- УРУ по вл етс разрешение на спормировамие положительного полупеIp l в результате риода тока, т.« KS, вг:Есоде преобразовател по вл етс ток и -логический- сигнал приобретает значение , последнее блокирует элементы 4 и 5 и триггер 10 переводитс в режим хранени информации. Пусть в момент времени tg (фиг. 2) под действием .помехи сигнал приобретает значение О, тогда на S-вход триггера лО с выхода элемента 4 через элемент 8 подаетс (фиг.2), триггер устанавливаетс в состо ние , что приводит к по влению на входе элемента ЗАПРЕТ 6 импульса дискриминации помехи с элемента 14. Пока помеха присутствует в сигнале I импульс дискриминации не проходит че- раз элемент б, так как на его запрешаюикй вход подаетс с выхода э.лемента 4, Однако как длительность помехи меньше Т, то к моменту окончани номехи импульс дискриминац .ии проходит через элементы 6 и 9 на Е--вход триггера и устанав ливает его в предыду11.(ее состо ние , после чего импульс дискриминации помехи снимаетс о выхода элемента 16, В соответствии с изложенным выше пор дком работы схемы на врем присутстви импульсов дискриминации выходные сигналы УРУ блокируютс (фиг. 2). ЕСрикципиально помеха может воздействовать на триггер 10 канала I. Пусть в момент времени t (фиг. 2) происходит ложное переключение триггера 10, причем канал, по которому прошла помеха, неопределен. Аналогично рассмотренному выше процессу среза после момента времени t4 блок 14 сформирует импульс дискриминации помехи, который восстанавливает триггер 10 в прежнее состо ние сразу, после чего импульс дискриминации снимаетс , а выходные сигналы с УРУ приобретают значени , предшествующие ложному переключению триггера/. 10. Таким образом, предлагаемое устройство обеспечивает повышенную надежность работы УРУ за счет дискриминации импульсов помехи по длительности , причем быстродействие УРУ не уменьшаетс , так как величина задержки Т по c I ecтвy не преввлшает времени , необходимого дл восстановлени запирающих свойств вентилей силовой схемы преобразовател .The main ULE element is an RS flip-flop 10, each of the inputs of which is connected to the outputs of the logical elements OR 8 and 9 itself. On one of the inputs of elements 8 and 9 are connected the outputs of the elements BANGE b and 7, and on the other inputs - outputs of logic elements AND 4 and 5. The inputs of logic element 4 are supplied by the inversion of signals Up and I y and to the inputs of logic element 5 - by inversion signals and, d and I. On the Q-output of the trigger 10 a single-shot 14 is connected, triggered by the front 0/1 and a delay of 0/1 of the front Fronte 11 on the Q-stoxoA trigger 10 are connected to a similarly similar uni-vibrator: 13 and delay and. 1L form a single w-1 lulosity T starting from the moment of feed to the n input We front and / 1, if the duration of the input: o l: lh pice. Tz then the output pulse r & zaet together with the input. Delays, and 12 are intended to form a certain parasite at zero when switching trigger 10, than is excluded. c: r1st zan. fronts of signals ng G; About g cells of their elements And 19 and 20 o The magnitude of the delay should be no less than the distribution of the signals through the elements 14, and 18 or elements. 13, 15, and 1, respectively, the mode of the p-eiccluxYn Next ND lajHivjbas and icod; elements BANGE b and 7 feeds 1- :: the output signal from the logical And 16 and 15 elements, and to the forbidding inputs of elements 6 and 7 - sigmala from the outputs of elements 4 and 5, Kako1. logical elements. And 15. and 16 blockers: x: single signals of oliovibrators 14 and 13 when not connected to; 3) to the input logic signals Up and Uf, which eliminates the possibility of unnecessary 1C trigger switches . We follow the works:;. v.py 3 normal mode, t „e. in the absence of interference. Let at time tQ. (FIG. 2) the signals f, Ufi 0. and the trigger 10 is set. a state and at the output of the RADM we have. those. the formation of a negative half cycle of the output current is permitted. At the same time, the trigger is in the information storage mode, since on the o6cL of its input, the outputs of elements 8 and 9 are zero. If at time t the current at the output of the converter the reader stops and the signal I becomes equal to zero, then from the input of element 5 through element 9 to the R input of the trigger 10 will be applied, as a result the trigger will be set to the state. Starting from this moment, at the output of the one-shot vibrator 13 and, accordingly, element 15, a pulse of discrimination is received with interference duration T. This pulse blocks output signals Tr and Tj through elements 19 and 20, thus providing the necessary pause time to restore the locking properties of the valves. from the work of the GROUP, for T tgbiKA.motx The impulse also passes to the input of the PROHIBITION element b. However, a pulse passes to the output of element 6, since the prohibiting input of element b is fed from the output of element 4. After the time T expires, a pulse from the output of the one-way signal: Ator 1.3 is removed, after which the resolution on the positive-positive spormirovi lpl as a result of the current period, i.e., KS, vg: Yes, a current appears and the logical signal becomes important, the latter blocks elements 4 and 5 and the trigger 10 is put into information storage mode. Let, at the time tg (Fig. 2), under the influence of interference, the signal becomes O, then to the S input of the LO trigger from the output of element 4 through element 8 is applied (Fig. 2), the trigger is set to the state, which leads to When the interference is present in the signal I, the discrimination pulse does not pass through element b, because its forbidden input comes from the output of element 4, However, as the duration of the interference is less than T, then by the end of the impulse of discrimination. goes through elements 6 and 9 to E - the trigger input and sets it to the previous 11. (its state, after which the discrimination discrimination impulse is removed on the output of element 16. In accordance with the above order of the scheme for the presence of discrimination impulses, the output URU signals are blocked (Fig. 2). The interference from the interference can affect the trigger 10 of channel I. Suppose that at the time t (Fig. 2) a false switching of the trigger 10 occurs, and the channel through which the interference has passed is undefined. Similarly to the above cut-off process after time point t4, block 14 will generate an interference discrimination impulse that restores trigger 10 to its former state immediately, after which the discrimination impulse is removed and the output signals from the RMA become values preceding the false switching of the trigger. 10. Thus, the proposed device provides increased reliability of the VRU by discriminating pulses of interference in duration, and the performance of the VLAN does not decrease, since the amount of delay T in c I ectvy does not exceed the time required to restore the locking properties of the valves of the power circuit of the converter.

ГлП IGLP I

1-J1-j

L2JL2j

L5JL5J

U П5 U P5

L L5L L5

I у I I «S. Jlj-sI have I I "S. Jlj-s

ss

t3t3

Claims

LOGIC SWITCHING DEVICE FOR SEPARATE CONTROL OF THYRISTOR CYCLO-CONVERTER GROUPS, containing two delay elements, the inputs of which are connected to the outputs of the & -trigger, the 5-input of which is connected to the output of the first OR element, and the R-input is to the output of the first AND element of the first OR element is connected to the output of the first two-input AND element, and the first input of the second OR element is connected to the output of the second two-input AND element, the first input of the first AND element is connected through the first element NOT to the signal source that allows the formation of a positive half-period of the output voltage, and the first input of the second element AND is connected through the second element NOT to the signal source, which allows the formation of a negative half-period of the output voltage, the second inputs of each element And are interconnected; c through the third element are NOT connected to the output of the valve characterized in that, in order to improve noise immunity and reliability of separate control, it is provided with two logical ¹ LOCK elements, two pho impulse regulators / / Дв Two additional AND elements, two additional NOT elements and two three-input AND elements, the output of the first three-input AND element designed to connect the formation of the output current negative direction of the input of the control unit, the output of the second three-input element AND designed to connect the enable output current of the positive direction input control unit, the first input of the first AND element is connected trehvhodovogo yield _β elements and the delay connected to the direct output of the trigger, and 'the first input of the second, three-input element And is connected to the output of the delay element "connected to the inverse output of the RS-trigger, the second inputs of each of the three-input elements And are interconnected and connected to the output the first additional element is NOT, the third inputs of each of the three-input elements. And they are interconnected and connected to the output of the second additional element NOT, while the input of the first additional element is NOT connected to the output of the first additional two-input element And, in, the second additional element is NOT connected to the output of the second additional two-input element And, the first input of the first additional two-input element And is connected to the output of the first pulse shaper of duration T connected to the direct output, RS-flip-flop, and the first input of the second additional two-input And element is connected to the output of the second pulse shaper. Connected to the inverse output of the RS-TRCH * hera, and the second input of the first dB

SU <„1010715 of an additional two-input element AND is connected to the output of the signal source ^ · allowing the formation of a negative half-cycle of the output voltage, and the second input of the second additional. Two-input element And is connected to the output of the signal source allowing the formation of a positive half-cycle of the output voltage, the output of the first logical element The PROHIBITION is connected to the second input of the first OR element, the output of which is connected to the S-input of the RS-flip-flop, and the output of the second logic element is PROHIBITED the second input of the second OR element, the output of which is connected to the Y-input of the RS-flip-flop, the direct input of the first logic element is FORBID connected to the output of the first additional two-input element And, and the direct input of the second logical element is FORBID connected to the output of the second additional two-input element AND, wherein the inverse input of the first logic element is FORBID connected to the output of the first element And, and the inverse input of the second logic element is FORBID connected to the output of the second element And, and the pulse duration is in the output of the shapers is defined as ^{t d to} z ecl.tax + 1 ₇ where Ke is the safety factor for the duration, K 5 1.25;

^and ^ off “, respectively, the maximum value of the on-time and off-time of the most inertial thyristor in the power circuit of the cycloconverter.