SU930629A1 - Pulse length discriminator - Google Patents

Pulse length discriminator Download PDF

Info

Publication number
SU930629A1
SU930629A1 SU802946587A SU2946587A SU930629A1 SU 930629 A1 SU930629 A1 SU 930629A1 SU 802946587 A SU802946587 A SU 802946587A SU 2946587 A SU2946587 A SU 2946587A SU 930629 A1 SU930629 A1 SU 930629A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
level
trigger
logical
Prior art date
Application number
SU802946587A
Other languages
Russian (ru)
Inventor
Альберт Александрович Кристин
Original Assignee
Латвийский Ордена Трудового Красного Знамени Государственный Университет Им.П.Стучки
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Латвийский Ордена Трудового Красного Знамени Государственный Университет Им.П.Стучки filed Critical Латвийский Ордена Трудового Красного Знамени Государственный Университет Им.П.Стучки
Priority to SU802946587A priority Critical patent/SU930629A1/en
Application granted granted Critical
Publication of SU930629A1 publication Critical patent/SU930629A1/en

Links

Description

(54) СЕЛЕКТОР ИМПУЛЬСОВ ПО ДЛИТЕЛЬНОСТИ(54) SELECTOR OF PULSES OF DURATION

II

Изобретение относитс  к импульсной технике.The invention relates to a pulse technique.

Известен селектор импульсов по длигельности , содержащий линию задержки, вход которой соединен- с входной шиной, а выход с входом триггера, вход синхронизации которого подключен к шине сигналов , элемент И-НЕ, выход которого соединен с входом установки нул  триггера, элемент ИЛИ, входы которого соединены с выходом триггера и выходом линии задержки И .Known pulse selector for durability, containing a delay line, the input of which is connected to the input bus, and the output with the trigger input, the synchronization input of which is connected to the signal bus, the AND-NOT element, the output of which is connected to the installation input of the zero trigger, the OR element, inputs which is connected to the trigger output and the output of the delay line AND.

Известный селектор не обладает достаточной надежностью.Known selector does not have sufficient reliability.

Наиболее близким по технической сущности к изобретению  вл етс  селектор, содержащий одновибратор, состо щий из двух логических элементов И-НЕ, включенных по схеме триггера и третьего погичесакого элемента И-НЕ, первый вход которого через резистор соединен с выходом первого логического элемента ИНЕ и через последовательно включенные диод и конденсатор с общей шиной,- второй его вход соединен с точкой соединени  диода и конденсатора, а выход с входом второго логического элемента И-НЕ одновибратора, инвертор, выходной логический элемент И-НЕ, первый вход которого соединен с выходом второго логического элемента tt-HE одновибратора , а второй вход через инвертор - с входом первого логического элемента И-НЕ и входной шиной, дополнительный логи10 ческий элемент И-НЕ, вькод которогч) через первый дополнительный диод соединен с точкой соединени  диода и конденсатора одновибратора, а входы соединены между собой и через второй дополнитель15 ный диод с общей щиной, а через дифференцирующую К С -цепь с выходом инвертора И The closest in technical essence to the invention is a selector comprising a one-shot consisting of two AND-NOT gates, connected in accordance with a trigger scheme and a third PID element, the first input of which through a resistor is connected to the output of the first EE logic element and a series-connected diode and a capacitor with a common busbar — its second input is connected to the connection point of the diode and capacitor, and the output to the input of the second logical element IS –NOT one-oscillator, inverter, output logic element nt AND-NOT, the first input of which is connected to the output of the second logic element tt-HE of the one-shot, and the second input through the inverter - to the input of the first logical element AND-NOT and the input bus, an additional logical element AND-NOT, which the code the additional diode is connected to the point of connection of the diode and the one-shot capacitor, and the inputs are connected to each other and through the second additional diode with a common length, and through the differentiating K C circuit with the output of the inverter I

Данный селектор обладает недостаточной точностью селекции.This selector has insufficient selection accuracy.

2020

Цель изобретени  - увеличение точности селектироваыи  .The purpose of the invention is to increase the accuracy of selection.

Claims (2)

Поставленна  цель достигаетс  тем, что в селектор импульсов по длительнро 39 тй, Содержащий триггер, выполненный на элементах И-НЕ, один вход которого соединен с входом элемента НЕ и входной шиной, элемент И-НЕ, один вход которого соединен о первым выходом триггера, два резистора и два конденсатора , введены второй элемент НЕ и третий элемент НЕ выполненный со зсвободным коллектором включенные последовательно между входной шиной и вторым входом триггера, дополнительный вход которого подключен к, выходу первого элемента НЕ, причем второй вход, элемента И-НЕ через интегрирующую цепь из второго резистора а второго крнденса тора подключен к второму выходу тригге ра. Нь чертеже приведена структурна  электрическа  схема вредлйгаемого селектора . Селектор содержит триггер 1 выполненный на элементах И-НЕ 2 и 3, элементы НЕ 4-6, элемент И-НЕ 7, дифференцирующую цепь 8, содержащую резистор 9 и конденсатор Ю, дифференцирующую цепь И, содержащую резистор 12 и конденсатор 13. Селектируемый сигнал подан на входную шину 14. Элемент 6 выполнен f:o свободным коллектором . Селектор ийпульсов по длител1|аости работает следующим образом. В исходном состо ний при отсутствии Селектируемого сигнала на шине 14 присутствует уровень логической 1. При этом на вькоде элемента 2 имеетс  уро вень логического О, на выходе элемен та 3 уровень логической I, на выходе интегрирующей цепи 11 напр жение близ ко к потенциалу общей шины, а на выход элемента 5 уровень логической 1, на выходе элемента 4 уровень логического О, вследствие чего на выходе интегрирующей цепи -8 также уровень логичес КОГО О, а на выходе элемента 7 урове логической I. При поступлении входного импульса длительность которого1|,цп. ходе элемента 4 по вл етс  уровень логической 1, на выходе элемента 2 так же по вл етс  уровень логической I, а на выходе элемента 3 - уровень логического О . Уровень логической 1 с выхода элемента 4 через интегрирующую цепь 8, обуславливающую задержку сигнала, равную задержке сигналов логическими элементами с.д.э поступает на второй вход элемента 7, однако на первом входе этого элемента к этому 9 моменту по вл етс  уровень логического О с выхода элемента 3, поэтому на выходе элемента 7 сигнал не мен етс . По вление входного сигнала приводит также к запиранию элемента 6. Сигнал на выходе цепи 11 начинает расти и через врем , равное Т j.g, достигает порога переключени  Un элемента 5, на выходе которого при этом по витс  уровень логического О, привод щий к переключению элемента 3 в состо ние логйчео- i кой и к по влению на выходе элемента 7 уровн  логичесжого О на врем  превышени  длительности селектируемого импульса порога селекции . Сигнал на выходе элемента 2 в это врем  своего значени  не мен ет, так как на его входе все врем  присутствует нулевой уровень входного сигнала. При поступлении входного импульса длительность которого .gJ селектор в начальный момент работает также как в в предыдущем случае, но сигнал на выходе цепи 11 ко времени окончани  импульса не достигает порога переключенйа и I) элемента 5, ввиду чего на выходе элемента 3 до окончани  вхошого импульса уровень логической I По витьс  :не может. В момент; мсончани  импульса на BjbKoae элемента 4 по вл етс  уровень лс  ического О и переводит триггер в исхошое состо ние. При этом на выходе элемента 3 и на первом входе элемента 7 по вл етс  уровень логической I. Однако, к ЭТОМУ моменту на втором входе элемента 7 по вл етс  логический О и на выходе этого элемента выходной счшал не во жикает. Мертвое врем  селектора при обработке импульсов любой длнтельиостч минимально и практически не превышает , ..У Wb... Формула изобретени  Селектор импульсов по длительности, содержащий триггер, выполненный на элементах И-НЕ, один вход которого соединен с входом элемента НЕ и входной шиной, элемент И-НЕ, один вход которого соед|шен с первым выходом триггера , два резистора и два когденсатора, отличающийс  тем, что, с целью увел11чени  точности селектнровани ., в него введены второй элемент НЕ и третий элемент НЕ, выполненный со свободным коллектором, включенные последователшо между входной шиной г вторым входом триггера, дополнительный вход которого подключен к выходу первогоThe goal is achieved by the fact that the pulse selector has a length of 39 tons, containing a trigger, executed on the AND-NOT elements, one input of which is connected to the input of the NOT element and the input bus, the AND-NOT element, one input of which is connected to the first output of the trigger, two resistors and two capacitors, the second element is NOT and the third element is NOT made with a free collector connected in series between the input bus and the second trigger input, an additional input of which is connected to the output of the first element NOT, the second the course, the NAND element through the integrating circuit from the second resistor and the second torrent is connected to the second output of the trigger. The drawing shows a structural electrical circuit of the selector. The selector contains a trigger 1 made on the elements AND-NOT 2 and 3, the elements are NOT 4-6, the element is NOT-7, differentiating circuit 8, containing a resistor 9 and a capacitor Yu, a differentiating circuit And containing a resistor 12 and a capacitor 13. Selectable signal served on the input bus 14. Element 6 is made f: o free collector. The selector ipulsov on durast | aosti works as follows. In the initial state, in the absence of a selectable signal on bus 14, logic level 1 is present. In this case, element 2 has a logic level O, the output of element 3 is logical I, and the output of the integrating circuit 11 has a voltage close to the potential of the common bus and the output of element 5 is logic level 1, the output of element 4 is logic level O, and therefore the output of integrating circuit -8 is also logical level SOM O, and the output of element 7 is logical I. When the input pulse arrives, the duration is 1 |, n. level 4 appears at logic level 1, logic level I appears at the output of element 2, and logic level 0 appears at output of element 3. The level of logical 1 from the output of element 4 through the integrating circuit 8, causing a signal delay equal to the delay of the signals by logical elements of the SD, goes to the second input of element 7, but at the first input of this element by this 9 the logic level appears. output of element 3, therefore, the output of element 7 does not change the signal. The appearance of the input signal also leads to blocking of the element 6. The signal at the output of the circuit 11 begins to grow and after a time equal to T jg reaches the switching threshold Un of the element 5, the output of which at the same time shows the level of logic O leading to the switching of element 3 to the state of logic and to the appearance at the output of the element 7 of the logical level O for the time of the duration of the selected pulse of the selection threshold. The signal at the output of element 2 at this time does not change its value, since at its input the zero level of the input signal is present all the time. When the input pulse arrives, the duration of which the .gJ selector at the initial time works in the same way as in the previous case, but the signal at the output of circuit 11 does not reach the switching threshold and I) of element 5, therefore, at the output of element 3 before the end of the high pulse logical level I Fit: can not. In the moment; A pulse pulse on BjbKoae of element 4 appears as a level O and puts the trigger into an idle state. At the same time, at the output of element 3 and at the first input of element 7, a logic level I appears. However, by THIS moment at the second input of element 7 a logical O appears and the output of the element does not stop. The dead time of the selector when processing pulses of any length is minimal and practically does not exceed .. Wb ... Claim of the invention Pulse selector with duration, containing a trigger, performed on AND-NOT elements, one input of which is connected to the input of the HE element and the input bus, the NAND element, one input of which is connected to the first trigger output, two resistors and two co-capacitors, characterized in that, in order to increase the selection accuracy, the second element is NOT and the third element is NOT, made with a free call Ktorov included between the input bus posledovatelsho g second input latch, an additional input of which is connected to the output of the first элемента НЕ, причем второй вход эпе мента И-НЕ через ; витегрирующую цепь из первого резистора н первого конден-. сатора соединен с выходом первого элемента НЕ, а вход третьего элемента НЕ через интегрирующую цепь из второго резистора в второго конденсатора noftкшбчен к второму выходу триггеру. the element is NOT, with the second input of the AND-NOT element through; the expanding circuit of the first resistor and the first condenser. sator is connected to the output of the first element is NOT, and the input of the third element is NOT through the integrating circuit from the second resistor to the second capacitor noftkbchen to the second output trigger. Источники информздии, nptocflTbie во внимание при экспертизе . 1. Авторское свидетельство CCXJP № 736368, кл. Н ОЗ К 5/26. . 01.12.77.Sources of information, nptocflTbie into account in the examination. 1. Copyright certificate CCXJP № 736368, cl. N OZ K 5/26. . 12/01/77. 2. Авторское свидетельство СССР № 7О3901, кл. Н ОЗ К 5/26, 17.08.77.2. USSR author's certificate number 7O3901, cl. N OZ K 5/26, 08.17.77.
SU802946587A 1980-06-27 1980-06-27 Pulse length discriminator SU930629A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802946587A SU930629A1 (en) 1980-06-27 1980-06-27 Pulse length discriminator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802946587A SU930629A1 (en) 1980-06-27 1980-06-27 Pulse length discriminator

Publications (1)

Publication Number Publication Date
SU930629A1 true SU930629A1 (en) 1982-05-23

Family

ID=20904453

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802946587A SU930629A1 (en) 1980-06-27 1980-06-27 Pulse length discriminator

Country Status (1)

Country Link
SU (1) SU930629A1 (en)

Similar Documents

Publication Publication Date Title
SU930629A1 (en) Pulse length discriminator
SU451184A2 (en) Short pulse shaper
SU1223228A1 (en) Device for detecting and subtracting the first pulse from pulse sequence
SU951718A1 (en) Device for counting number of pulses
SU940289A1 (en) Device for monitoring time intervals between pulses
SU1084980A1 (en) Device for converting pulse train to rectangular pulse
SU968892A2 (en) Pulse shaper
SU779904A1 (en) Device for discrete regulating of phase
SU1221730A1 (en) Device for converting pulse train to rectangular pulse
SU1378035A1 (en) Pulse selector by recurrence rate
SU1158968A1 (en) Device for time signal correction
SU1003327A1 (en) Pulse duration discriminator
SU790270A2 (en) Pulse selector by duration
SU1522383A1 (en) Digital pulse generator
SU451202A1 (en) Dekatron triggering device
SU1226638A1 (en) Pulse discriminator
SU1337896A1 (en) Information input device
SU866751A1 (en) Pulse rate scaler with countdown of 2,5:1
SU1444955A1 (en) Information-receiving device
SU940288A1 (en) Device for monitoring multichannel generator pulses
SU703901A1 (en) Maximum duration pulse selector
SU1081804A1 (en) Frequency divider with variable countdown
SU1471283A1 (en) Pulse generator
SU1182667A1 (en) Frequency divider with variable countdown
SU1422363A1 (en) Digital variable delay line