SE516140C2 - Förfarande och anordning för att låsa en styrspänning till en spänningsstyrd oscillator - Google Patents
Förfarande och anordning för att låsa en styrspänning till en spänningsstyrd oscillatorInfo
- Publication number
- SE516140C2 SE516140C2 SE9903157A SE9903157A SE516140C2 SE 516140 C2 SE516140 C2 SE 516140C2 SE 9903157 A SE9903157 A SE 9903157A SE 9903157 A SE9903157 A SE 9903157A SE 516140 C2 SE516140 C2 SE 516140C2
- Authority
- SE
- Sweden
- Prior art keywords
- voltage
- frequency
- control voltage
- controlled oscillator
- output
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 4
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0975—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation in the phase locked loop at components other than the divider, the voltage controlled oscillator or the reference clock
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail
- H03L7/146—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail by using digital means for generating the oscillator control signal
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Dc-Dc Converters (AREA)
Description
25 30 5-16 1.40 2 ändras i samma riktning som det gamla värdet. Detta beror på kondensatoremas minneseffekt när slingan bryts och strömgeneratorema slås ifrån. För att kompensera för denna ändring måste dyrare kondensatorer med liten minneseffekt användas.
Ett annat huvudproblem är läckning i varaktordioderna i VCOn och/eller i strömgeneratorerna. Mycket små läckströmmar (100 pA) räcker för att kondensatorerna skall laddas eller urladdas tillräckligt för att frekvensen skall driva iväg. Problemet är särskilt stort vid förhöjda temperaturer.
REDoGÖRELsE FÖR UPPFINNINGEN Ändamålet med uppfinningen består i att åstadkomma ett förbättrat förfarande och en förbättrad anordning för att låsa styrspänningen till en VCO.
Detta ernås enligt uppfinningen huvudsakligen genom generering av en kopia av styrspänningen när frekvensskillnaden är noll mellan VCOns utfrekvens och den önskade frekvensen samt inmatning av denna genererade kopia av styrspänningen som styrsignal till VCOn för att låsa dess utfrekvens.
Härigenom kommer inte VCOns utfrekvens att driva.
FIGURBESKRIVNING Uppfinningen beskrivs närmare nedan under hänvisning till bifogade ritning på vilken den enda figuren är ett blockschema över en utföringsfonn av en anordning enligt uppfinningen.
BESKRIVNING AV UPPFINNINGEN På ritningen visas en anordning för att låsa en VCOs l styrspänning i en frekvenshoppande radio. Resten av radion visas ej. 10 15 20 25 5166 140 3 VCOn 1 är inkopplad i en faslåst slinga och har en styringång 2 ansluten till en utgång hos ett slingfilter 3 som på i och för sig känt sätt innefattar kondensatorer och motstånd (icke visade). Slingfiltrets ingång 4 är ansluten till strömgeneratorer 5, 6, vilka styrs av var sin utsignal från en fasdetektor/frekvenskomparator 7.
Komparatorn 7 är ansluten med sin ena ingång till VCOns l utgång och är anordnad att jämföra VCOns l utfrekvens fvco med en önskad frekvens fmf. Den önskade frekvensen fæf erhålls på i och för sig känt sätt från en styrenhet (icke visad) vid ett önskat frekvenshopp.
Vid ett dylikt önskat frekvenshopp genereras en utsignal av komparatorn 7 i beroende av en frekvensskillnad mellan frekvensema fvco och fmf. I beroende av huruvida frekvensskillnaden är positiv eller negativ kommer komparatom 7 att styra endera av strömgeneratorerna 5 och 6 att mata ström till slingfiltret 3 för att reglera VCOns 1 utfrekvens, dvs fvco, till fæf. Den andra av strömgeneratorema 5 och 6 kommer att hållas frånslagen av komparatorn 7.
Efter en viss tid är fvco = fmf. Härvid kommer ingen utsignal från komparatorn 7.
Vid denna tidpunkt kommer den faslåsta slingan att brytas medelst en styrsignal CS från styrenheten (icke visad) för att slå ifrån komparatorn 7. Härigenom kommer båda strömgeneratorerna 5 och 6 att slås ifrån av komparatorn7.
Såsom ovan inledningsvis anfördes medför detta att VCOns 1 utfrekvens kommer detta driva.
För att i enlighet med uppfinningen eliminera detta problem, dvs hindra VCOns 1 utfrekvens från att driva, förefinnes en anordning för att generera en kopia av VCO- styrspänningen, åtminstone vid den tidpunkt när fvco = fmf, dvs när 10 15 20 25 30 516 140 4 frekvensskillnaden är noll, och tillföra denna genererade kopia som styrsignal till VCOn 1, när strömgeneratorerna 5 och 6 slagits ifrån.
I detta sammanhang bör framhållas att kopian av styrspänningen kan genereras kontinuerligt.
I den på ritningen visade utföringsformen används en digital-analogomvandlare (DAC) 8 för att generera kopian av VCO-stryspänningen.
DACens 8 ingångar är anslutna till en logikenhets 10 utgångar. Logikenheten 10 är ansluten med en ingång till en komparators 9 utgång. Komparatom 9 har sin ena ingång ansluten till styringången 2 hos VCOn 1 och sin andra ingång ansluten till utgången hos DACen 8. Logikenheten 10 kommer således att generera ett bitmönster på DACens 8 ingångar tills komparatorns 9 utsignal är nära noll, dvs när utspänningen från DACen 8 är mer eller rnindre lika med VCO-styrspänningen.
Härigenom uppträder en kopia av VCO-styrspänningen på DACens 8 utgång.
I detta sammanhang bör framhållas att kopian av VCO-styrspänningen inte nödvändigtvis måste genereras med hjälp av en DAC. En sampla-och-hållkrets (icke visad) kan exempelvis lika väl användas istället. Sampla-och-hållkretsen skulle i detta fall vara ansluten med sin ingång till en komparators utgång och komparatom skulle vara ansluten med sina ingångar för att jämföra styrspänningen till den spänningsstyrda oscillatom med sampla-och-hållkretsens utspänning.
I den på ritningen visade utföringsformen är DACens 8 utgång anslutbar till slingfiltrets 3 ingång 4 via en strömställare 11 som sluts av samma styrsignal CS från styrenheten (icke visad) som slår ifrån komparatom 7 när fvco = mf, dvs när strömgeneratorerna 5 och 6 slås ifrån på ovan beskrivet sätt.
Radion kan nu börja sända på den önskade frekvensen. 10 51-6 140 5 Styrsignalen CS matas samtidigt till en ingång hos logikenheten 10 för att slå ifrån logikenheten 10 så att DACens 8 utsignal bibehålls.
Härigenom tillförs den i den visade utföringsformen medelst DACen 8 genererade VCO-styrspänningen som styrsignal till VCOn 1 via slingfiltret 3 för att låsa VCOns 1 utfrekvens fvco i motsvarighet till den önskade frekvensen fmf.
Eftersom den genererade kopian av styrspänningen till VCOn 1 förblir oförändrad på styringången 2 till VCOn l kommer dess utfrekvens inte att driva.
Såsom torde framgå av det ovan anförda undanröjs problemen med frekvensdrift.
Claims (6)
1. Förfarande för att låsa en spänningsstyrd oscillators styrspänning i motsvarighet till en önskad frekvens och innefattande att den spänningsstyrda oscillatorns utfrekvens järnförs med den önskade frekvensen, att en signal genereras i beroende av en frekvensskillnad och att styrspänningen justeras i beroende av den genererade signalen tills frekvensskillnaden är noll, kännetecknat av att en kopia av styrspänningen genereras åtminstone när frekvensskillnaden är noll och att den kopia av styrspänningen som genereras när frekvensskillnaden är noll tillförs som styrsignal till den spänningsstyrda oscillatom för att låsa dess utfrekvens.
2. Förfarandet enligt kravet 1, kännetecknat av att kopian av styrspänningen genereras kontinuerligt.
3. Anordning för att låsa en spänningsstyrd oscillators (1) styrspänning i motsvarighet till en önskad frekvens (fæf) och innefattande en komparator (7) för att jämföra den spänningsstyrda oscillatorns (l) utfrekvens (fvco) med den önskade frekvensen (fmf) och generera en signal i beroende av en frekvensskillnad samt organ (5, 6) för att justera styrspänningen i beroende av den genererade signalen tills frekvensskillnaden är noll, kännetecknad av organ (8, 9, 10) för att generera en kopia av styrspänningen åtminstone när frekvensskillnaden är noll och organ (l 1) för att tillföra den kopia av styrspänningen som genereras när frekvensskillnaden är noll som styrsignal till den spänningsstyrda oscillatorn (1) för att låsa dess utfrekvens till den önskade frekvensen (fmf).
4. Anordningen enligt kravet 3, kännetecknad av att genereringsorganen (8, 9, 10) är anordnade att kontinuerligt generera kopian av styrspänningen.
5. Anordningen enligt kravet 3 eller 4, kännetecknad av att genereringsorganen (8, 9, 10) innefattar en digital-analogomvandlare (8) vars ingång är ansluten till en 5l6h140 7 komparators (9) utgång via en logikkrets (10), vilken komparator (9) är ansluten med sina ingångar för att jämföra den spänningsstyrda oscillatorns (1) styrspänning med digital-analogomvandlarens (8) utspänning.
6. Anordningen enligt kravet 3 eller 4, kännetecknad av att genereringsorganen innefattar en sampla-och-hållkrets, vars ingång är ansluten till en komparators utgång, vilken komparator är ansluten med sina ingångar för att jämföra den spänningsstyrda oscillatoms styrspänning med sampla-och-hållkretsens utspänning.
Priority Applications (11)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE9903157A SE516140C2 (sv) | 1999-09-07 | 1999-09-07 | Förfarande och anordning för att låsa en styrspänning till en spänningsstyrd oscillator |
| TW088117589A TW439364B (en) | 1999-09-07 | 1999-10-12 | Method and arrangement for locking a control voltage to a voltage-controlled oscillator |
| JP2001522672A JP2003509889A (ja) | 1999-09-07 | 2000-08-04 | 電圧制御発振器に対する制御電圧を固定する方法と装置 |
| AU64868/00A AU6486800A (en) | 1999-09-07 | 2000-08-04 | Method and arrangement for locking a control voltage to a voltage-controlled oscillator |
| CA002383765A CA2383765A1 (en) | 1999-09-07 | 2000-08-04 | Method and arrangement for locking a control voltage to a voltage-controlled oscillator |
| PCT/SE2000/001546 WO2001018968A1 (en) | 1999-09-07 | 2000-08-04 | Method and arrangement for locking a control voltage to a voltage-controlled oscillator |
| KR1020027002942A KR20020039342A (ko) | 1999-09-07 | 2000-08-04 | 전압-제어 발진기에 대한 제어 전압을 로킹하는 방법 및장치 |
| CN00812533A CN1372721A (zh) | 1999-09-07 | 2000-08-04 | 用于锁定至压控振荡器控制电压的方法和装置 |
| AT00952110T ATE362225T1 (de) | 1999-09-07 | 2000-08-04 | Verfahren und anordnung zur verrigelung einer einem spannungsgesteuerten oszillator zugeführten steuerspannung |
| DE60034803T DE60034803D1 (de) | 1999-09-07 | 2000-08-04 | Verfahren und anordnung zur verrigelung einer einem spannungsgesteuerten oszillator zugeführten steuerspannung |
| EP00952110A EP1219032B1 (en) | 1999-09-07 | 2000-08-04 | Method and arrangement for locking a control voltage to a voltage-controlled oscillator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE9903157A SE516140C2 (sv) | 1999-09-07 | 1999-09-07 | Förfarande och anordning för att låsa en styrspänning till en spänningsstyrd oscillator |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| SE9903157D0 SE9903157D0 (sv) | 1999-09-07 |
| SE9903157L SE9903157L (sv) | 2001-03-08 |
| SE516140C2 true SE516140C2 (sv) | 2001-11-26 |
Family
ID=20416883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SE9903157A SE516140C2 (sv) | 1999-09-07 | 1999-09-07 | Förfarande och anordning för att låsa en styrspänning till en spänningsstyrd oscillator |
Country Status (11)
| Country | Link |
|---|---|
| EP (1) | EP1219032B1 (sv) |
| JP (1) | JP2003509889A (sv) |
| KR (1) | KR20020039342A (sv) |
| CN (1) | CN1372721A (sv) |
| AT (1) | ATE362225T1 (sv) |
| AU (1) | AU6486800A (sv) |
| CA (1) | CA2383765A1 (sv) |
| DE (1) | DE60034803D1 (sv) |
| SE (1) | SE516140C2 (sv) |
| TW (1) | TW439364B (sv) |
| WO (1) | WO2001018968A1 (sv) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10110095C1 (de) * | 2001-03-02 | 2002-06-20 | Texas Instruments Deutschland | Schaltungsanordnung zur Leckstromkompensation in einem spannungsgesteuerten Oszillator einer PLL-Schaltung |
| CN101588178B (zh) * | 2008-05-23 | 2011-08-17 | 中芯国际集成电路制造(上海)有限公司 | 自偏置锁相环 |
| CN103107809B (zh) * | 2011-11-10 | 2016-04-27 | 国民技术股份有限公司 | 一种锁相环电路 |
| CN103269219A (zh) * | 2013-05-30 | 2013-08-28 | 上海贝岭股份有限公司 | 实时时钟补偿装置及方法 |
| EP3641135B1 (en) * | 2018-10-17 | 2022-08-03 | NXP USA, Inc. | Frequency drift detector, communication unit and method therefor |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5339049A (en) * | 1993-04-22 | 1994-08-16 | Wiltron Company | Ultra low noise frequency divider/multiplier |
| US5604465A (en) * | 1995-06-07 | 1997-02-18 | International Business Machines Corporation | Adaptive self-calibration for fast tuning phaselock loops |
| US5870003A (en) * | 1997-10-03 | 1999-02-09 | International Business Machines Corporation | High frequency phase-locked loop circuit having reduced jitter |
-
1999
- 1999-09-07 SE SE9903157A patent/SE516140C2/sv not_active IP Right Cessation
- 1999-10-12 TW TW088117589A patent/TW439364B/zh not_active IP Right Cessation
-
2000
- 2000-08-04 KR KR1020027002942A patent/KR20020039342A/ko not_active Withdrawn
- 2000-08-04 AU AU64868/00A patent/AU6486800A/en not_active Abandoned
- 2000-08-04 CN CN00812533A patent/CN1372721A/zh active Pending
- 2000-08-04 CA CA002383765A patent/CA2383765A1/en not_active Abandoned
- 2000-08-04 DE DE60034803T patent/DE60034803D1/de not_active Expired - Lifetime
- 2000-08-04 WO PCT/SE2000/001546 patent/WO2001018968A1/en not_active Ceased
- 2000-08-04 AT AT00952110T patent/ATE362225T1/de not_active IP Right Cessation
- 2000-08-04 JP JP2001522672A patent/JP2003509889A/ja not_active Withdrawn
- 2000-08-04 EP EP00952110A patent/EP1219032B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1372721A (zh) | 2002-10-02 |
| KR20020039342A (ko) | 2002-05-25 |
| JP2003509889A (ja) | 2003-03-11 |
| TW439364B (en) | 2001-06-07 |
| EP1219032B1 (en) | 2007-05-09 |
| AU6486800A (en) | 2001-04-10 |
| SE9903157D0 (sv) | 1999-09-07 |
| SE9903157L (sv) | 2001-03-08 |
| EP1219032A1 (en) | 2002-07-03 |
| WO2001018968A1 (en) | 2001-03-15 |
| CA2383765A1 (en) | 2001-03-15 |
| DE60034803D1 (de) | 2007-06-21 |
| ATE362225T1 (de) | 2007-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8085101B2 (en) | Spread spectrum clock generation device | |
| EP0777333B1 (en) | Power saving PLL circuit | |
| US7902929B2 (en) | Analogue self-calibration method and apparatus for low noise, fast and wide-locking range phase locked loop | |
| US7046093B1 (en) | Dynamic phase-locked loop circuits and methods of operation thereof | |
| WO1990010978A1 (en) | Frequency synthesizer with control of start-up battery saving operations | |
| US10771073B2 (en) | Frequency synthesizer with dynamically selected level shifting of the oscillating output signal | |
| US6275115B1 (en) | PLL circuit having current control oscillator receiving the sum of two control currents | |
| US6914489B2 (en) | Voltage-controlled oscillator presetting circuit | |
| US20080238505A1 (en) | System and method for an automatic coarse tuning of a voltage controlled oscillator in a phase-locked loop (PLL) | |
| JP4216075B2 (ja) | フラクショナル補償法(fractionalcompensationmethod)を使用するフラクショナルn周波数シンセサイザ(fractional−nfrequencysynthesizer) | |
| KR100808952B1 (ko) | Vco의 주파수 튜닝 방법 및 이를 이용한 위상 동기루프 | |
| US3921092A (en) | Resonant load power supply with phase locked loop | |
| KR20070087045A (ko) | 전류미러회로를 갖춘 전하펌프를 이용한 위상고정루프회로 | |
| JP3609658B2 (ja) | Pll回路 | |
| SE516140C2 (sv) | Förfarande och anordning för att låsa en styrspänning till en spänningsstyrd oscillator | |
| KR101208565B1 (ko) | 높은 개시 이득과 함께 위상 노이즈 및 지터를 줄일 수 있는 전압 제어 발진기 및 그 방법 | |
| KR102135873B1 (ko) | 스위칭 주파수의 동적 스케일링 기능을 가지는 전원 공급 장치 | |
| JPH0993125A (ja) | Pllシンセサイザ回路 | |
| KR100706575B1 (ko) | 고속 락 기능을 갖는 주파수 합성기 | |
| US7123065B1 (en) | Method of improving lock acquisition times in systems with a narrow frequency range | |
| KR100739998B1 (ko) | 전압제어발진기의 자동보정장치를 구비한 위상동기루프 | |
| KR960009972B1 (ko) | Pll회로 | |
| JP2005102115A (ja) | 同期発振器、pll回路、これを用いた発振回路及び電子機器 | |
| KR20010102925A (ko) | Pll 회로에 의한 주파수 발생 방법 | |
| KR920001922B1 (ko) | 레벨 트랜스 레이터를 구비한 위상 동기 루프회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| NUG | Patent has lapsed |