RU97114596A - Устройство контроля каналов связи - Google Patents

Устройство контроля каналов связи

Info

Publication number
RU97114596A
RU97114596A RU97114596/09A RU97114596A RU97114596A RU 97114596 A RU97114596 A RU 97114596A RU 97114596/09 A RU97114596/09 A RU 97114596/09A RU 97114596 A RU97114596 A RU 97114596A RU 97114596 A RU97114596 A RU 97114596A
Authority
RU
Russia
Prior art keywords
input
output
adc
unit
clock
Prior art date
Application number
RU97114596/09A
Other languages
English (en)
Inventor
И.Г. Карпов
Е.А. Галкин
В.А. Халин
А.Ю. Бузин
Original Assignee
И.Г. Карпов
Е.А. Галкин
В.А. Халин
А.Ю. Бузин
Filing date
Publication date
Application filed by И.Г. Карпов, Е.А. Галкин, В.А. Халин, А.Ю. Бузин filed Critical И.Г. Карпов
Publication of RU97114596A publication Critical patent/RU97114596A/ru

Links

Claims (1)

  1. Устройство контроля каналов связи, содержащее первый, второй, третий и четвертый квадраторы, два сумматора, блок сравнения, блок делителя и сумматор-накопитель, отличающееся тем, что в него дополнительно введены блок оценки первого начального момента распределения случайного процесса, вход которого соединен с выходом первого аналого-цифрового преобразователя (АЦП), а выход - с входом пятого квадратора, блок оценки второго начального момента распределения случайного процесса, вход которого соединен с выходом первого АЦП, а выход - с входом шестого квадратора и третьего делителя, блок оценки четвертого начального момента распределения случайного процесса, вход которого соединен с выходом первого АЦП, а выход - с входом второго делителя, вычислитель двух параметров распределения коэффициента передачи канала связи, входы которого связаны с выходами второго и третьего делителей, а выход - через второй буферный регистр с входом блока вычислителя вероятности ошибки, блок оперативного запоминающего устройства (ОЗУ), выход которого через первый, буферный регистр соединен с другим входом вычислителя вероятности ошибки, а вход - с выходом сумматора-накопителя, вход которого соединен с выходом второго АЦП, счетчик, цифровой выход которого соединен с адресным входом блока ОЗУ, блок формирователя управляющих импульсов (ФУИ), тактовый вход которого соединен с выходом счетчика и является входом тактовых импульсов, а управляющий вход соединен с выходом переполнения счетчика, входы записи блока ОЗУ, первого и второго буферных регистров, тактовые входы блоков оценки, второго и четвертого начальных моментов распределения случайного процесса, управляющий вход генератора тактовых импульсов (ГТИ) соединены с соответствующими выходами блока ФУИ, тактовые выходы ГТИ связаны с соответствующими входами первого и второго АЦП, блока ОЗУ и счетчика.
RU97114596/09A 1997-08-27 Устройство контроля каналов связи RU97114596A (ru)

Publications (1)

Publication Number Publication Date
RU97114596A true RU97114596A (ru) 1999-06-27

Family

ID=

Similar Documents

Publication Publication Date Title
US4369500A (en) High speed NXM bit digital, repeated addition type multiplying circuit
RU97114596A (ru) Устройство контроля каналов связи
RU2003136911A (ru) Устройство контроля каналов связи
US5185769A (en) Easily testable high speed digital counter
KR960042751A (ko) 시리얼 액세스 메모리 장치
JPS5798028A (en) Logical circuit
SU847320A1 (ru) Устройство приоритета
SU999039A1 (ru) Преобразователь отраженного двоичного кода в позиционный двоичный код и обратно
SU805416A1 (ru) Устройство дл сдвига
JPS6476486A (en) Memory ic
SU658556A1 (ru) Преобразователь кода гре в двоичный код
RU94001388A (ru) Генератор n-значной псевдослучайной последовательности
SU1631509A1 (ru) Многотактный рециркул ционный преобразователь врем - код
SU387524A1 (ru) Распределитель импульсов
SU773613A1 (ru) Устройство дл вывода информации
RU2053545C1 (ru) Устройство для последовательного опроса источников информации
RU2023294C1 (ru) Устройство для подключения абонентов к общей магистрали
SU690476A1 (ru) Устройство дл последовательного выделени единиц из п-разр дного двоичного кода
SU480080A1 (ru) Генератор функций уолша
SU736093A1 (ru) Устройство дл сравнени дес тичных чисел
SU594530A1 (ru) Ячейка пам ти дл регистра сдвига
RU1778762C (ru) Устройство дл обращени матриц
SU1124325A1 (ru) Устройство дл выделени сигналов
SU748880A1 (ru) Делитель частоты следовани импульсов с переменным коэффициентом делени
RU2203504C2 (ru) Анализатор функций уолша