RU95207U1 - 8-FM SIGNAL RECEIVER WITH GRAY CODE - Google Patents
8-FM SIGNAL RECEIVER WITH GRAY CODE Download PDFInfo
- Publication number
- RU95207U1 RU95207U1 RU2010107442/22U RU2010107442U RU95207U1 RU 95207 U1 RU95207 U1 RU 95207U1 RU 2010107442/22 U RU2010107442/22 U RU 2010107442/22U RU 2010107442 U RU2010107442 U RU 2010107442U RU 95207 U1 RU95207 U1 RU 95207U1
- Authority
- RU
- Russia
- Prior art keywords
- output
- input
- gray code
- comparator
- receiving device
- Prior art date
Links
Landscapes
- Circuits Of Receivers In General (AREA)
Abstract
Устройство приема сигнала 8-ФМ с кодом Грея, содержащее последовательно соединенные первый перемножитель, первый интегратор со сбросом и первый блок формирования дискретных выборок, последовательно соединенные второй перемножитель, второй интегратор со сбросом и второй блок формирования дискретных выборок, последовательно соединенные блок выделения колебания несущей частоты и фазовращатель на 90°, выход которого соединен с вторым входом второго перемножителя, блок формирования синхроимпульсов частоты следования символов сигнала 8-ФМ, выход которого соединен с управляющими входами первого и второго блоков формирования дискретных выборок, входы первого и второго перемножителей, выход блока выделения колебания несущей частоты соединен с вторым входом первого перемножителя, вход блока формирования синхроимпульсов частоты следования символов сигнала 8-ФМ и вход блока выделения колебания несущей частоты соединены между собой и являются входом устройства приема сигнала 8-ФМ с кодом Грея, отличающееся тем, что в него введены последовательно соединенные первый компаратор и первый триггер, выход которого является первым выходом устройства приема сигнала 8-ФМ с кодом Грея, последовательно соединенные второй компаратор и второй триггер, выход которого является вторым выходом устройства приема сигнала 8-ФМ с кодом Грея, последовательно соединенные первый блок вычисления модуля, третий компаратор и третий триггер, выход которого является третьим выходом устройства приема сигнала 8-ФМ с кодом Грея, второй блок вычисления модуля, вход которого соединен с первым входом второго компаратора и с выходом второго б� An 8-FM signal receiving device with a Gray code, comprising a first multiplier, a first reset integrator and a first discrete sampling unit connected in series, a second multiplier, a second reset integrator and a second discrete sampling unit connected in series to a carrier frequency oscillation isolation unit and a 90 ° phase shifter, the output of which is connected to the second input of the second multiplier, a block for generating clock pulses of the repetition rate of the 8-F signal symbols the output of which is connected to the control inputs of the first and second discrete sampling units, the inputs of the first and second multipliers, the output of the carrier frequency oscillation isolation unit is connected to the second input of the first multiplier, the input of the 8-FM signal symbol clock sync pulse generation unit and the input of the vibration isolation block carrier frequencies are interconnected and are the input of an 8-FM signal receiving device with a Gray code, characterized in that the first comparator is connected in series p and a first trigger, the output of which is the first output of the 8-FM signal receiving device with a Gray code, the second comparator and a second trigger, the output of which is the second output of the 8-FM signal receiving device with a Gray code, are connected in series to the first module calculation unit, the third comparator and the third trigger, the output of which is the third output of the 8-FM signal receiving device with the Gray code, the second module calculation unit, the input of which is connected to the first input of the second comparator and to the output of the second
Description
Полезная модель относится к области радиотехники и предназначено для приема и декодирования цифровых данных, передаваемых в сигнале с модуляцией 8-ФМ, в котором используется код Грея для отображения цифровых данных в фазовые состояния сигнала.The utility model relates to the field of radio engineering and is intended for the reception and decoding of digital data transmitted in an 8-FM modulated signal, which uses a Gray code to map digital data to the phase state of the signal.
Известно устройство приема сигнала 8-ФМ с кодом Грея, описанное в книге Xiong F. Digital Modulation Techniques. - Artech House, 2000, с.141, рис.4.11 и содержащий последовательно соединенные первый перемножитель и первый интегратор со сбросом, последовательно соединенные второй перемножитель и второй интегратор со сбросом, генератор гармонического сигнала, первый и второй выходы которого соединены соответственно с вторыми входами первого и второго перемножителей, вычислитель, первый и второй входы которого соединены соответственно с выходами первого и второго интеграторов со сбросом, первые входы первого и второго перемножителей соединены между собой и являются входом устройства приема сигнала 8-ФМ, а выход вычислителя является выходом данного устройства.A device for receiving an 8-FM signal with a Gray code is described in the book Xiong F. Digital Modulation Techniques. - Artech House, 2000, p.141, Fig. 4.11 and containing a first multiplier and a first integrator with a reset connected in series, a second multiplier and a second integrator with a reset connected in series, a harmonic signal generator, the first and second outputs of which are connected respectively to the second inputs of the first and a second multiplier, a calculator whose first and second inputs are connected respectively to the outputs of the first and second integrators with a reset, the first inputs of the first and second multipliers are interconnected and yayutsya input signal receiving apparatus 8-PSK, and the calculator output is the output of the device.
Наиболее близким к предлагаемому изобретению является устройство приема сигнала 8-ФМ с кодом Грея, описанное в книге Tri Т. Digital Satellite Communication. - Mc.Graw-Hill, New-York, 1990, с.424, рис.9.24 и содержащий последовательно соединенные первый перемножитель, первый интегратор со сбросом, первый блок формирования дискретных выборок, фазовый детектор, выход которого является выходом устройства приема сигнала 8-ФМ, последовательно соединенные второй перемножитель, второй интегратор со сбросом и второй блок формирования дискретных выборок, выход которого соединен с вторым входом фазового детектора, последовательно соединенные блок выделения колебания несущей частоты и гибридный фазовращатель на 90°, первый и второй выходы которого соединены с вторыми входами первого и второго перемножителей соответственно, блок формирования синхроимпульсов частоты следования символов сигнала 8-ФМ, выход которого соединен с управляющими входами первого и второго блоков формирования дискретных выборок, а вход соединен с первыми входами первого и второго перемножителей, входом блока формирования синхроимпульсов частоты следования символов сигнала 8-ФМ и является входом устройства приема сигнала 8-ФМ.Closest to the proposed invention is an 8-FM signal receiving device with a Gray code, described in Tri T. Digital Satellite Communication. - Mc.Graw-Hill, New York, 1990, p. 424, Fig. 9.24 and containing the first multiplier, the first integrator with reset, the first discrete sampling unit, the phase detector, the output of which is the output of the signal receiving device 8- FM, sequentially connected to the second multiplier, the second integrator with a reset and the second discrete sampling unit, the output of which is connected to the second input of the phase detector, the carrier frequency oscillation isolation unit and the hybrid phase shifter 90 ° in series, p the first and second outputs of which are connected to the second inputs of the first and second multipliers, respectively, the block generating clock pulses of the frequency of the symbols of the 8-FM signal, the output of which is connected to the control inputs of the first and second blocks of the formation of discrete samples, and the input is connected to the first inputs of the first and second multipliers , the input unit of the formation of clock pulses of the repetition rate of the symbols of the 8-FM signal and is the input of the 8-FM signal receiving device.
Недостатком такого устройства приема сигнала 8-ФМ с кодом Грея является то, что на его выходе формируется оценка сразу тройки бит цифровых данных, передаваемых в одном фазовом состоянии, и отсутствует возможность выделения каждого переданного бита цифровых данных в отдельности. Это приводит к увеличению ошибки выделения цифровых данных.The disadvantage of such an 8-FM signal receiving device with a Gray code is that at its output an estimate is formed immediately of the three bits of digital data transmitted in one phase state, and there is no possibility of highlighting each transmitted digital data bit individually. This leads to an increase in digital data allocation error.
Технической задачей полезной модели является расширение функциональных возможностей и повышение точности декодирования за счет выделения каждого бита цифровых данных при приеме сигнала 8-ФМ с кодом Грея.The technical task of the utility model is to expand the functionality and increase the decoding accuracy by allocating each bit of digital data when receiving an 8-FM signal with a Gray code.
Сущность полезной модели поясняется чертежами, где на фиг.1 представлена функциональная схема устройства приема сигнала 8-ФМ, на фиг.2 представлена диаграмма фазовых состояний для сигнала 8-ФМ с кодом Грея.The essence of the utility model is illustrated by the drawings, in which Fig. 1 is a functional diagram of an 8-FM signal receiving device, and Fig. 2 is a phase state diagram for an 8-FM signal with a Gray code.
Устройство приема сигнала 8-ФМ с кодом Грея содержит последовательно соединенные первый перемножитель 1, первый интегратор со сбросом 2, первый блок формирования дискретных выборок 3, первый компаратор 4 и первый триггер 5, выход которого является первым выходом устройства приема сигнала 8-ФМ с кодом Грея, последовательно соединенные второй перемножитель 6, второй интегратор со сбросом 7, второй блок формирования дискретных выборок 8, второй компаратор 9 и второй триггер 10, выход которого является вторым выходом устройства приема сигнала 8-ФМ с кодом Грея, последовательно соединенные блок выделения колебания несущей частоты 11 и фазовращатель на 90° 12, выход которого соединен с вторым входом второго перемножителя 6, блок формирования синхроимпульсов частоты следования символов сигнала 8-ФМ 13, выход которого соединен с управляющими входами первого 3 и второго 8 блоков формирования дискретных выборок, с управляющими входами первого 2 и второго 7 интеграторов со сбросом и управляющими входами первого 5 и второго 10 триггеров, последовательно соединенные первый блок вычисления модуля 14, третий компаратор 15 и третий триггер 16, выход которого является третьим выходом устройства приема сигнала 8-ФМ с кодом Грея, а его второй (управляющий) вход соединен с выходом блока формирования синхроимпульсов частоты следования символов сигнала 8-ФМ 13, второй блок вычисления модуля 17, вход которого соединен с выходом второго блока формирования дискретных выборок 8, а выход соединен с вторым входом третьего компаратора 15, блок формирования порога сравнения 18, выход которого соединен с вторыми входами первого 4 и второго 9 компаратора, входы первого 1 и второго 6 перемножителей, вход блока формирования синхроимпульсов частоты следования символов сигнала 8-ФМ и вход блока выделения колебания несущей частоты 11 соединены между собой и являются входом устройства приема сигнала 8-ФМ с кодом Грея, выход блока выделения колебания несущей частоты 11 соединен с вторым входом первого перемножителя 1.An 8-FM signal receiving device with a Gray code contains a first multiplier 1, a first integrator with a reset 2, a first discrete sampling unit 3, a first comparator 4 and a first trigger 5, the output of which is the first output of an 8-FM signal receiving device with a code When warming, the second multiplier 6, the second integrator with reset 7, the second discrete sampling unit 8, the second comparator 9 and the second trigger 10, the output of which is the second output of the 8-FM signal receiving device, are connected in series Gray code, serially connected unit for isolating the oscillations of the carrier frequency 11 and a phase shifter 90 ° 12, the output of which is connected to the second input of the second multiplier 6, the unit for generating clock pulses of the pulse repetition rate of the signal symbols 8-FM 13, the output of which is connected to the control inputs of the first 3 and second 8 blocks of formation of discrete samples, with control inputs of the first 2 and second 7 integrators with reset and control inputs of the first 5 and second 10 triggers, connected in series to the first block of the module calculation 14, the third comparator 15 and the third trigger 16, the output of which is the third output of the 8-FM signal receiving device with a Gray code, and its second (control) input is connected to the output of the 8-FM 13 signal symbol pulse frequency generating unit, the second calculation unit module 17, the input of which is connected to the output of the second block of discrete sampling 8, and the output is connected to the second input of the third comparator 15, the block for generating the comparison threshold 18, the output of which is connected to the second inputs of the first 4 and second 9 of the comparator The first 1 and second 6 multipliers, the input of the block for generating synchronization pulses of the frequency of the symbols of the 8-FM signal and the input of the block for extracting the oscillations of the carrier frequency 11 are interconnected and are the input of the signal receiving device 8-FM with the Gray code, the output of the block for extracting the oscillations of the carrier frequency 11 connected to the second input of the first multiplier 1.
Устройство приема сигнала 8-ФМ с кодом Грея работает следующим образом.An 8-FM signal receiving device with a Gray code operates as follows.
На входе устройства приема сигнала 8-ФМ с кодом Грея принят сигнал s(t,i)=Acos(ωt-φi), А - амплитуда, ω - частота, φi - фаза сигнала, которая может принимать одно из возможных значении , , конкретное значение которой на интервале времени TS=tk-tk-1 определяется значениями трех передаваемых бит b3, b2, b1 цифровых данных. Для сигнала 8-ФМ с кодом соответствие фазовых состояний и значений трех передаваемых бит b3, b2, b1 определяется следующим образомAt the input of the 8-FM signal receiving device with the Gray code, the signal s (t, i) = Acos (ωt-φ i ), A is the amplitude, ω is the frequency, φ i is the phase of the signal, which can take one of the possible values , , the specific value of which on the time interval T S = t k -t k-1 is determined by the values of the three transmitted bits b 3 , b 2 , b 1 digital data. For an 8-FM signal with a code, the correspondence of the phase states and the values of the three transmitted bits b 3 , b 2 , b 1 is determined as follows
В блоке выделения колебания несущей частоты 11 из входного сигнала s(t,i) выделяется гармонического колебание u11(t)=cos(ωt) несущей частоты ω, которое в качестве опорного сигнала подается на первый перемножитель 1, а сдвинутое на 90° колебание u12(t)=sin(ωt) с выхода фазовращателя на 90° 12 подается на второй перемножитель 6.In the block for isolating the oscillations of the carrier frequency 11 from the input signal s (t, i), the harmonic oscillation u 11 (t) = cos (ωt) of the carrier frequency ω is extracted, which is supplied as a reference signal to the first multiplier 1, and the oscillation shifted by 90 ° u 12 (t) = sin (ωt) from the output of the phase shifter at 90 ° 12 is fed to the second multiplier 6.
Последовательно соединенные блоки: первый перемножитель 1, первый интегратор со сбросом 2, первый блок формирования дискретных выборок 3 и второй перемножитель 6, второй интегратор со сбросом 7, второй блок формирования дискретных выборок 8 представляют собой два коррелятора, на выходах которых в моменты снятия данных tk формируются отсчеты напряженийSerially connected blocks: the first multiplier 1, the first integrator with reset 2, the first block of discrete sampling 3 and the second multiplier 6, the second integrator with reset 7, the second block of discrete sampling 8 are two correlators at the outputs of which at the moment of taking data t k stress samples are formed
, . , .
Моменты снятия данных tk задаются синхроимпульсами, формирующимися на выходе блока формирования синхроимпульсов частоты следования символов сигнала 8-ФМ 13 в результате обработки входного сигнала s(t,i), так что частота их следования равна частоте следования символов сигнала 8-ФМ.The data pickup times t k are set by the clock pulses generated at the output of the clock generation block of the symbol frequency of the 8-FM 13 signal as a result of processing the input signal s (t, i), so that their frequency is equal to the symbol frequency of the 8-FM signal.
Моменты начала tk-1 и конца tk интегрирования в первом 2 и втором 7 интеграторах со сбросом также задаются синхроимпульсами блока формирования синхроимпульсов частоты следования символов сигнала 8-ФМ13.The moments of the start t k-1 and the end t k of integration in the first 2 and second 7 integrators with a reset are also set by the clock pulses of the block generating the clock pulses of the frequency of the repetition of the symbols of the signal 8-FM13.
Значения бит b3, b2, b1 определяются в результате обработки отсчетов u3,k и u8,k с выходов соответственно первого 3 и второго 8 блоков формирования дискретных выборок.The values of bits b 3 , b 2 , b 1 are determined by processing the samples u 3, k and u 8, k from the outputs of the first 3 and second 8 blocks of formation of discrete samples, respectively.
На выходе второго триггера 10 формируется значение третьего бита цифровых данных b3=0 (низкое напряжение), если во втором компараторе 9 выполняется условие u8,k≥uпор18, где uпор18=0 задается блоком формирования порога сравнения 18. Если во втором компараторе 9 выполняется обратное условие u8,k<uпор18, то выходе второго триггера 10 формируется значение третьего бита цифровых данных b3=1 (высокое напряжение).The output of the second trigger 10 generates the value of the third bit of digital data b 3 = 0 (low voltage), if the condition u 8, k ≥u por18 , where u por18 = 0 is set by the unit for comparing the comparison threshold 18, is satisfied in the second comparator 9 comparator 9 the opposite condition is fulfilled u 8, k <u por 18 , then the output of the second trigger 10 is formed by the value of the third bit of digital data b 3 = 1 (high voltage).
На выходе первого триггера 5 формируется значение второго бита цифровых данных b2=0 (низкое напряжение), если в первом компараторе 4 выполняется условие u3,k≥uпор18. Если в первом компараторе 4 выполняется обратное условие u3,k<uпор18, то выходе первого триггера 5 формируется значение второго бита цифровых данных b2=1 (высокое напряжение).The value of the second bit of digital data b 2 = 0 (low voltage) is formed at the output of the first trigger 5, if the condition u 3, k ≥u pore 18 is satisfied in the first comparator 4. If the inverse condition u 3, k <u pore 18 is fulfilled in the first comparator 4, then the value of the second bit of digital data b 2 = 1 (high voltage) is generated by the output of the first trigger 5.
На выходе третьего триггера 16 формируется значение первого бита цифровых данных b1=0 (низкое напряжение), если в третьем компараторе 15 выполняется условие |u3,k|≥|u8,k|. Значение модулей |u3,k| и |u8,k| отсчетов с выходов первого 3 и второго 8 блоков формирования дискретных выборок формируется соответственно первым 14 и вторым 17 блоками вычисления модуля.The output of the third trigger 16 generates the value of the first bit of digital data b 1 = 0 (low voltage) if the condition | u 3, k | ≥ | u 8, k | is fulfilled in the third comparator 15. The value of the modules | u 3, k | and | u 8, k | samples from the outputs of the first 3 and second 8 blocks of formation of discrete samples is formed, respectively, the first 14 and second 17 blocks of the calculation module.
Съем данных с первого 5, второго 10 и третьего 16 триггеров управляется синхроимпульсами с выхода блока формирования синхроимпульсов частоты следования символов сигнала 8-ФМ 13.The data capture from the first 5, second 10, and third 16 triggers is controlled by clock pulses from the output of the clock generation block of the pulse repetition rate of the 8-FM 13 signal symbols.
Использование полезной модели обеспечивает расширение функциональных возможностей и повышение точности декодирования за счет выделения каждого бита цифровых данных при приеме сигнала 8-ФМ, в котором используется код Грея для отображения цифровых данных в фазовые состояния сигнала.Using the utility model provides enhanced functionality and increased decoding accuracy by highlighting each bit of digital data when receiving an 8-FM signal, which uses the Gray code to map digital data to phase states of the signal.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2010107442/22U RU95207U1 (en) | 2010-03-02 | 2010-03-02 | 8-FM SIGNAL RECEIVER WITH GRAY CODE |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2010107442/22U RU95207U1 (en) | 2010-03-02 | 2010-03-02 | 8-FM SIGNAL RECEIVER WITH GRAY CODE |
Publications (1)
Publication Number | Publication Date |
---|---|
RU95207U1 true RU95207U1 (en) | 2010-06-10 |
Family
ID=42682127
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2010107442/22U RU95207U1 (en) | 2010-03-02 | 2010-03-02 | 8-FM SIGNAL RECEIVER WITH GRAY CODE |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU95207U1 (en) |
-
2010
- 2010-03-02 RU RU2010107442/22U patent/RU95207U1/en not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103414493A (en) | General incoherent direct sequence spread spectrum signal tracking method | |
RU2431919C1 (en) | Correlation receiver of noise-like signals | |
RU2007126507A (en) | METHOD FOR TRANSFER OF INFORMATION USING NOISE-LIKE SIGNALS AND DEVICE FOR ITS IMPLEMENTATION | |
KR20060121126A (en) | Bandpass sampling receiver and the sampling method | |
CN109541617B (en) | High-speed incoherent communication ranging device and method | |
RU141688U1 (en) | TACT SYNCHRONIZATION DEVICE FOR INFORMATION COMPOSITION SERIAL SIGNAL | |
RU95207U1 (en) | 8-FM SIGNAL RECEIVER WITH GRAY CODE | |
RU122818U1 (en) | DEMODULATOR OF PHASOMANIPULATED SIGNALS | |
CN103916199A (en) | Device and method for time delay and phase adjustment of antenna signal | |
RU2416881C1 (en) | Apparatus for receiving 8-fm signal with grey code | |
CN106716292B (en) | The generation of high-speed sine curve sequence | |
RU124461U1 (en) | Coherent Signal Detector with 180 ° Phase Manipulation | |
CN109445272A (en) | The method and device of clock signal synchronization method, adjustment signal frequency | |
RU2633183C1 (en) | Digital coherent demodulator of signals with binary phase manipulation | |
Bhandarkar et al. | Realization and performance analysis of FPGA based offset quadrature phase shift keying (OQPSK) modem | |
RU2357359C2 (en) | Device for synchronising receiver of noise-like signals with minimal frequency-shift keying | |
CN114710210A (en) | Optical comb frequency transfer passive compensation method based on single signal reference source | |
RU2485671C1 (en) | METHOD FOR COHERENT DETECTION OF SIGNALS WITH ABSOLUTE PHASE-SHIFT KEYING BY 180º AND DEVICE FOR ITS REALISATION | |
RU2383991C2 (en) | Digital phase-locked loop system (versions) | |
CN111092714A (en) | High-speed signal clock recovery method and device | |
RU177630U1 (en) | The device for the formation of a multi-frequency quasi-noise signal | |
RU2420005C1 (en) | Method to search for noise-like signals with minimum frequency manipulation | |
Bhore et al. | BPSK modulation and demodulation scheme on Spartan-3 FPGA | |
CN105323056B (en) | bit synchronization method and device | |
Dangui et al. | An optimal method for costas loop design based on FPGA |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM1K | Utility model has become invalid (non-payment of fees) |
Effective date: 20160303 |