RU2357359C2 - Device for synchronising receiver of noise-like signals with minimal frequency-shift keying - Google Patents
Device for synchronising receiver of noise-like signals with minimal frequency-shift keying Download PDFInfo
- Publication number
- RU2357359C2 RU2357359C2 RU2007128534/09A RU2007128534A RU2357359C2 RU 2357359 C2 RU2357359 C2 RU 2357359C2 RU 2007128534/09 A RU2007128534/09 A RU 2007128534/09A RU 2007128534 A RU2007128534 A RU 2007128534A RU 2357359 C2 RU2357359 C2 RU 2357359C2
- Authority
- RU
- Russia
- Prior art keywords
- output
- input
- multipliers
- outputs
- multiplier
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
Изобретение относится к области радиотехники и может использоваться в приемниках шумоподобных сигналов с минимальной частотной манипуляцией.The invention relates to the field of radio engineering and can be used in receivers of noise-like signals with minimal frequency manipulation.
Известно устройство синхронизации корреляционного приемника сложных фазоманипулированных сигналов, содержащее первый и второй перемножители, сигнальные входы которых объединены, а выходы подключены к блоку некогерентной обработки ортогональных сигналов и сумматору, к выходу которого подключены последовательно соединенные полосовой фильтр, третий перемножитель и блок слежения за задержкой, выход которого подключен к синхронизирующему входу блока некогерентной обработки ортогональных сигналов [АС СССР №1046943, Мкл. H04B 1/10, 07.10.83].A device for synchronizing a correlation receiver of complex phase-manipulated signals is known, comprising first and second multipliers, the signal inputs of which are combined, and the outputs are connected to an incoherent processing unit for orthogonal signals and to an adder, the output of which is connected in series with a bandpass filter, a third multiplier, and a delay tracking unit, the output which is connected to the clock input of the incoherent processing unit of orthogonal signals [USSR AS No. 1046943, Mcl. H04B 1/10, 10/7/08].
Однако известное устройство обладает невысокой помехоустойчивостью и точностью синхронизации опорных сигналов.However, the known device has a low noise immunity and accuracy of synchronization of reference signals.
Наиболее близким техническим решением к предлагаемому является устройство синхронизации приемника шумоподобных фазоманипулированных сигналов, содержащее блок фазовой синхронизации, включающий первый и второй перемножители, сигнальные входы которых объединены, а опорные входы подключены к выходу третьего перемножителя соответственно через фазовращатель на π/2 и непосредственно, первый и второй интеграторы, входы которых подключены к выходам первого и второго перемножителей соответственно, а выходы соединены со входами четвертого перемножителя, к выходу которого подключены последовательно соединенные первый петлевой фильтр и управляемый генератор несущей частоты, выход которого соединен с одним из входов третьего перемножителя, блок кодовой синхронизации, включающий последовательно соединенные синхронный детектор и временной дискриминатор, выход которого соединен со входом пятого перемножителя, другой вход которого подключен к выходу решающего блока, к выходу пятого перемножителя подключены последовательно соединенные второй петлевой фильтр, управляемый генератор тактовой частоты и генератор кода, выходы которого соединены соответственно с опорными входами временного дискриминатора, а также другим входом третьего перемножителя, при этом опорный вход синхронного детектора подключен к выходу управляемого генератора несущей частоты, а выход решающего блока, подключенного к выходу первого интегратора, является выходом демодулятора приемника [Радиотехнические системы / Ю.П.Гришин, В.П.Ипатов, Ю.М.Казаринов и др. Под ред. Ю.М.Казаринова. - М.: Высш. шк., 1990, с.314 (рис.14.10)].The closest technical solution to the proposed one is a synchronization device for a receiver of noise-like phase-shift keyed signals, comprising a phase synchronization unit including the first and second multipliers, the signal inputs of which are combined, and the reference inputs are connected to the output of the third multiplier, respectively, through the phase shifter to π / 2 and directly, the first and second integrators, the inputs of which are connected to the outputs of the first and second multipliers, respectively, and the outputs are connected to the inputs of the fourth a multiplier, the output of which is connected in series to the first loop filter and a controlled carrier frequency generator, the output of which is connected to one of the inputs of the third multiplier, a code synchronization unit including a series-connected synchronous detector and a time discriminator, the output of which is connected to the input of the fifth multiplier, another input which is connected to the output of the decisive unit, to the output of the fifth multiplier are connected in series connected to the second loop filter, controlled by a clock frequency generator and a code generator, the outputs of which are connected respectively to the reference inputs of the temporary discriminator, as well as another input of the third multiplier, while the reference input of the synchronous detector is connected to the output of the controlled carrier frequency generator, and the output of the deciding unit connected to the output of the first integrator is the output of the receiver demodulator [Radio systems / Yu.P. Grishin, V. P. Ipatov, Yu. M. Kazarinov and others. Ed. Yu.M. Kazarinova. - M .: Higher. school, 1990, p. 314 (Fig. 14.10)].
Недостаток известного устройства - потери в помехоустойчивости приема, обусловленные применением двухканального временного дискриминатора с «опережающим» и «задержанным» каналами.A disadvantage of the known device is the loss in reception noise immunity due to the use of a two-channel temporary discriminator with “leading” and “delayed” channels.
Предлагаемое изобретение призвано решить задачу повышения помехоустойчивости и точности синхронизации опорных сигналов.The present invention is intended to solve the problem of improving noise immunity and accuracy of synchronization of reference signals.
Поставленная задача решается тем, что в устройство синхронизации приемника шумоподобных сигналов с минимальной частотной манипуляцией, включающее блок фазовой синхронизации с фазовым дискриминатором, содержащим первый и второй перемножители, сигнальные входы которых объединены, первый и второй интеграторы, третий перемножитель, к выходу которого подключены последовательно соединенные первый петлевой фильтр и синтезатор отсчетов несущей частоты, квадратурные выходы которого соединены соответственно с опорными входами первого и второго перемножителей, блок кодовой синхронизации, включающий временной дискриминатор, к выходу которого подключены последовательно соединенные второй петлевой фильтр, управляемый генератор тактовой частоты и генератор кода, согласно изобретению в фазовый дискриминатор введены четвертый, пятый, шестой и седьмой перемножители, вычитатель и первый сумматор, а также решающий блок, вход которого соединен с выходом первого интегратора, при этом сигнальные входы четвертого и шестого, пятого и седьмого перемножителей попарно объединены и подключены к выходам соответственно первого и второго перемножителей, выходы четвертого и седьмого, пятого и шестого перемножителей объединены соответственно через вычитатель и первый сумматор, к выходам которых подключены первый и второй интеграторы соответственно, сигнальный вход третьего перемножителя подключен к выходу второго интегратора, опорный вход третьего перемножителя подключен к выходу решающего блока, который является выходом демодулятора приемника, в блок кодовой синхронизации введены восьмой и девятый перемножители, сигнальные входы которых соединены соответственно с выходами первого и второго перемножителей, второй сумматор, входы которого подключены к выходам восьмого и девятого перемножителей, а выход соединен со входом десятого перемножителя, другой вход которого подключен к инверсному выходу генератора кода, третий интегратор, подключенный по входу к выходу десятого перемножителя, одиннадцатый перемножитель, один вход которого соединен с выходом третьего интегратора, другой вход подключен к выходу решающего блока, а выход одиннадцатого перемножителя соединен со входом второго петлевого фильтра, синтезатор отсчетов опорных квадратурных сигналов, подключенный по входу к прямому выходу генератора кода, к дополнительным выходам которого подключен дешифратор, при этом квадратурные выходы синтезатора отсчетов опорных квадратурных сигналов соединены соответственно с объединенными опорными входами четвертого, пятого и девятого перемножителей и шестого, седьмого и восьмого перемножителей, а синхронизирующие входы первого, второго и третьего интеграторов объединены и подключены к выходу дешифратора.The problem is solved in that in the synchronization device of the receiver of noise-like signals with minimal frequency manipulation, including a phase synchronization unit with a phase discriminator containing the first and second multipliers, the signal inputs of which are combined, the first and second integrators, the third multiplier, the output of which is connected in series the first loop filter and the synthesizer of the carrier frequency samples, the quadrature outputs of which are connected respectively to the reference inputs of the first and W horn multipliers, a code synchronization unit including a time discriminator, to the output of which a second loop filter, a controlled clock and a code generator are connected in series, according to the invention, a fourth, fifth, sixth and seventh multipliers, a subtractor and a first adder are inserted into the phase discriminator, and also a decisive unit, the input of which is connected to the output of the first integrator, while the signal inputs of the fourth and sixth, fifth and seventh multipliers are combined in pairs and under are connected to the outputs of the first and second multipliers, respectively, the outputs of the fourth and seventh, fifth and sixth multipliers are combined respectively through a subtractor and a first adder, the outputs of which are connected to the first and second integrators, respectively, the signal input of the third multiplier is connected to the output of the second integrator, the reference input of the third multiplier connected to the output of the decision block, which is the output of the receiver demodulator, the eighth and ninth multipliers are introduced into the code synchronization block, s the main inputs of which are connected respectively to the outputs of the first and second multipliers, the second adder, the inputs of which are connected to the outputs of the eighth and ninth multipliers, and the output is connected to the input of the tenth multiplier, the other input of which is connected to the inverse output of the code generator, the third integrator connected by the input to the output of the tenth multiplier, the eleventh multiplier, one input of which is connected to the output of the third integrator, the other input is connected to the output of the deciding unit, and the output of the eleventh of the oscillator is connected to the input of the second loop filter, a synthesizer of reference quadrature signal samples connected at the input to the direct output of the code generator, the decoder is connected to its additional outputs, while the quadrature outputs of the reference quadrature signal sample synthesizer are connected respectively to the combined reference inputs of the fourth, fifth, and ninth multipliers and the sixth, seventh and eighth multipliers, and the synchronizing inputs of the first, second and third integrators are combined and connected s to the output of the decoder.
Введение перечисленных узлов с описанными связями позволяет по сравнению с прототипом повысить помехоустойчивость и точность синхронизации опорных сигналов.The introduction of these nodes with the described relationships allows in comparison with the prototype to increase the noise immunity and the accuracy of synchronization of reference signals.
На фиг.1 приведена функциональная схема заявляемого устройства. Устройство синхронизации приемника шумоподобных сигналов с минимальной частотной манипуляцией содержит аналого-цифровой преобразователь 1, вход которого является входом устройства, блок 2 фазовой синхронизации и блок 3 кодовой синхронизации. Блок 2 фазовой синхронизации содержит фазовый дискриминатор 4, включающий первый 51 и второй 52 перемножители, сигнальные входы которых объединены и подключены к выходу аналого-цифрового преобразователя 1, а опорные входы соединены соответственно с квадратурными выходами синтезатора 6 отсчетов несущей частоты, третий 53, четвертый 54, пятый 55, шестой 56 и седьмой 57 перемножители, вычитатель 7 и первый сумматор 81, первый и второй интеграторы 91 и 92, решающий блок 10, а также первый петлевой фильтр 11, вход которого подключен к выходу третьего перемножителя 53, а выход соединен со входом синтезатора 6 отсчетов несущей частоты. При этом сигнальные входы четвертого 54 и шестого 56, пятого 55 и седьмого 57 перемножителей попарно объединены и подключены соответственно к выходу первого 51 и второго 52 перемножителей, опорные входы четвертого 54 и пятого 55, шестого 56 и седьмого 57 перемножителей попарно объединены и подключены соответственно к квадратурным выходам блока 3 кодовой синхронизации. Выходы четвертого 54 и седьмого 57, пятого 55 и шестого 56 перемножителей объединены соответственно через вычитатель 7 и первый сумматор 81, к выходам которых подключены первый и второй интеграторы 91 и 92 соответственно. Сигнальный вход третьего перемножителя 53 подключен к выходу второго интегратора 92, опорный вход перемножителя 53 подключен к выходу решающего блока 10, вход которого соединен с выходом первого интегратора 91, а выход решающего блока 10 является выходом демодулятора (Дм) приемника. Блок 3 кодовой синхронизации содержит временной дискриминатор 12, включающий восьмой и девятый перемножители 58 и 59, сигнальные входы которых соединены соответственно с выходами первого и второго перемножителей 51 и 52, а опорные входы перемножителей 58 и 59 соединены с попарно объединенными опорными входами перемножителей 56 и 57, 54 и 55 соответственно и подключены к квадратурным выходам синтезатора 13 отсчетов опорных квадратурных сигналов, второй сумматор 82, десятый и одиннадцатый перемножители 510 и 511, третий интегратор 93, а также последовательно соединенные второй петлевой фильтр 14, управляемый генератор 15 тактовой частоты и генератор 16 кода, к дополнительным выходам которого подключен дешифратор 17. При этом выходы восьмого и девятого перемножителей 58 и 59 объединены через второй сумматор 82, к выходу которого подключен сигнальный вход десятого перемножителя 510, опорный вход которого подключен к инверсному выходу генератора 16 кода, а выход перемножителя 511 соединен со входом третьего интегратора 93. Один вход одиннадцатого перемножителя 511 подключен к выходу третьего интегратора 93, другой вход подключен к выходу решающего блока 10, а выход перемножителя 511 соединен со входом второго петлевого фильтра 14. Прямой выход генератора 16 кода соединен со входом синтезатора 13 отсчетов опорных квадратурных сигналов, а выход дешифратора 17 соединен с синхронизирующими входами первого 91, второго 92 и третьего 93 интеграторов.Figure 1 shows the functional diagram of the inventive device. The synchronization device of the receiver of noise-like signals with minimal frequency manipulation contains an analog-to-digital converter 1, the input of which is the input of the device, phase synchronization unit 2 and code synchronization unit 3. Phase synchronization unit 2 contains a phase discriminator 4, including the first 5 1 and second 5 2 multipliers, the signal inputs of which are combined and connected to the output of the analog-to-digital converter 1, and the reference inputs are connected respectively to the quadrature outputs of the synthesizer 6 samples of the carrier frequency, the third 5 3 , fourth 5 4 , fifth 5 5 , sixth 5 6 and seventh 5 7 multipliers, a subtractor 7 and a first adder 8 1 , the first and second integrators 9 1 and 9 2 , the deciding unit 10, and also the first loop filter 11, the input of which is connected to the exit of the third multiplier 5 3 , and the output is connected to the input of the synthesizer 6 samples of the carrier frequency. The signal inputs of the fourth 5 4 and sixth 5 6 , fifth 5 5 and seventh 5 7 multipliers are paired and connected respectively to the output of the first 5 1 and second 5 2 multipliers, the reference inputs of the fourth 5 4 and fifth 5 5 , sixth 5 6 and seventh 5 7 multipliers are paired and connected respectively to the quadrature outputs of block 3 code synchronization. The outputs of the fourth 5 4 and seventh 5 7 , fifth 5 5 and sixth 5 6 multipliers are combined, respectively, through the subtractor 7 and the first adder 8 1 , the outputs of which are connected to the first and second integrators 9 1 and 9 2, respectively. The signal input of the third multiplier 5 3 is connected to the output of the second integrator 9 2 , the reference input of the multiplier 5 3 is connected to the output of the deciding unit 10, the input of which is connected to the output of the first integrator 9 1 , and the output of the deciding unit 10 is the output of the receiver demodulator (Dm). Block 3 code synchronization contains a time discriminator 12, including the eighth and ninth multipliers 5 8 and 5 9 , the signal inputs of which are connected respectively to the outputs of the first and second multipliers 5 1 and 5 2 , and the reference inputs of the multipliers 5 8 and 5 9 are connected with pairwise combined the reference inputs of the multipliers 5 6 and 5 7 , 5 4 and 5 5, respectively, and connected to the quadrature outputs of the synthesizer 13 samples of the reference quadrature signals, the second adder 8 2 , the tenth and eleventh multipliers 5 10 and 5 11 , the third integrator 9 3 , as well as Ice-connected second loop filter 14, a controlled clock generator 15 and a code generator 16, to the additional outputs of which a decoder 17 is connected. The outputs of the eighth and ninth multipliers 5 8 and 5 9 are combined through a second adder 8 2 , to the output of which a signal input is connected the tenth multiplier 5 10 , the reference input of which is connected to the inverse output of the code generator 16, and the output of the multiplier 5 11 is connected to the input of the third integrator 9 3 . One input of the eleventh multiplier 5 11 is connected to the output of the third integrator 9 3 , the other input is connected to the output of the deciding unit 10, and the output of the multiplier 5 11 is connected to the input of the second loop filter 14. The direct output of the code generator 16 is connected to the input of the synthesizer 13 reference quadrature signals and the output of the decoder 17 is connected to the synchronizing inputs of the first 9 1 , second 9 2 and third 9 3 integrators.
Устройство синхронизации приемника шумоподобных сигналов (ШПС) с минимальной частотной манипуляцией работает следующим образом.The device synchronization receiver noise-like signals (SHPS) with minimal frequency manipulation works as follows.
Входной шумоподобный сигнал после дискретизации и оцифровки в аналого-цифровом преобразователе 1 поступает на перемножители 51 и 52, где он перемножается с отсчетами опорных сигналов cosω0t и sinω0t частоты ω0, равной средней частоте ШПС, которые вырабатываются синтезатором 6 отсчетов несущей частоты. Отсчеты квадратурных составляющих комплексной огибающей ШПС с выходов перемножителей 51 и 52 поступают на входы перемножителей 54, 56 и 55, 57 соответственно, где перемножаются с отсчетами опорных квадратурных сигналов, формируемых блоком 3 кодовой синхронизации. При идеальной кодовой синхронизации опорные квадратурные сигналы являются точными копиями квадратурных компонентов I(t) и Q(t) комплексной огибающей принимаемого ШПС. Результаты перемножения отсчетов квадратурных составляющих входного и опорных сигналов объединяются в вычитателе 7 и сумматоре 81, образуя соответственно «косинусную» и «синусную» квадратурные составляющие (составляющие удвоенной частоты ω0 подавляются при последующей обработке). Интеграторы 91 и 92 в квадратурных каналах фазового дискриминатора 4 осуществляют когерентное накопление на интервале, равном периоду Tп повторения ШПС, поступающих на их входы отсчетов квадратурных составляющих, формируя соответственно корреляции z1 и z2. Сброс интеграторов 91 и 92 осуществляется с шагом Tп синхроимпульсами, вырабатываемыми блоком 3 кодовой синхронизации.After sampling and digitizing in the analog-to-digital converter 1, the input noise-like signal is fed to the multipliers 5 1 and 5 2 , where it is multiplied with the samples of the reference signals cosω 0 t and sinω 0 t of the frequency ω 0 equal to the average frequency of the BSS, which are generated by the synthesizer 6 samples carrier frequency. The samples of the quadrature components of the complex envelope of the NPS from the outputs of the multipliers 5 1 and 5 2 are fed to the inputs of the multipliers 5 4 , 5 6 and 5 5 , 5 7, respectively, where they are multiplied with the samples of the reference quadrature signals generated by the code synchronization block 3. With perfect code synchronization, the reference quadrature signals are exact copies of the quadrature components I (t) and Q (t) of the complex envelope of the received SHPS. The results of multiplying the samples of the quadrature components of the input and reference signals are combined in the subtractor 7 and the adder 8 1 , forming the “cosine” and “sine” quadrature components, respectively (the doubled frequency components ω 0 are suppressed during subsequent processing). The integrators 9 1 and 9 2 in the quadrature channels of the phase discriminator 4 carry out coherent accumulation over an interval equal to the period T p of the repetition of the NPS received at the inputs of the samples of quadrature components, forming, respectively, correlations z 1 and z 2 . The reset of the integrators 9 1 and 9 2 is carried out with a step T p clock pulses generated by block 3 code synchronization.
Результаты z1 и z2 интегрирования в квадратурных каналах фазового дискриминатора 4 поступают на выходной перемножитель 53, формирующий сигнал ошибки, пропорциональный фазовому рассогласованию принимаемого ШПС и опорных сигналов частоты ω0. При этом корреляция z2 поступает на сигнальный вход перемножителя 53 непосредственно, а корреляция z1 поступает на опорный вход перемножителя 53 через решающий блок 10, осуществляющий преобразование вида sign(z1)(sign(х) - знаковая функция), благодаря чему исключается влияние цифровой модуляции ШПС на формирование сигнала ошибки. Выходной сигнал петлевого фильтра 11, сглаживающего флуктуации сигнала ошибки, используется для управления частотой и фазой опорных сигналов, формируемых синтезатором 6 отсчетов несущей частоты.The results of z 1 and z 2 integration in the quadrature channels of the phase discriminator 4 are fed to the output multiplier 5 3 , which generates an error signal proportional to the phase mismatch of the received SHPS and the reference signals of frequency ω 0 . In this case, the correlation z 2 goes directly to the signal input of the multiplier 5 3 , and the correlation z 1 goes to the reference input of the multiplier 5 3 through the decision block 10, which performs the conversion of the form sign (z 1 ) (sign (x) is a sign function), due to which eliminates the influence of digital modulation of the NPS on the formation of the error signal. The output signal of the loop filter 11, smoothing out fluctuations in the error signal, is used to control the frequency and phase of the reference signals generated by the synthesizer 6 samples of the carrier frequency.
Блок 3 кодовой синхронизации работает следующим образом. Отсчеты квадратурных составляющих комплексной огибающей входного ШПС с выходов перемножителей 51 и 52 поступают соответственно на сигнальные входы перемножителей 58 и 59 временнóго дискриминатора 12. На опорные входы перемножителей 58 и 59 подаются отсчеты опорных квадратурных сигналов соответственно Q(t) и I(t), формируемых синтезатором 13 отсчетов опорных квадратурных сигналов. Сигналы с выходов перемножителей 58 и 59 объединяются в сумматоре 82, умножаются на отсчеты инверсной кодовой последовательности, формируемой генератором 16 кода, и далее поступают на интегратор 93, который осуществляет когерентное накопление отсчетов на интервале Tп, формируя сигнал ошибки. С помощью перемножителя 511 исключается влияние цифровой модуляции ШПС на формирование сигнала ошибки, пропорционального временнóму рассогласованию входного ШПС и опорных квадратурных сигналов I(t) и Q(t). Петлевой фильтр 14 сглаживает флуктуации сигнала ошибки, формируя управляющий сигнал для управляемого генератора 15 тактовой частоты. Меандровый сигнал тактовой частоты ƒт=1/T, вырабатываемый управляемым генератором 15 тактовой частоты, поступает на вход генератора 16 кода. Формируемая генератором 16 кода кодовая последовательность поступает на вход синтезатора 13 отсчетов опорных квадратурных сигналов, определяя знак приращения фазы π/2 на интервалах, равных длительности T элемента кодовой последовательности.Block 3 code synchronization operates as follows. Samples of the quadrature components of the complex envelope of the input SHPS from the outputs of the multipliers 5 1 and 5 2 are received respectively at the signal inputs of the multipliers 5 8 and 5 9 of the time discriminator 12. The reference inputs of the multipliers 5 8 and 5 9 are supplied with the samples of the reference quadrature signals, respectively Q (t) and I (t) generated by the synthesizer 13 samples of reference quadrature signals. The signals from the outputs of the multipliers 5 8 and 5 9 are combined in the adder 8 2 , multiplied by the samples of the inverse code sequence generated by the code generator 16, and then fed to the integrator 9 3 , which carries out coherent accumulation of samples on the interval T p , generating an error signal. Using the multiplier 5 11 eliminates the influence of digital modulation of the NPS on the formation of an error signal proportional to the time mismatch of the input NPS and the reference quadrature signals I (t) and Q (t). The loop filter 14 smooths out fluctuations in the error signal, generating a control signal for the controlled clock generator 15. The meander signal of the clock frequency ƒ t = 1 / T produced by the controlled oscillator 15 clock frequency, is fed to the input of the generator 16 code. The code sequence generated by the code generator 16 is input to the synthesizer 13 samples of reference quadrature signals, determining the sign of the phase increment π / 2 at intervals equal to the duration T of the code sequence element.
С выходов синтезатора 13 отсчетов опорные квадратурные сигналы поступают на перемножители 54, 55, 56 и 57 фазового дискриминатора 4 блока 2 фазовой синхронизации, а также на перемножители 58 и 59 временного дискриминатора 12. Дешифратор 17, подключенный к дополнительным выходам генератора 16 кода, формирует синхронизирующий сигнал (синхроимпульсы с частотой повторения Fп=1/Tп) для интеграторов 91, 92 и 93 соответственно фазового и временнóго дискриминаторов.From the outputs of the synthesizer 13 samples, the reference quadrature signals are supplied to the multipliers 5 4 , 5 5 , 5 6 and 5 7 of the phase discriminator 4 of the 2 phase synchronization unit, as well as to the multipliers 5 8 and 5 9 of the temporary discriminator 12. The decoder 17 is connected to additional outputs code generator 16, generates a synchronization signal (clock pulses with a repetition frequency F p = 1 / T p ) for integrators 9 1 , 9 2 and 9 3, respectively, of phase and time discriminators.
Пример реализации синтезатора отсчетов квадратурных сигналов с использованием накапливающего сумматора (аккумулятора фазы) и постоянного запоминающего устройства для хранения отсчетов квадратурных сигналов приведен в монографии [Цифровые системы фазовой синхронизации / М.И.Жодзишский, С.Ю.Сила-Новицкий, В.А.Прасолов и др. Под ред. М.И.Жодзишского. - М.: Сов.радио, 1980. - с.55-57].An example of the implementation of a quadrature signal sample synthesizer using an accumulating adder (phase accumulator) and read-only memory for storing quadrature signal samples is given in the monograph [Digital Phase Synchronization Systems / M.I.Zhodzishsky, S.Yu.Sila-Novitsky, V.A. Prasolov et al. Ed. M.I.Zhodzishsky. - M .: Sov.radio, 1980. - p. 55-57].
Предлагаемое устройство позволяет повысить помехоустойчивость и точность синхронизации приемников шумоподобных сигналов с минимальной частотной манипуляцией.The proposed device allows to increase the noise immunity and the accuracy of synchronization of receivers of noise-like signals with minimal frequency manipulation.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2007128534/09A RU2357359C2 (en) | 2007-07-24 | 2007-07-24 | Device for synchronising receiver of noise-like signals with minimal frequency-shift keying |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2007128534/09A RU2357359C2 (en) | 2007-07-24 | 2007-07-24 | Device for synchronising receiver of noise-like signals with minimal frequency-shift keying |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU2007128534A RU2007128534A (en) | 2009-01-27 |
| RU2357359C2 true RU2357359C2 (en) | 2009-05-27 |
Family
ID=40543839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2007128534/09A RU2357359C2 (en) | 2007-07-24 | 2007-07-24 | Device for synchronising receiver of noise-like signals with minimal frequency-shift keying |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2357359C2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2446560C1 (en) * | 2011-01-11 | 2012-03-27 | Федеральное государственное автономное образовательное учреждение высшего профессионального образования Сибирский федеральный университет (СФУ) | Accelerated synchronisation device of noise-like signal receiver with minimum frequency manipulation |
| RU2548010C1 (en) * | 2014-01-09 | 2015-04-10 | Федеральное Государственное Автономное Образовательное Учреждение Высшего Профессионального Образования "Сибирский Федеральный Университет" (Сфу) | Correlation receiver of noise-like signals with minimum frequency modulation |
| RU2548175C2 (en) * | 2012-08-14 | 2015-04-20 | Корпорация "САМСУНГ ЭЛЕКТРОНИКС Ко., Лтд." | Method and system for suppressing interference in mobile device |
-
2007
- 2007-07-24 RU RU2007128534/09A patent/RU2357359C2/en not_active IP Right Cessation
Non-Patent Citations (2)
| Title |
|---|
| ПРОКИС ДЖ. Цифровая связь. - М.: Радио и связь, 2000, с.260, рис.5.4.3; с.310, рис.6.3.5. * |
| Радиотехнические системы. /Под ред. Ю.Д.Казаринова. - М.: Высшая школа, 1990, с.314, рис.14.10. * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2446560C1 (en) * | 2011-01-11 | 2012-03-27 | Федеральное государственное автономное образовательное учреждение высшего профессионального образования Сибирский федеральный университет (СФУ) | Accelerated synchronisation device of noise-like signal receiver with minimum frequency manipulation |
| RU2548175C2 (en) * | 2012-08-14 | 2015-04-20 | Корпорация "САМСУНГ ЭЛЕКТРОНИКС Ко., Лтд." | Method and system for suppressing interference in mobile device |
| RU2548010C1 (en) * | 2014-01-09 | 2015-04-10 | Федеральное Государственное Автономное Образовательное Учреждение Высшего Профессионального Образования "Сибирский Федеральный Университет" (Сфу) | Correlation receiver of noise-like signals with minimum frequency modulation |
Also Published As
| Publication number | Publication date |
|---|---|
| RU2007128534A (en) | 2009-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7228507B2 (en) | Method and apparatus for reception of DS/FH signals | |
| RU2431919C1 (en) | Correlation receiver of noise-like signals | |
| RU2374776C2 (en) | Correlation receiver of noise-like signals with minimum frequency manipulation | |
| CN112204429A (en) | Radio receiver | |
| CN112578422A (en) | Composite navigation signal receiving method and receiver | |
| RU2357359C2 (en) | Device for synchronising receiver of noise-like signals with minimal frequency-shift keying | |
| RU2271071C2 (en) | Method and device for demodulating relative phase modulated signals | |
| CN102353967B (en) | Apparatus, methods and computer program products for signal acquisition using common demodulation templates | |
| CN109743075B (en) | Three-ring linkage non-homologous spread spectrum code tracking loop synchronization device and method | |
| RU2325041C1 (en) | Noise signal frequency tracker | |
| RU2307474C1 (en) | Method for receipt of noise-like signals with minimal frequency manipulation | |
| CN106338752A (en) | Satellite signal bit synchronization method and device, and navigation receiver | |
| RU2591032C1 (en) | Digital quadrature phase synchronisation and demodulation device | |
| RU2313184C1 (en) | Device for tracking delay of noise-like frequency-manipulated signals | |
| CN108600138B (en) | Carrier synchronization method for radar communication integrated receiver | |
| RU2460224C1 (en) | Differential phase-shift keyed signal demodulator | |
| RU2353064C1 (en) | Search method of noise-like signals with minimum frequency-shift modulation | |
| RU2323536C1 (en) | Method for receiving noise-like frequency-manipulated signals with continuous phase | |
| RU2548010C1 (en) | Correlation receiver of noise-like signals with minimum frequency modulation | |
| RU2383991C2 (en) | Digital phase-locked loop system (versions) | |
| RU2450445C2 (en) | Device to compensate structural noise | |
| RU2318295C1 (en) | Detector of phase-manipulated pseudorandom signals | |
| RU2446560C1 (en) | Accelerated synchronisation device of noise-like signal receiver with minimum frequency manipulation | |
| JP2876906B2 (en) | Unique word detection circuit and demodulation circuit | |
| RU2264043C1 (en) | Digital detector of complicated signals |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20110725 |