RU141688U1 - TACT SYNCHRONIZATION DEVICE FOR INFORMATION COMPOSITION SERIAL SIGNAL - Google Patents

TACT SYNCHRONIZATION DEVICE FOR INFORMATION COMPOSITION SERIAL SIGNAL Download PDF

Info

Publication number
RU141688U1
RU141688U1 RU2013150200/07U RU2013150200U RU141688U1 RU 141688 U1 RU141688 U1 RU 141688U1 RU 2013150200/07 U RU2013150200/07 U RU 2013150200/07U RU 2013150200 U RU2013150200 U RU 2013150200U RU 141688 U1 RU141688 U1 RU 141688U1
Authority
RU
Russia
Prior art keywords
output
input
adder
frequencies
multiplier
Prior art date
Application number
RU2013150200/07U
Other languages
Russian (ru)
Inventor
Владимир Викторович Егоров
Андрей Андреевич Катанович
Сергей Александрович Лобов
Михаил Леонидович Маслаков
Андрей Николаевич Мингалев
Михаил Сергеевич Смаль
Александр Евгеньевич Тимофеев
Original Assignee
Открытое акционерное общество "Российский институт мощного радиостроения"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Открытое акционерное общество "Российский институт мощного радиостроения" filed Critical Открытое акционерное общество "Российский институт мощного радиостроения"
Priority to RU2013150200/07U priority Critical patent/RU141688U1/en
Application granted granted Critical
Publication of RU141688U1 publication Critical patent/RU141688U1/en

Links

Images

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

Устройство установления тактовой синхронизации по информационному составному последовательному сигналу, содержащее аналогово-цифровой преобразователь, перемножитель, сумматор, блок принятия решения, отличающееся тем, что введены параллельно включенные N линий задержек, где количество линий задержек N равно количеству элементарных сигналов на различных частотах внутри одного символа последовательного составного сигнала, при этом входы линий задержек подключены к выходу аналогово-цифрового преобразователя, выходы которых последовательно соединены со входами соответствующих N блоков накопления, выходы которых подключены к соответствующим N входам первого сумматора, при этом выход первого сумматора подключен к входу блока вычисления спектра, который вычисляет амплитудный спектр сигнала на N используемых частотах на данном символе, которые известны на приемной стороне, а также на двух соседних со всеми используемыми частотами, выход которого соединен со входом перемножителя, при этом первый выход перемножителя подключен ко входу второго сумматора, который осуществляет суммирование значений, соответствующих используемым частотам, а второй выход перемножителя подключен ко входу третьего сумматора, который осуществляет суммирование значений, соответствующих соседним с используемыми частотами, при этом выход второго сумматора соединен с первым входом делителя, а выход третьего сумматора соединен со вторым входом делителя, при этом выход делителя соединен со входом блока накопления, выход которого соединен со входом блока принятия решения, в котором определяют положение максимального значения в м�A device for establishing clock synchronization by an informational composite serial signal, comprising an analog-to-digital converter, a multiplier, an adder, a decision block, characterized in that N delay lines are introduced in parallel, where the number of delay lines N is equal to the number of elementary signals at different frequencies within one symbol a composite signal, while the inputs of the delay lines are connected to the output of the analog-to-digital converter, the outputs of which are are connected to the inputs of the corresponding N storage units, the outputs of which are connected to the corresponding N inputs of the first adder, while the output of the first adder is connected to the input of the spectrum calculation unit, which calculates the amplitude spectrum of the signal at N used frequencies on this symbol, which are known on the receiving side, as well as at two frequencies adjacent to all used, the output of which is connected to the input of the multiplier, while the first output of the multiplier is connected to the input of the second adder, which shows the summation of the values corresponding to the frequencies used, and the second output of the multiplier is connected to the input of the third adder, which performs the summation of the values corresponding to the neighboring frequencies used, while the output of the second adder is connected to the first input of the divider, and the output of the third adder is connected to the second input of the divider, wherein the output of the divider is connected to the input of the accumulation block, the output of which is connected to the input of the decision block, in which the position of the maximum value in m

Description

Полезная модель относится к области электрорадиотехники, а именно к технике радиосвязи, и может быть использована в системах передачи данных, использующих составные последовательные сигналы, для установления и поддержания тактовой синхронизации.The utility model relates to the field of electro-radio engineering, namely to radio communication technology, and can be used in data transmission systems using composite serial signals to establish and maintain clock synchronization.

Для обеспечения устойчивой работы систем передачи данных необходимо устанавливать и поддерживать тактовую синхронизацию, т.е. определять время начала/окончания элементарного сигнала.To ensure stable operation of data transmission systems, it is necessary to establish and maintain clock synchronization, i.e. determine the start / end time of the elementary signal.

Наиболее близким к заявленному техническому решению является устройство тактовой синхронизации (патент РФ на изобретение №2423798), принятое за прототип. Устройство содержит аналогово-цифровой преобразователь, перемножитель, сумматор, блок принятия решения. К недостаткам прототипа относится то, что в устройстве не обеспечивается поддержание тактовой синхронизации, если не известен порядок следования частот у составных последовательных сигналов на длительности одного символа.Closest to the claimed technical solution is a clock synchronization device (RF patent for the invention No. 2423798), adopted as a prototype. The device contains an analog-to-digital converter, a multiplier, an adder, a decision block. The disadvantages of the prototype include the fact that the device does not provide support for clock synchronization, if the sequence order of the frequencies of the composite serial signals for a duration of one symbol is not known.

Целью полезной модели является установление и поддержание тактовой синхронизации в процессе работы системы передачи данных, по информационным составным последовательным сигналам.The purpose of the utility model is to establish and maintain clock synchronization during the operation of a data transmission system using informational composite serial signals.

Поставленная цель достигается тем, что в устройство установления тактовой синхронизации, содержащее аналогово-цифровой преобразователь, перемножитель, сумматор, блок принятия решения введены параллельно включенные N линий задержек, где количество линий задержек N равно количеству элементарных сигналов на различных частотах внутри одного символа последовательного составного сигнала, при этом входы линий задержек подключены к выходу аналогово-цифрового преобразователя, выходы которых последовательно соединены со входами соответствующих N блоков накопления, выходы которых подключены к соответствующим N входам первого сумматора, при этом выход первого сумматора подключен к входу блока вычисления спектра, выход которого соединен со входом перемножителя, при этом первый выход перемножителя подключен ко входу второго сумматора, а второй выход перемножителя подключен ко входу третьего сумматора, при этом выход второго сумматора соединен с первым входом делителя, а выход третьего сумматора соединен со вторым входом делителя, при этом выход делителя соединен со входом блока накопления, выход которого соединен со входом блока принятия решения.This goal is achieved by the fact that in the device for establishing clock synchronization containing an analog-to-digital converter, a multiplier, an adder, a decision block, N delay lines are included in parallel, where the number of delay lines N is equal to the number of elementary signals at different frequencies inside one symbol of a serial composite signal while the inputs of the delay lines are connected to the output of the analog-to-digital Converter, the outputs of which are connected in series with the inputs corresponding N accumulating blocks, the outputs of which are connected to the corresponding N inputs of the first adder, while the output of the first adder is connected to the input of the spectrum calculator, the output of which is connected to the input of the multiplier, while the first output of the multiplier is connected to the input of the second adder, and the second output of the multiplier is connected to the input of the third adder, while the output of the second adder is connected to the first input of the divider, and the output of the third adder is connected to the second input of the divider, while the output of the divider is connected to the input of bl Single accumulation, whose output is connected to the input of the decision block.

Структурная схема предлагаемого устройства изображена на фиг. 1.The block diagram of the proposed device is shown in FIG. one.

Устройство установления тактовой синхронизации содержит аналогово-цифровой преобразователь 1, выход которого подключен ко входам параллельно включенным N линиям задержек 2(1)…2(N), выходы которых соединены со входами соответствующих N блоков накопления 3(1)…3(N), выходы которых подключены к соответствующим входам сумматора 4. При этом выход сумматора 4 подключен к входу блока вычисления спектра 5, выход которого соединен со входом перемножителя 6. При этом первый выход перемножителя 6 подключен ко входу сумматора 7, а второй выход перемножителя 6 подключен ко входу сумматора 8. При этом выход сумматора 7 соединен с первым входом делителя 9, а выход сумматора 8 соединен со вторым входом делителя 9. При этом выход делителя 9 соединен со входом блока накопления 10, выход которого соединен со входом блока принятия решения 11.The device for establishing clock synchronization contains an analog-to-digital converter 1, the output of which is connected to the inputs of N parallel delay lines 2 (1) ... 2 (N), the outputs of which are connected to the inputs of the corresponding N storage units 3 (1) ... 3 (N), the outputs of which are connected to the corresponding inputs of the adder 4. The output of the adder 4 is connected to the input of the spectrum calculation unit 5, the output of which is connected to the input of the multiplier 6. In this case, the first output of the multiplier 6 is connected to the input of the adder 7, and the second output of the multiplier 6 is connected to the input of the adder 8. In this case, the output of the adder 7 is connected to the first input of the divider 9, and the output of the adder 8 is connected to the second input of the divider 9. In this case, the output of the divider 9 is connected to the input of the accumulator 10, the output of which is connected to the input of the decision block eleven.

Структура предлагаемого устройства тактовой синхронизации определяется следующим образом.The structure of the proposed device clock synchronization is determined as follows.

Для увеличения помехозащищенности от сосредоточенных по частоте или времени помех, одним из самых действенных способов является использование составных последовательных сигналов. Как правило, такие сигналы задаются с помощью квадратной частотно-временной матрицы (ЧВМ), являющейся переносчиком одного символа сообщения. Размерность матрицы обычно равна степени двойки. Для примера рассмотрим ЧВМ размерностью 4×4 (фиг. 2), и соответствующий ей сигнал, с помощью которого можно передать 2 бита информации (например «00»).To increase the noise immunity from concentrated in frequency or time interference, one of the most effective methods is the use of composite serial signals. Typically, such signals are specified using a square time-frequency matrix (FWM), which is a carrier of a single message symbol. The dimension of the matrix is usually equal to the power of two. As an example, consider a 4 × 4-frequency computer (Fig. 2), and its corresponding signal, with which you can transmit 2 bits of information (for example, “00”).

На длительности элементарной посылки Tk такой сигнал на приемной стороне можно представить в следующем виде:On the duration of the elementary parcel T k such a signal at the receiving side can be represented as follows:

Sk(t)=Αx·sin(2·π·fk·t+ψx),S k (t) = Α x · sin (2 · π · f k · t + ψ x ),

где Αx - амплитуда, ψx - фаза и fk - номинал частоты, k=0, 1, 2, 3.where Α x is the amplitude, ψ x is the phase and f k is the frequency nominal, k = 0, 1, 2, 3.

В этом случае можно сигнал на длительности Гсимв можно разделить на 4 равных части и сложить их во временной области:In this case, the signal for the duration of G characters can be divided into 4 equal parts and add them in the time domain:

S(t)=S0(t)+S1(t)+S2(t)+S3(t),S (t) = S 0 (t) + S 1 (t) + S 2 (t) + S 3 (t),

Где S0(t) - сигнал на длительности T0, S1(t) - длительности Т1, S2(t) - длительности Т2, S3(t) - длительности Т3.Where S 0 (t) is the signal for the duration T 0 , S 1 (t) is the duration T 1 , S 2 (t) is the duration T 2 , S 3 (t) is the duration T 3 .

Будем считать, что первоначальная связь передающей и приемной стороны к этому моменту установлена. Это значит, что на приемной стороне точно известен набор частот, которые используются при формировании ЧВМ на данном символе. Неизвестным лишь остается точное начало символа.We assume that the initial connection of the transmitting and receiving sides at this point is established. This means that on the receiving side, the set of frequencies that are used in the formation of the FDM on this symbol is precisely known. Only the exact beginning of the symbol remains unknown.

В случае точно установленной тактовой синхронизации спектр мощности такого сигнала будет сосредоточен на 4 частотах вне зависимости от того, какой набор бит передавался. В случае любого временного сдвига спектр мощности будет «размываться», т.е. на данных четырех частотах мощность будет уменьшаться, а на остальных частотах, возрастать. При этом, большая часть мощности будет сосредотачиваться на соседних с каждой частотой частотах. Тогда можно составить функцию следующего вида:In the case of precisely set clock synchronization, the power spectrum of such a signal will be concentrated at 4 frequencies, regardless of which set of bits was transmitted. In the case of any time shift, the power spectrum will be “washed out”, i.e. at these four frequencies, the power will decrease, and at the other frequencies, increase. In this case, most of the power will focus on adjacent frequencies adjacent to each frequency. Then you can create a function of the following form:

Figure 00000002
Figure 00000002

где

Figure 00000003
,
Figure 00000004
- спектральные составляющие сигнала S(t), mk - индекс, соответствующий используемой частоте fk, k=0, 1, 2, 3.Where
Figure 00000003
,
Figure 00000004
- the spectral components of the signal S (t), m k is the index corresponding to the used frequency f k , k = 0, 1, 2, 3.

Вычисление данной функции предполагается скользящим окном с шагом по времени, выбранному исходя из требуемой точности синхронизации. В этом случае, в те моменты времени, когда время t будет соответствовать времени начала посылки, R(t) будет принимать максимальное значение и наоборот, когда время t будет соответствовать времени середины посылки R(t) будет принимать минимальное значение. Строго говоря, в условиях отсутствия шумов, в первом случае R(t)→∝, а во втором R(t)→0. Поэтому, определять время начала посылки можно по координатам найденного максимума величины R(t). При этом, значения начальных фаз принятого сигнала на используемых частотах значения не имеют.The calculation of this function is assumed by a sliding window with a time step selected based on the required synchronization accuracy. In this case, at those times when the time t will correspond to the start time of the package, R (t) will take the maximum value and vice versa, when the time t will correspond to the time of the middle of the package R (t) will take the minimum value. Strictly speaking, in the absence of noise, in the first case, R (t) → ∝, and in the second, R (t) → 0. Therefore, it is possible to determine the start time of a parcel by the coordinates of the found maximum of the quantity R (t). In this case, the values of the initial phases of the received signal at the used frequencies do not matter.

Таким образом, приведенные расчеты показывают, что с помощью предложенного устройства можно устанавливать и поддерживать тактовую синхронизацию во время функционирования систем связи с составными последовательными сигналами с заданной частотно-временной матрицей.Thus, the above calculations show that, using the proposed device, it is possible to establish and maintain clock synchronization during the operation of communication systems with composite serial signals with a given time-frequency matrix.

Работа устройства осуществляется следующим образом.The operation of the device is as follows.

Принимаемый сигнал подают на аналогово-цифровой преобразователь 1, в котором получают отсчеты сигнала, которые затем поступают на параллельно включенные линии задержки 2(1)…2(N). При этом, в первой линии задержка равна нулю, во второй равна длительности одного элементарного сигнала, из которых состоит составной последовательный сигнал, в третьей - задержка равна удвоенной длительности, … в N-той - задержка равна (N-1) умноженная на длительность элементарного сигнала. Затем с каждой линии задержки отсчеты поступают в соответствующие блоки накопления 3(1)…3(N), которых производят накопление принятых отсчетов сигнала на длительности элементарного сигнала. Далее накопленные массивы отсчетов передают в сумматор 4, в котором производят сложение полученных массивов. Затем результат суммирования передают в блок вычисления спектра 5, в котором вычисляют амплитудный спектр сигнала на N используемых частотах на данном символе, которые известны на приемной стороне, а также на двух соседних со всеми используемыми частотами. При этом, вычисленные значения амплитуд на соответствующих частотах передают в перемножитель 6, в котором осуществляют возведение в квадрат принятых значений, получая таким образом необходимые составляющие спектра мощности. Далее значения, соответствующие используемым частотам передают в сумматор 7, а значения соответствующие соседним с используемыми частотами передают в сумматор 8. При этом результаты суммирования с сумматора 7 и сумматора 8 поступают в делитель 9, в котором производят деление полученного значения с сумматора 7, на значение, полученное с сумматора 8. Далее результат деления передают в блок накопления 10, в котором производят накопление принятых значений на длительности элементарного сигнала. Затем, полученный массив значений передают в блок принятия решения 11, в котором определяют положение максимального значения в массиве, получая, таким образом, искомое положение тактовой синхронизации.The received signal is fed to an analog-to-digital converter 1, in which signal samples are obtained, which are then transmitted to parallel-connected delay lines 2 (1) ... 2 (N). Moreover, in the first line the delay is equal to zero, in the second it is equal to the duration of one elementary signal, of which the composite serial signal consists, in the third - the delay is twice the duration, ... in the Nth one - the delay is (N-1) times the duration of the elementary signal. Then, from each delay line, the samples arrive at the corresponding accumulation blocks 3 (1) ... 3 (N), which accumulate the received signal samples for the duration of the elementary signal. Next, the accumulated arrays of samples are passed to the adder 4, in which the resulting arrays are added. Then the summation result is transmitted to the spectrum calculation unit 5, in which the amplitude spectrum of the signal is calculated at N used frequencies at a given symbol, which are known on the receiving side, as well as at two frequencies adjacent to all used. At the same time, the calculated values of the amplitudes at the corresponding frequencies are transmitted to the multiplier 6, in which the adopted values are squared, thereby obtaining the necessary components of the power spectrum. Next, the values corresponding to the frequencies used are transferred to the adder 7, and the values corresponding to the neighboring frequencies used are transmitted to the adder 8. In this case, the results of the summation from the adder 7 and the adder 8 are transmitted to the divider 9, in which the received value is divided by the adder 7 by the value obtained from the adder 8. Next, the division result is transmitted to the accumulation unit 10, in which the accumulated values are accumulated over the duration of the elementary signal. Then, the resulting array of values is passed to the decision block 11, in which the position of the maximum value in the array is determined, thus obtaining the desired position of the clock synchronization.

Предлагаемое устройство может быть использовано для систем связи, использующих составные последовательные сигналы. Отличительной особенностью описанного устройства является возможность устанавливать и поддерживать тактовую синхронизацию непосредственно по информационному сигналу без введения дополнительной избыточности. Наличие такого устройства позволяет отказаться от применения тестовых сигналов для установления и поддержания тактовой синхронизации. Предлагаемое устройство обеспечивает установление и поддержание тактовой синхронизации, то есть определяет время начала/конца элементарных посылок, если не известен порядок следования частот у составных последовательных сигналов на длительности одного символа.The proposed device can be used for communication systems using composite serial signals. A distinctive feature of the described device is the ability to establish and maintain clock synchronization directly on the information signal without introducing additional redundancy. The presence of such a device eliminates the use of test signals to establish and maintain clock synchronization. The proposed device provides for the establishment and maintenance of clock synchronization, that is, it determines the start / end time of the chips, if the sequence order of the frequencies of the composite sequential signals for a duration of one symbol is not known.

Предлагаемое устройство по сравнению с прототипом обладает следующим преимуществом:The proposed device in comparison with the prototype has the following advantage:

- обеспечивает установление и поддержание тактовой синхронизации, если не известен порядок следования частот у составных последовательных сигналов на длительности одного символа.- provides the establishment and maintenance of clock synchronization, if the sequence order of the frequencies of the composite sequential signals for a duration of one symbol is not known.

Claims (1)

Устройство установления тактовой синхронизации по информационному составному последовательному сигналу, содержащее аналогово-цифровой преобразователь, перемножитель, сумматор, блок принятия решения, отличающееся тем, что введены параллельно включенные N линий задержек, где количество линий задержек N равно количеству элементарных сигналов на различных частотах внутри одного символа последовательного составного сигнала, при этом входы линий задержек подключены к выходу аналогово-цифрового преобразователя, выходы которых последовательно соединены со входами соответствующих N блоков накопления, выходы которых подключены к соответствующим N входам первого сумматора, при этом выход первого сумматора подключен к входу блока вычисления спектра, который вычисляет амплитудный спектр сигнала на N используемых частотах на данном символе, которые известны на приемной стороне, а также на двух соседних со всеми используемыми частотами, выход которого соединен со входом перемножителя, при этом первый выход перемножителя подключен ко входу второго сумматора, который осуществляет суммирование значений, соответствующих используемым частотам, а второй выход перемножителя подключен ко входу третьего сумматора, который осуществляет суммирование значений, соответствующих соседним с используемыми частотами, при этом выход второго сумматора соединен с первым входом делителя, а выход третьего сумматора соединен со вторым входом делителя, при этом выход делителя соединен со входом блока накопления, выход которого соединен со входом блока принятия решения, в котором определяют положение максимального значения в массиве, получая, таким образом, искомое положение тактовой синхронизации.
Figure 00000001
A device for establishing clock synchronization by an informational composite serial signal, comprising an analog-to-digital converter, a multiplier, an adder, a decision block, characterized in that N delay lines are introduced in parallel, where the number of delay lines N is equal to the number of elementary signals at different frequencies within one symbol a composite signal, while the inputs of the delay lines are connected to the output of the analog-to-digital converter, the outputs of which are are connected to the inputs of the corresponding N storage units, the outputs of which are connected to the corresponding N inputs of the first adder, while the output of the first adder is connected to the input of the spectrum calculation unit, which calculates the amplitude spectrum of the signal at N used frequencies on this symbol, which are known on the receiving side, as well as at two frequencies adjacent to all used, the output of which is connected to the input of the multiplier, while the first output of the multiplier is connected to the input of the second adder, which shows the summation of the values corresponding to the frequencies used, and the second output of the multiplier is connected to the input of the third adder, which performs the summation of the values corresponding to the neighboring frequencies used, while the output of the second adder is connected to the first input of the divider, and the output of the third adder is connected to the second input of the divider, wherein the output of the divider is connected to the input of the accumulation block, the output of which is connected to the input of the decision block, in which the position of the maximum value in m file of parameters to obtain thereby the desired position of the clock.
Figure 00000001
RU2013150200/07U 2013-11-11 2013-11-11 TACT SYNCHRONIZATION DEVICE FOR INFORMATION COMPOSITION SERIAL SIGNAL RU141688U1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2013150200/07U RU141688U1 (en) 2013-11-11 2013-11-11 TACT SYNCHRONIZATION DEVICE FOR INFORMATION COMPOSITION SERIAL SIGNAL

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2013150200/07U RU141688U1 (en) 2013-11-11 2013-11-11 TACT SYNCHRONIZATION DEVICE FOR INFORMATION COMPOSITION SERIAL SIGNAL

Publications (1)

Publication Number Publication Date
RU141688U1 true RU141688U1 (en) 2014-06-10

Family

ID=51218648

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2013150200/07U RU141688U1 (en) 2013-11-11 2013-11-11 TACT SYNCHRONIZATION DEVICE FOR INFORMATION COMPOSITION SERIAL SIGNAL

Country Status (1)

Country Link
RU (1) RU141688U1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU171372U1 (en) * 2016-05-23 2017-05-30 Публичное акционерное общество "Российский институт мощного радиостроения" DEVICE FOR ESTABLISHING CYCLING SYNCHRONIZATION BASED ON ASSESSED QUALITY INDICATORS
RU2628263C2 (en) * 2015-10-22 2017-08-15 Публичное акционерное общество "Российский институт мощного радиостроения" (ПАО "РИМР") Method of setting bit synchronization on information signals based on results of decoding
RU2696553C1 (en) * 2018-11-13 2019-08-02 Акционерное общество "Концерн "Созвездие" Device for stochastic synchronization of symbols
RU2735494C1 (en) * 2020-01-31 2020-11-03 Акционерное общество "Концерн "Созвездие" Adaptive symbol synchronization device
RU2738253C1 (en) * 2020-01-31 2020-12-11 Акционерное общество "Концерн "Созвездие" Adaptive symbol synchronization method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2628263C2 (en) * 2015-10-22 2017-08-15 Публичное акционерное общество "Российский институт мощного радиостроения" (ПАО "РИМР") Method of setting bit synchronization on information signals based on results of decoding
RU171372U1 (en) * 2016-05-23 2017-05-30 Публичное акционерное общество "Российский институт мощного радиостроения" DEVICE FOR ESTABLISHING CYCLING SYNCHRONIZATION BASED ON ASSESSED QUALITY INDICATORS
RU2696553C1 (en) * 2018-11-13 2019-08-02 Акционерное общество "Концерн "Созвездие" Device for stochastic synchronization of symbols
RU2735494C1 (en) * 2020-01-31 2020-11-03 Акционерное общество "Концерн "Созвездие" Adaptive symbol synchronization device
RU2738253C1 (en) * 2020-01-31 2020-12-11 Акционерное общество "Концерн "Созвездие" Adaptive symbol synchronization method

Similar Documents

Publication Publication Date Title
RU141688U1 (en) TACT SYNCHRONIZATION DEVICE FOR INFORMATION COMPOSITION SERIAL SIGNAL
Cohen et al. Sub-Nyquist sampling for power spectrum sensing in cognitive radios: A unified approach
EP2965470B1 (en) High-resolution link-path delay estimator and method for estimating a signal-path delay
RU2505922C2 (en) Differential phase-shift keyed signal digital demodulator
US10075154B1 (en) Analog front end circuit of an optical pulse energy digitizer
CN107395208B (en) Compressive sampling structure based on multichannel non-uniform time delay
RU132570U1 (en) BARKER SIGNAL PROCESSING DEVICE WHEN ITS DETECTION
RU2691733C1 (en) Device for generation and processing of broadband signals
RU2427075C2 (en) Asynchronous-cepstrum method of extracting encoded information sent to user using ultra-wideband pulses
KR101644560B1 (en) 2-STEP FDOA/FDOA estimation Method and Apparatus
RU155554U1 (en) DEVICE FOR EVALUATING THE PROBABILITY OF ERROR BIT FOR SIGNALS WITH EIGHT-POSITION PHASE MODULATION ON TWO-POSITION SIGNALS
RU2277760C2 (en) Method for transferring information in communication systems with noise-like signals and a software product
RU2635552C1 (en) Method of information transmission in communication system with noise signals
RU141811U1 (en) TACT SYNCHRONIZATION DEVICE FOR INFORMATION SIGNAL WITH TWO-POSITION PHASE MODULATION
KR102064232B1 (en) Apparatus and method for coverting data rate
RU2422991C1 (en) Noise-immune method to identify coded information sent to consumer by means of packs of ultra-wideband pulses
RU2633183C1 (en) Digital coherent demodulator of signals with binary phase manipulation
CN106911449A (en) A kind of overlapped time division multiplexing modulator approach, apparatus and system
CN106911460A (en) A kind of overlapped time division multiplexing modulator approach, apparatus and system
CN105429730A (en) Device and method for encoding and decoding multiple paths of signals and system for transmitting multiple paths of signals
RU2464704C1 (en) Asynchronous wavelet-cepstral method of selecting encoded information sent to user using packets of ultra-wideband pulses
RU2416162C2 (en) Asynchronous method of selecting encoded information sent to user using ultra-wideband pulses
RU2468525C1 (en) Device for generation of spectrally efficient signals
KR101362016B1 (en) Apparatus and method for detecting phase error with pulse-width quantizer in a wireless communication system
RU2585979C1 (en) Method of transmitting information with intra-symbol pseudorandom operational frequency using random signals

Legal Events

Date Code Title Description
MM9K Utility model has become invalid (non-payment of fees)

Effective date: 20191112