Claims (3)
1. Сдвигающий регистр, содержащий в каждом разряде два тактируемых уровнем D-триггера, информационный вход первого D-триггера первого разряда соединен с входной шиной, информационные входы первых D-триггеров остальных разрядов соединены с прямыми выходами вторых D-триггеров предыдущих разрядов, прямой выход второго D-триггера последнего разряда соединен с выходной шиной, тактовые входы первых D-триггеров разрядов соединены с тактовой шиной, прямые выходы - с информационными входами вторых D-триггеров соответствующих разрядов, тактовые входы вторых D-триггеров разрядов объединены, отличающийся тем, что в него введены две контрольные шины, две схемы сравнения кодов, два формирователя одиночного импульса, три элемента ИЛИ-НЕ, два элемента И-НЕ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и инвертор, вход которого соединен с тактовой шиной, выход - с точкой соединения тактовых входов вторых D-триггеров разрядов, информационный вход и прямой выход первого D-триггера каждого разряда соединены соответственно с первым и вторым входами соответствующего разряда первой схемы сравнения кодов, информационный вход и прямой выход второго D-триггера каждого разряда соединены соответственно с первым и вторым входами соответствующего разряда первой схемы сравнения кодов, информационный вход и прямой выход второго D-триггера каждого разряда соединены соответственно с первым и вторым входами соответствующего разряда второй схемы сравнения кодов, выходы первой и второй схем сравнения кодов соединены с первыми входами соответственно первого и второго элементов ИЛИ-НЕ, выходы которых соединены с соответствующими входами третьего элемента ИЛИ-НЕ, выход которого соединен с первой контрольной шиной и с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, входы первого и второго формирователей одиночного импульса соединены соответственно с тактовой шиной и выходом инвертора, выход первого формирователя одиночного импульса соединен с вторым входом первого элемента ИЛИ-НЕ и с первым входом первого элемента И-НЕ, второй вход которого соединен с тактовой шиной, выход - с первым входом второго элемента И-НЕ, второй вход которого соединен с прямым выходом первого D-триггера первого разряда, выход - с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с второй контрольной шиной, выход второго формирователя одиночного импульса соединен с вторым входом второго элемента ИЛИ-НЕ.1. A shift register containing two level-clocked D-flip-flops in each category, the information input of the first D-trigger of the first category is connected to the input bus, the information inputs of the first D-triggers of the remaining bits are connected to the direct outputs of the second D-triggers of the previous bits, direct output the second D-trigger of the last bit is connected to the output bus, the clock inputs of the first D-triggers of the bits are connected to the clock bus, the direct outputs to the information inputs of the second D-triggers of the corresponding bits, clock inputs The second D-triggers of the discharges are combined, characterized in that two control buses, two code comparison circuits, two single pulse shapers, three OR-NOT elements, two AND-NOT elements, an EXCLUSIVE OR element and an inverter whose input is connected are introduced into it with a clock bus, output - with the connection point of the clock inputs of the second D-triggers of the bits, the information input and the direct output of the first D-trigger of each bit are connected respectively to the first and second inputs of the corresponding bit of the first code comparison circuit, information the input and direct output of the second D-flip-flop of each category are connected respectively to the first and second inputs of the corresponding bit of the first code comparison circuit, the information input and the direct output of the second D-flip-flop of each category are connected respectively to the first and second inputs of the corresponding category of the second code comparison circuit, the outputs of the first and second codes comparison circuits are connected to the first inputs of the first and second OR-NOT elements, respectively, the outputs of which are connected to the corresponding inputs of the third OR-NOT element , the output of which is connected to the first control bus and to the first input of the EXCLUSIVE OR element, the inputs of the first and second single pulse shapers are connected respectively to the clock bus and the inverter output, the output of the first single pulse shaper is connected to the second input of the first OR-NOT element and to the first input the first AND-NOT element, the second input of which is connected to the clock bus, the output is to the first input of the second AND-NOT element, the second input of which is connected to the direct output of the first D-trigger of the first category, the output is from to the second input of the element EXCLUSIVE OR, the output of which is connected to the second control bus, the output of the second driver of a single pulse is connected to the second input of the second element OR-NOT.
2. Сдвигающий регистр по п. 1, отличающийся тем, что тактируемый уровнем D-триггер выполнен в виде D-триггера типа "прозрачная защелка" с повышенной инерционностью, который содержит два элемента И, элемент ИЛИ-НЕ, триггер Шмитта, резистор, конденсатор и два инвертора, причем вход первого инвертора объединен с первым входом первого элемента И и является тактовым входом D-триггера, второй вход первого элемента И является информационным входом D-триггера, выход первого инвертора соединен с первым входом второго элемента И, второй вход которого соединен с выходом второго инвертора, являющимся прямым выходом D-триггера, выходы элементов И соединены с соответствующими входами элемента ИЛИ-НЕ, выход которого через резистор соединен с первым выводом конденсатора и входом триггера Шмитта, выход которого соединен с входом второго инвертора, второй вывод конденсатора соединен с общей шиной. 2. The shift register according to claim 1, characterized in that the level-clocked D-trigger is made in the form of a D-trigger of the “transparent latch” type with increased inertia, which contains two AND elements, an OR-NOT element, a Schmitt trigger, a resistor, a capacitor and two inverters, and the input of the first inverter is combined with the first input of the first element And is the clock input of the D-trigger, the second input of the first element And is the information input of the D-trigger, the output of the first inverter is connected to the first input of the second element And, the second input of which is dinene with the output of the second inverter, which is a direct output of the D-trigger, the outputs of the elements AND are connected to the corresponding inputs of the element OR-NOT, the output of which through a resistor is connected to the first output of the capacitor and the input of the Schmitt trigger, the output of which is connected to the input of the second inverter, the second output of the capacitor connected to a common bus.
3. Сдвигающий регистр по п. 1, отличающийся тем, что формирователь одиночного импульса содержит элемент И, триггер Шмитта, инвертор, резистор и конденсатор, причем первый вход элемента И соединен через резистор с его вторым входом и первым выводом конденсатора и является входом формирователя, второй вывод конденсатора соединен с общей шиной, выход элемента И через триггер Шмитта соединен с входом инвертора, выход которого является выходом формирователя. 3. The shift register according to claim 1, characterized in that the single-pulse driver includes an element And, a Schmitt trigger, an inverter, a resistor and a capacitor, the first input of the element And connected through a resistor to its second input and the first output of the capacitor and is the input of the former, the second output of the capacitor is connected to a common bus, the output of the element And through a Schmitt trigger is connected to the input of the inverter, the output of which is the output of the driver.