RU80596U1

RU80596U1 - Цифровой синтезатор частот

Info

Publication number: RU80596U1
Application number: RU2008136502/22U
Authority: RU
Inventors: Яна Алексеевна Измайлова; Валерий Сергеевич Станков
Original assignee: Федеральное государственное унитарное предприятие "Научно-производственное предприятие "Полет"
Priority date: 2008-09-10
Filing date: 2008-09-10
Publication date: 2009-02-10

Abstract

Полезная модель относится к радиотехнике, в частности к технике цифрового вычислительного синтеза частот, и может быть использована для формирования сетки частот в радиопередающих и радиоприемных устройствах, а также в устройствах синхронизации различного назначения, где требуется синтез спектрально чистых сигналов с уменьшенным уровнем дискретных побочных составляющих. Предлагаемой полезной моделью решается задача расширения диапазона синтезируемых колебаний в сторону высоких частот путем повышения быстродействия синтезатора при одновременном упрощении устройства за счет исключения из его функционального состава мультиплексора и регистра памяти. Цифровой синтезатор частот, содержит последовательно соединенные первый сумматор и первый регистр памяти, поразрядные выходы которого подключены ко второй группе входов первого сумматора, второй сумматор, второй регистр памяти, выход которого соединен с входом делителя частоты на два, выход которого является выходом цифрового синтезатора частот, тактовые входы первого и второго регистров памяти объединены и являются входом опорного сигнала цифрового синтезатора частот, формирователь кода, содержащий последовательно соединенные генератор случайных чисел, блок ключей и третий регистр памяти, а также компаратор, первый, второй вход и выход которого соединены соответственно с кодовым входом цифрового синтезатора частот, с выходом генератора случайных чисел и с управляющим входом блока ключей, при этом первая группа входов первого сумматора соединена с кодовым входом синтезатора частот, выход третьего регистра памяти формирователя кодов соединен со второй группой входов второго сумматора, первая группа входов и выход переноса которого соединены соответственно с выходом первого сумматора и сигнальным входом второго регистра памяти, выход которого соединен с тактовым входом третьего регистра памяти формирователя кодов.

Description

Полезная модель относится к радиотехнике, в частности к технике цифрового вычислительного синтеза частот, и может быть использована для формирования сетки частот в радиопередающих и радиоприемных устройствах, а также в устройствах синхронизации различного назначения, где требуется синтез спектрально чистых сигналов с уменьшенным уровнем дискретных побочных составляющих.

Известен цифровой синтезатор частот [1], содержащий последовательно соединенные первый сумматор, мультиплексор, первый регистр памяти, второй сумматор и второй регистр памяти, поразрядные выходы которого подключены к второй группе входов второго сумматора, а также третий регистр памяти, сигнальный вход которого подключен к выходу переноса второго сумматора, тактовые входы первого, второго и третьего регистров памяти объединены и являются входом опорного сигнала цифрового синтезатора частот, первый вход первого сумматора объединен с вторым входом мультиплексора и является кодовым входом цифрового синтезатора частот, выход третьего регистра памяти подключен к управляющему входу мультиплексора, а также формирователь кода и делитель частоты на два, при этом выход формирователя кода подключен ко второму входу первого сумматора, кодовый вход формирователя кода подключен к первому входу первого сумматора, вход синхронизации формирователя кода объединен с управляющим входом первого сумматора и подключен к выходу делителя частоты на два, вход которого соединен с выходом третьего регистра памяти.

При этом формирователь кода содержит последовательно соединенные генератор случайных чисел, блок ключей и четвертый регистр памяти, а также компаратор, первый вход которого является кодовым входом формирователя кода, второй вход компаратора подключен к выходу генератора случайных чисел и к входу блока ключей, а выход компаратора соединен с управляющим входом блока ключей, выход и тактовый вход четвертого регистра памяти являются соответственно выходом и входом синхронизации формирователя кода.

Недостатком данного цифрового синтезатора частот является ограниченный со стороны высоких частот диапазон синтезируемых колебаний. В известном синтезаторе частот максимальная выходная частота ограничена быстродействием

мультиплексора, время срабатывания которого τ_M не должно превышать длительности сигнала переноса τ_n второго сумматора равного τ_n=Т₀ периоду Т_о опорной (тактовой) частоты синтезатора. Таким образом, работоспособность данного синтезатора обеспечивается только в том случае, если τ_M≤Т₀, что ограничивает со стороны высоких частот диапазон синтезируемых колебаний.

Кроме этого, недостатком данного синтезатора является большой объем электрорадиоэлементов для его реализации, связанный с наличием многоразрядного мультиплексора и многоразрядного первого регистра памяти.

Предлагаемой полезной моделью решается задача расширения диапазона синтезируемых колебаний в сторону высоких частот путем повышения быстродействия синтезатора при одновременном упрощении устройства за счет исключения из его функционального состава мультиплексора и регистра памяти.

Для достижения этого технического результата в цифровом синтезаторе, содержащем последовательно соединенные первый сумматор и первый регистр памяти, поразрядные выходы которого подключены ко второй группе входов первого сумматора, второй сумматор, второй регистр памяти, выход которого соединен со входом делителя частоты на два, выход которого является выходом цифрового синтезатора частот, тактовые входы первого и второго регистров памяти объединены и являются входом опорного сигнала цифрового синтезатора частот, формирователь кода, содержащий последовательно соединенные генератор случайных чисел, блок ключей и третий регистр памяти, а также компаратор, первый, второй вход и выход которого соединены соответственно с кодовым входом цифрового синтезатора частот, с выходом генератора случайных чисел и с управляющим входом блока ключей, при этом первая группа входов первого сумматора соединена с кодовым входом синтезатора частот, выход третьего регистра памяти формирователя кодов соединен со второй группой входов второго сумматора, первая группа входов и выход переноса которого соединены соответственно с выходом первого сумматора и сигнальным входом второго регистра памяти, выход которого соединен с тактовым входом третьего регистра памяти формирователя кодов.

Сопоставительный анализ с прототипом показывает, что заявляемый цифровой синтезатор отличается наличием новых связей, а именно первая группа входов первого сумматора соединена с первым входом компаратора формирователя

кодов, выход третьего регистра памяти которого соединен со второй группой входов второго сумматора, первая группа входов и выход переноса которого соединены соответственно с выходом первого сумматора и сигнальным входом второго регистра памяти, выход которого соединен с тактовым входом третьего регистра памяти формирователя кодов. Такое построение устройства позволяет исключить из его функционального состава в сравнении с прототипом многоразрядный мультиплексор и многоразрядный регистр памяти, что позволяет повысить быстродействие синтезатора и сократить объем электрорадиоэлементов для его реализации.

На фиг. представлена структурная электрическая схема заявляемого цифрового синтезатора частот.

Цифровой синтезатор частот содержит цифровой накопитель, выполненный в виде первого сумматора 1 и первого регистра 2 памяти, второй сумматор 3, второй регистр 4 памяти, делитель 5 частоты на два, формирователь 6 кода. При этом формирователь 6 кода содержит генератор 7 случайных чисел, компаратор 8, блок 9 ключей, третий регистр 10 памяти.

Цифровой синтезатор частот работает следующим образом.

Соединенные в кольцо первый сумматор 1 и первый регистр 2 памяти представляют собой цифровой накопитель. Код числа К синтезируемой частоты f_c одновременно поступает на первый вход компаратора 8 формирователя 6 кодов и первую группу входов первого сумматора 1 цифрового накопителя. Цифровой накопитель (ЦН) с тактовой частотой опорного сигнала f₀ осуществляет накопление входного кода К синтезируемой частоты f_c следующим образом.

Код числа К суммируется в первом сумматоре 1 ЦН с выходным кодом первого регистра 2 ЦН. Код суммы с выхода первого сумматора 1 ЦН подается на вход первого регистра 2 ЦН, и следующим тактовым импульсом записывается в первый регистр 2 ЦН. В результате этого в первом регистре 2 ЦН с тактовой частотой f₀ происходит накопление кода числа, поступающего с входной шины К установки выходной частоты f_c.

Когда значение суммы на выходе первого сумматора 1 ЦН достигает или превышает величину емкости R первого регистра 2 ЦН, в первом сумматоре 1 ЦН образуется остаток L(0≤L<К), а на выходе переноса S'(t) первого сумматора 1 ЦН появляется сигнал переноса, равный единице.

В следующий такт работы в первый регистр 2 ЦН записывается остаток L первого сумматора 1 ЦН, на выходе первого сумматора 1 ЦН получается код числа K+L, а сигнал переноса на выходе первого сумматора 1 ЦН становится равным нулю и начинается новый цикл работы ЦН устройства. Частота импульсов переполнения цифрового накопителя - сигнала переноса S'(t) первого сумматора 1 ЦН определяется по известной формуле:

(1)

Если К кратно R, то после каждого переполнения исходное значение остатка L сохраняется неизменным, и требуемый коэффициент преобразования частоты f₀/f_n будет реализован точно.

Если К не кратно R, то значения L после каждого переполнения изменяются в пределах 0<L<K, и требуемый коэффициент преобразования частоты реализуется неточно, так как импульс переполнения формируется с некоторой временной погрешностью Δτ, лежащей в интервале от 0 до T₀=1/f₀, относительно его расположения в идеальной гипотетической последовательности S₀(t) с периодом 1/f_n, что приводит к появлению дискретных побочных составляющих в спектре синтезируемого колебания [2].

В устройстве прототипе за счет того, что емкость R цифрового накопителя изменяется относительно номинального значения R₀ в различных полупериодах выходного колебания по определенному закону, происходит уменьшение уровня дискретных побочных спектральных составляющих (ДПСС), благодаря увеличению их количества при неизменной суммарной мощности за счет случайного распределения импульсов сигнала помехи.

Данный метод уменьшения ДПСС, сводящийся в конечном итоге к преднамеренному введению случайного или псевдослучайного дрожания импульсов переполнения выходного квазимиандра цифрового накопителя синтезатора в пределах тактового интервала Т₀, получил в литературе [3] название метода рандомизации. В устройстве прототипе данный метод реализован на основе ЦН с переменной емкостью (модулем), в результате чего обеспечивается случайное, в пределах одного такта работы устройства, изменение временного положения импульсов переполнения ЦН в интервале от 0 до Т₀.

В предлагаемом цифровом синтезаторе такой же технический результат, а именно уменьшение ДПСС, достигается за счет случайного изменения временного положения импульсов переполнения S(t) второго сумматора 3, первая группа входов, вторая группа входов и выход переполнения (переноса) которого соединены соответственно с выходом первого сумматора 1 ЦН, с выходом регистра 10 памяти формирователя 6 кодов и входом второго регистра 4 памяти. При этом данный технический результат в предлагаемом цифровом синтезаторе достигается при меньшем объеме электрорадиоэлементов на его реализацию при одновременном повышении быстродействия устройства.

Рандомизация спектра выходного сигнала предлагаемого цифрового синтезатора происходит следующим образом.

Компаратор 8 формирователя 6 кодов сравнивает число К - код синтезируемой частоты с числом N, вырабатываемым генератором 7 случайных чисел, и открывает блок 9 ключей для прохождения на вход третьего регистра 10 только тех случайных чисел n из множества чисел N, которые меньше К-1 (n<(К-1)). По выходным импульсам второго регистра 4 памяти, поступающим на вход синхронизации третьего регистра 10, числа n записываются в третий регистр 10. В результате этого для каждого нового периода удвоенной (2f_c) выходной частоты f_c на выходе формирователя 6 кода формируется новое случайное число n<(К-1). Случайное число n поступает на вторую группу входов второго сумматора 3, на первую группу входов которого поступает сигнал с выхода первого сумматора 1. Наличие второго сумматора 3, реагирующего по первому входу на код с выхода сумматора 1 ЦН, а по второму входу на случайное число n<(К-1) с выхода формирователя 6 кодов приводит к псевдослучайному дрожанию фронтов и спадов импульсов переполнения S(t) второго сумматора 3 в пределах тактового интервала Т₀ и, как следствие, к размытию до уровня шума ДПСС в сигнале S(t).

Так как случайные числа n<(К-1) равномерно распределены в интервале от 0 до К-1, то средняя частота импульсов переполнения второго сумматора 3(S(t)) будет равна средней частоте импульсов переполнения сумматора 1 ЦН (S'(t)) и может быть определена по формуле (1).

Импульсный сигнал S(t) подается на вход второго регистра 4 памяти тактируемого опорным (тактовым) сигналом с частотой f₀. С выхода второго регистра 4 памяти импульсный сигнал подается на вход делителя 5 частоты на два.

После деления на два в делителе 5 частоты на выходе цифрового синтезатора частоты формируется выходной импульсный сигнал типа «меандр» с частотой:

(2)

В предлагаемом цифровом синтезаторе, в отличие от устройства прототипа, случайное число n не циркулирует в ЦН, а поэтому не нуждается в стирании для обеспечения, как в прототипе, равенства среднего значения емкости ЦН номинальному R₀:R₀+n - в положительный полупериод; R₀-n в отрицательный полупериод (см. л. [1]). Данное обстоятельство делает возможным исключение из схемы предлагаемого устройства многоразрядного мультиплексора и многоразрядного регистра памяти, что позволяет сократить объем электрорадиоэлементов на его реализацию и повысить его быстродействие при одинаковом с прототипом уровнем побочных составляющих в спектре выходного сигнала синтезатора.

ЛИТЕРАТУРА

1. Авторское свидетельство №1188845, кл. Н03В 19/00, 30.10.85. Бюл. №40 (прототип).

2. С.Я.Шишов, Н.П.Ямпурин Спектральные характеристики синтезатора частот на основе цифрового накопителя со случайной вариацией емкости // Техника средств связи, серия ТРС, выпуск 9, 1983, с.80-84.

3. Н.П.Ямпурин, В.В.Болезнев, Е.А.Сафонова, Е.Б.Жалнин Формирование прецизионных частот и сигналов // Учеб. пособие - Н.Новгород - ННГТУ - 2003 - С.47-57.

Claims

Цифровой синтезатор частот, содержащий последовательно соединенные первый сумматор и первый регистр памяти, поразрядные выходы которого подключены ко второй группе входов первого сумматора, второй сумматор, второй регистр памяти, выход которого соединен с входом делителя частоты на два, выход которого является выходом цифрового синтезатора частот, тактовые входы первого и второго регистров памяти объединены и являются входом опорного сигнала цифрового синтезатора частот, формирователь кода, содержащий последовательно соединенные генератор случайных чисел, блок ключей и третий регистр памяти, а также компаратор, первый, второй вход и выход которого соединены соответственно с кодовым входом цифрового синтезатора частот, с выходом генератора случайных чисел и с управляющим входом блока ключей, отличающийся тем, что первая группа входов первого сумматора соединена с кодовым входом синтезатора частот, выход третьего регистра памяти формирователя кодов соединен со второй группой входов второго сумматора, первая группа входов и выход переноса которого соединены соответственно с выходом первого сумматора и сигнальным входом второго регистра памяти, выход которого соединен с тактовым входом третьего регистра памяти формирователя кодов.