RU2654350C1 - Жидкокристаллический дисплей - Google Patents
Жидкокристаллический дисплей Download PDFInfo
- Publication number
- RU2654350C1 RU2654350C1 RU2017116185A RU2017116185A RU2654350C1 RU 2654350 C1 RU2654350 C1 RU 2654350C1 RU 2017116185 A RU2017116185 A RU 2017116185A RU 2017116185 A RU2017116185 A RU 2017116185A RU 2654350 C1 RU2654350 C1 RU 2654350C1
- Authority
- RU
- Russia
- Prior art keywords
- gate driver
- resistance
- matching
- liquid crystal
- signal
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
Изобретение относится к жидкокристаллическим дисплеям. Устройство содержит жидкокристаллическую панель, которая определяет n зон первого деления в первом направлении; драйвер затвора, который содержит n чипов драйвера затвора, каждый из чипов драйвера затвора соответствует одной из зон первого деления, чип драйвера затвора содержит, по меньшей мере, блок управления и первый блок электрического сопротивления; контроллер синхронизации, который выполнен с возможностью подачи управляющего сигнала жидкокристаллическому дисплею; и генератор общего напряжения, который обеспечивает источник общего напряжения, причем источник общего напряжения последовательно подводится к n чипам драйвера затвора. Причем блок управления принимает управляющий сигнал от контроллера синхронизации и управляет первым блоком электрического сопротивления, чтобы генерировать первое согласующее сопротивление, и чип драйвера затвора, в ответ на источник общего напряжения, подведенный к нему, и первое согласующее сопротивление, подает первое общее напряжение от первого направления к одной из зон первого деления; и n чипов драйвера затвора соответственно подают n первых общих напряжений в n зон первого деления, в результате чего n первых общих напряжений делаются идентичными посредством корректировок первых согласующих сопротивлений, где n является целым числом больше единицы. 2 н. и 15 з.п. ф-лы, 7 ил.
Description
ПРЕДПОСЫЛКИ СОЗДАНИЯ ИЗОБРЕТЕНИЯ
1. Область техники, к которой относится изобретение
[0001] Настоящее изобретение относится к жидкокристаллическому дисплею.
2. Предшествующий уровень техники
[0002] Жидкокристаллический дисплей представляет собой плоское и ультратонкое устройство отображения, состоящее из заданного количества цветных или монохромных пикселей, которые должны быть расположены перед источником света или поверхностью отражения. Жидкокристаллический дисплей имеет чрезвычайно низкое энергопотребление и обладает различными преимуществами, такими как высокое качество изображения, небольшой объем и небольшой вес, и, таким образом, очень популярными среди пользователей, что делает его основной тенденцией устройств отображения. Жидкокристаллические дисплеи, которые в настоящее время доступны, представляют собой, в основном, жидкокристаллические дисплеи на тонкопленочных транзисторах (TFT).
[0003] На фиг. 1 представлен схематический вид, показывающий структуру традиционного жидкокристаллического дисплея. Как показано на фиг. 1, жидкокристаллический дисплей содержит, по меньшей мере, жидкокристаллическую панель 1, контроллер истока 2, контроллер затвора 3, контроллер синхронизации 4 и генератор общего напряжения 5, причем контроллер истока 2 подает сигнал передачи данных жидкокристаллической панели 1; контроллер затвора 3 подает сигнал сканирования жидкокристаллической панели 1; и контроллер синхронизации 4 подает управляющий сигнал жидкокристаллическому дисплею. Жидкокристаллической панели 1 обычно необходимо общее напряжение Vcom, и известный способ подачи общего напряжения Vcom состоит в том, чтобы расположить линию общего напряжения по краю жидкокристаллической панели 1, такую, как линия общего напряжения 6, показанная на фиг. 1, и генератор общего напряжения 5 подает общее напряжение Vcom на линию общего напряжения 6, так что каждый из пикселей, содержащихся в жидкокристаллической панели 1, может принимать общее напряжение Vcom посредством подключения к линии общего напряжения 6. Однако в описанном выше способе из-за влияния остаточного сопротивления, чем больше остаток, тем больше будет падение напряжения. Несбалансированность общего напряжения Vcom в каждой точке внутри жидкокристаллической панели влияет на качество отображения жидкокристаллической панели, например, стимулирование явления мигания изображения. Таким образом, общее напряжение Vcom, подаваемое в каждую точку внутри жидкокристаллической панели, должно быть как можно более стабильным.
КРАТКОЕ ОПИСАНИЕ ИЗОБРЕТЕНИЯ
[0004] Ввиду недостатка предшествующего уровня техники настоящее изобретение предусматривает жидкокристаллический дисплей, причем жидкокристаллический дисплей позволяет вводить общее напряжение в разные места жидкокристаллической панели, чтобы эффективно уменьшить проблему падения напряжения, вызванного остаточным напряжением, и, таким образом, обеспечение общего напряжения каждой точки жидкокристаллической панели может поддерживаться как можно более стабильным, чтобы таким образом повысить качество отображения жидкокристаллической панели.
[0005] Для достижения вышеуказанной цели настоящее изобретение предусматривает следующее техническое решение:
[0006] Жидкокристаллический дисплей, который содержит:
[0007] жидкокристаллическую панель, которая определяет n зон первого деления в первом направлении;
[0008] драйвер затвора, который содержит n чипов драйвера затвора, каждый из чипов драйвера затвора соответствует одной из зон первого деления, чип драйвера затвора содержит, по меньшей мере, блок управления и первый блок электрического сопротивления;
[0009] контроллер синхронизации, который выполнен с возможностью подачи управляющего сигнала жидкокристаллическому дисплею; и
[0010] генератор общего напряжения, который обеспечивает источник общего напряжения, причем источник общего напряжения последовательно подводится к n чипам драйвера затвора;
[0011] причем блок управления принимает управляющий сигнал от контроллера синхронизации и управляет первым блоком электрического сопротивления, чтобы генерировать первое согласующее сопротивление, и чип драйвера затвора, в ответ на источник общего напряжения, подведенный к нему, и первое согласующее сопротивление, подает первое общее напряжение от первого направления к одной из зон первого деления; и n чипов драйвера затвора соответственно подают n первых общих напряжений в n зон первого деления, в результате чего n первых общих напряжений делаются идентичными посредством корректировок первых согласующих сопротивлений, где n является целым числом больше единицы.
[0012] Причем управляющий сигнал подается от контроллера синхронизации к блокам управления и содержит, по меньшей мере, стартовый сигнал и сигнал согласования сопротивлений, где стартовый сигнал применяется для последовательного включения n чипов драйвера затвора, а сигнал согласования сопротивлений содержит прямоугольный импульсный сигнал, каждый из периодов сигнала согласования сопротивлений соответствует одному из чипов драйвера затвора; и блок управления каждого из чипов драйвера затвора определяет и генерирует значение согласующего сопротивления в соответствии с шириной высокого напряжения соответствующего периода сигнала согласования сопротивлений, причем относительно большое значение согласующего сопротивления генерируется для одного из чипов драйвера затвора, который расположен относительно близко к входному концу источника общего напряжения, и относительно небольшое значение согласующего сопротивления генерируется для одного из чипов драйвера затвора, который расположен относительно далеко от входного конца источника общего напряжения.
[0013] Причем, когда ширина высокого напряжения одного из периодов сигнала согласования сопротивлений относительно большая, согласующее сопротивление, генерируемое первым блоком электрического сопротивления одного из чипов драйвера затвора, соответствующего периоду, относительно большое.
[0014] Причем каждый чип драйвера затвора дополнительно содержит счетчик, а управляющий сигнал, который контроллер синхронизации подает в блок управления, дополнительно содержит синхронизирующий сигнал; счетчик считает количество периодов синхронизирующего сигнала, возникающего при ширине высокого напряжения одного из периодов сигнала согласования сопротивлений, и блок управления определяет и генерирует значение согласующего сопротивления в соответствии с количеством подсчитанных периодов.
[0015] Причем когда количество подсчитанных периодов большое, значение согласующего сопротивления, генерируемого первым блоком электрического сопротивления чипа драйвера затвора, соответственно большое.
[0016] Причем количество подсчитанных периодов и значение согласующего сопротивления находятся в линейной зависимости.
[0017] Причем жидкокристаллическая панель дополнительно определяет n зон второго деления во втором направлении; чип драйвера затвора дополнительно содержит второй блок электрического сопротивления; и причем блок управления дополнительно управляет вторым блоком электрического сопротивления для генерации второго согласующего сопротивления в соответствии с управляющим сигналом, а чип драйвера затвора в ответ на второе согласующее сопротивление подает второе общее напряжение от второго направления к одной из зон второго деления; и n чипов драйвера затвора соответственно подают n вторых общих напряжений в n зон второго деления, в результате чего n вторых общих напряжений делаются идентичными посредством корректировок вторых согласующих сопротивлений.
[0018] Причем первые общие напряжения и вторые общие напряжения идентичны друг другу.
[0019] Причем первое направление и второе направление перпендикулярны друг другу; и первое направление представляет собой направление короткой стороны или длинной стороны жидкокристаллической панели, а второе направление представляет собой направление длинной стороны или короткой стороны жидкокристаллической панели.
[0020] Причем значение n установлено равное 4-8.
[0021] Причем первый блок электрического сопротивления и второй блок электрического сопротивления содержат блок сопротивления переменной величины.
[0022] По сравнению с известным уровнем техники настоящее изобретение предусматривает в одном варианте его осуществления жидкокристаллический дисплей, в котором жидкокристаллическая панель определяет множество зон деления в направлении короткой стороны, и множество чипов драйвера затвора соответственно подают общее напряжение во множество зон деления в соответствии с управляющим сигналом, чтобы обеспечить ввод общих напряжений в различные места жидкокристаллической панели, чтобы эффективно уменьшить проблему падения напряжения, вызванного остаточным сопротивлением, и, таким образом, обеспечение общим напряжением каждой точки жидкокристаллической панели может поддерживаться как можно более стабильным, чтобы таким образом повысить качество отображения жидкокристаллической панели. В другом варианте осуществления настоящего изобретения жидкокристаллическая панель также определяет множество зон деления в направлении длинной стороны, а множество чипов драйвера затвора, соответствующих им, соответственно подают общее напряжение во множество зон деления направления длинной стороны в соответствии с управляющим сигналом, чтобы повысить стабильность общих напряжений в различных точках жидкокристаллической панели.
КРАТКОЕ ОПИСАНИЕ ЧЕРТЕЖЕЙ
[0023] Фиг. 1 - схематический вид, показывающий структуру традиционного жидкокристаллического дисплея;
[0024] Фиг. 2 - схематический вид, показывающий структуру жидкокристаллического дисплея, предусмотренного в соответствии с вариантом осуществления настоящего изобретения;
[0025] Фиг. 3 - диаграмма сигнального соединения между драйвером затвора и контроллером синхронизации в соответствии с вариантом осуществления настоящего изобретения;
[0026] Фиг. 4 - схематический вид, показывающий структуру чипа драйвера затвора, предусмотренного в соответствии с вариантом осуществления настоящего изобретения;
[0027] Фиг. 5 - временная диаграмма сигналов, полученных драйвером затвора, предусмотренным в соответствии с вариантом осуществления настоящего изобретения;
[0028] Фиг. 6 - схематический вид, показывающий структуру жидкокристаллического дисплея, предусмотренного в соответствии с другим вариантом осуществления настоящего изобретения; и
[0029] Фиг. 7 - схематический вид, показывающий структуру чипа драйвера затвора, предусмотренного в соответствии с другим вариантом осуществления настоящего изобретения.
ПОДРОБНОЕ ОПИСАНИЕ ПРЕДПОЧТИТЕЛЬНЫХ ВАРИАНТОВ ОСУЩЕСТВЛЕНИЯ ИЗОБРЕТЕНИЯ
[0030] Как указывалось выше, целью настоящего изобретения является создание жидкокристаллического дисплея, причем жидкокристаллический дисплей позволяет вводить общее напряжение в разные места жидкокристаллической панели, чтобы эффективно уменьшить проблему падения напряжения, вызванную сопротивлением разводки межсоединений, и, таким образом, обеспечение общего напряжения каждой точки жидкокристаллической панели может поддерживаться как можно более стабильным, чтобы тем самым повысить качество отображения жидкокристаллической панели.
[0031] Фиг. 2 - схематический вид структуры жидкокристаллического дисплея, предусмотренного в соответствии с настоящим изобретением.
[0032] Со ссылкой на фиг. 2, жидкокристаллический дисплей, который раскрывается в соответствии с настоящим изобретением, содержит жидкокристаллическую панель 10, драйвер истока 20, драйвер затвора 30, контроллер синхронизации 40 и генератор общего напряжения 50, причем контроллер истока 20 подает сигнал передачи данных в жидкокристаллическую панель 10; контроллер затвора 30 подает сигнал сканирования в жидкокристаллическую панель 10; контроллер синхронизации 40 подает управляющий сигнал в жидкокристаллический дисплей; и генератор общего напряжения 50 обеспечивает источник общего напряжения.
[0033] Как показано на фиг. 2, жидкокристаллическая панель 10 определяет в направлении короткой стороны n зон первого деления А1, А2, …, An (в другом варианте осуществления зоны первого деления А1, А2, …, An, образованные посредством деления, выполненного в направлении длинной стороны жидкокристаллической панели 10). Соответственно, драйвер затвора 30 содержит n чипов драйвера затвора G1, G2, …, Gn, и каждый из чипов драйвера затвора Gi соответствует одной из зон первого деления Ai. Источник общего напряжения V, обеспечиваемый генератором общего напряжения 50, последовательно подводится к n чипам драйвера затвора G1, G2, …, Gn. Другими словами, n чипов драйвера затвора G1, G2, …, Gn последовательно соединены по линии передачи источника общего напряжения V, и n чипов драйвера затвора G1, G2, …, Gn, в ответ на источник получаемого общего напряжение V, генерируют n первых общих напряжений V11, V12, …, V1n, каждое из которых подается от направления короткой стороны к n зонам первого деления А1, А2, …, An, чтобы достичь целей ввода общего напряжения из разных мест жидкокристаллической панели. В приведенном выше случае n является целым числом больше 1 и m=1, 2, …, n.
[0034] Из-за влияния остаточного сопротивления источник общего напряжения V, подводимый к чипам драйвера затвора G1, G2, …, Gn, может стимулировать различные падения напряжения. Для сохранения первых общих напряжений V11, V12, …, V1n, генерируемых чипами драйвера затвора G1, G2, …, Gn, идентичными улучшается структура чипов драйвера затвора G1, G2, …, Gn. Генерация первых общих напряжений V11, V12, …, V1n с помощью чипов драйвера затвора G1, G2, …, Gn будет описана ниже. В следующем варианте осуществления изобретения пример того, что драйвер затвора 30 содержит четыре (4) чипа драйвера затвора G1, G2, G3, G4, берется для иллюстративных целей. Другими словами, значение n установлено равным 4; однако, в других вариантах осуществления изобретения предпочтительный диапазон значения n может составлять 4-8.
[0035] На фиг. 3 показана диаграмма сигнального соединения между драйвером затвора 30 и контроллером синхронизации 40, а фиг. 4 - схематический вид, показывающий структуру чипов драйвера затвора (где чип драйвера затвора G1 приводится в качестве примера для иллюстрации фиг. 4). Как показано на фиг. 3 и 4, чип драйвера затвора G1 содержит, по меньшей мере, блок управления 31 и первый блок электрического сопротивления 32. Управляющий сигнал, подаваемый от контроллера синхронизации 40 в блок управления 31 драйвера затвора 30, содержит, по меньшей мере, стартовые сигналы STV и сигнал согласования сопротивлений ATR. Стартовые сигналы STV (как показано на фиг. 3, включая STV1, STV2, STV3 и STV4) предназначены для последовательного включения четырех чипов драйвера затвора G1, G2, G3, G4. Напряжения, подаваемые от источника общего напряжения V в чипы драйвера затвора G1, G2, G3, G4, соответственно являются V1, V2, V3, V4 и из-за влияния остаточного сопротивления V1>V2>V3>V4. Сигнал согласования сопротивлений ATR содержит прямоугольный импульсный сигнал. В кадре изображения каждый период сигнала согласования сопротивления ATR соответствует одному из чипов драйвера затвора G1, G2, G3, G4. На основании ширины уровня высокого напряжения соответствующего периода сигнала согласования сопротивлений ATR блок управления 31 каждого из чипов драйвера затвора G1, G2, G3, G4 управляет первым блоком электрического сопротивления 32 для определения и генерации значения согласующего сопротивления, и первый блок электрического сопротивления 32 подает согласующее сопротивление, сгенерированное таким образом, обратно в блок управления 31, чтобы позволить блоку управления 31 управлять чипом драйвера затвора G1, G2, G3, G4 для генерации соответствующего общего напряжения V11, V12, V13, V14, причем при увеличении ширины высокого напряжения одного конкретного периода сигнала согласования сопротивления ATR согласующее сопротивление, генерируемое первым блоком электрического сопротивления 31 чипа драйвера затвора G1, G2, G3, G4, соответствующего конкретному периоду, увеличивается, и это эквивалентно достижению соответствия с остаточным сопротивлением источника общего напряжения V, так что чип драйвера затвора, который находится близко к входному концу источника общего напряжения V, предусмотрен с большим согласующим сопротивлением, в то время как чип драйвера затвора, удаленный от входного конца источника общего напряжения V, предусмотрен с небольшим согласующим сопротивлением, посредством чего общие напряжения V11, V12, V13, V14, генерируемые соответствующими чипами драйвера затвора G1, G2, G3, G4, можно сделать одинаковыми.
[0036] Как показано на фиг. 3 и 4, в качестве предпочтительного варианта осуществления, чипы драйвера затвора G1, G2, G3, G4 могут дополнительно содержать счетчик 33, и управляющий сигнал, который контроллер синхронизации 40 подал в блок управления 31, дополнительно содержит синхронизирующий сигнал CKV. В пределах ширины высокого напряжения периода сигнала согласования сопротивления ATR счетчик 33 подсчитывает и подает количество периодов синхронизирующего сигнала CKV в блок управления 31, так что блок управления 31 может определять значение согласующего сопротивления, которое должно быть сгенерировано первым блоком электрического сопротивления 32 в соответствии с количеством периодов, подсчитанных таким образом. Формы стартового сигнала STV (который содержит STV1, STV2, STV3 и STV4), сигнал согласования сопротивления ATR и синхронизирующий сигнал CKV в кадре изображения показаны на фиг. 5. На фиг. 5 сигнал согласования сопротивлений ATR имеет период Т1, соответствующий чипам драйвера затвора G1, период Т2, соответствующий чипам драйвера затвора G2, период T3, соответствующий чипам драйвера затвора G3, и период Т4, соответствующий чипам драйвера затвора G4, причем когда количество периодов синхронизирующего сигнала CKV, подсчитанных в ширине высокого напряжения одного периода сигнала согласования сопротивлений ATR, больше, то и согласующее сопротивление, генерируемое первым блоком электрического сопротивления 32 соответствующего чипа драйвера затвора G1, G2, G3, G4, больше. Зависимость между количеством подсчитанных периодов и согласующим сопротивлением может быть установлена как линейная зависимость.
[0037] В жидкокристаллическом дисплее, представленном в вышеприведенном варианте осуществления изобретения, жидкокристаллическая панель выполнена с возможностью определения множества зон деления в направлении короткой стороны, и множество чипов драйвера затвора выполнено с возможностью подачи общих напряжений с одинаковым значением напряжения во множество зон деления в соответствии с управляющим сигналом, подаваемым в них, для достижения ввода общих напряжений в различные места жидкокристаллической панели для эффективного уменьшения падения общих напряжений, вызванного остаточным сопротивлением, обеспечения максимально стабильного общего напряжения, подаваемого в каждую точку внутри жидкокристаллической панели, и улучшения качества отображения жидкокристаллической панели.
[0038] В другом предпочтительном варианте осуществления, как схематически показано в структуре на фиг. 6, помимо определения n зон первого деления А1, А2, …, An в направлении короткой стороны, жидкокристаллическая панель 10 также определяет n зон второго деления B1, B2, …, Bn в направлении ее длинной стороны. Для n чипов драйвера затвора G1, G2, …, Gn драйвера затвора 30 каждый чип драйвера затвора Gi соответствует одной из зон первого деления Ai и одной из зон второго деления Bi. Источник общего напряжения V последовательно подводится к n чипам драйвера затвора G1, G2, …, Gn. Другими словами, n чипов драйвера затвора G1, G2, …, Gn последовательно соединены по линии передачи источника общего напряжения V, и n чипов драйвера затвора G1, G2, …, Gn, в ответ на получаемое общее напряжение от источника V, генерируют n первых общих напряжений V11, V12, … V1n, каждое из которых подается от направления короткой стороны в n зон первого деления А1, А2, …, An, а затем, n чипов драйвера затвора G1, G2, …, Gn, в ответ на получаемое общее напряжение от источника V, генерируют n вторых общих напряжений V21, V22, …, V2n, каждое из которых подается от направления длинной стороны в n зон второго деления В1, В2, …, Bn, причем первые общие напряжения V11, V12, …, V1n имеют одинаковое значение напряжения, и вторые общие напряжения V21, V22, … V2n имеют одинаковое значение напряжения, и первые общие напряжения V11, V12, …, V1n и вторые общие напряжения V21, V22, …, V2n идентичны, а именно V11=V12=…=V1n=V21=V22=…=V2n.
[0039] В настоящем варианте осуществления изобретения структура чипов драйвера затвора схематически показана на фиг. 7 (где чип драйвера затвора G1 берется в качестве примера для иллюстрации на фиг. 7) и чипы драйвера затвора G1, G2, … Gn настоящего варианта осуществления изобретения дополнительно содержат второй блок электрического сопротивления 34. Как и в предыдущем варианте осуществления изобретения блоки управления 31 чипов драйвера затвора G1, G2, …, Gn определяют значения согласующих сопротивлений, которые будут генерироваться посредством первых блоков электрического сопротивления 32 в соответствии с количеством периодов синхронизирующих сигналов CKV, подсчитанных счетчиками 33, и управляют чипами драйвера затвора G1, G2, …, Gn для соответственной генерации первых общих напряжений V11, V12, …, V1n в соответствии с согласующими сопротивлениями. Ссылаясь на то, что описано выше, блоки управления 31 чипами драйвера затвора G1, G2, …, Gn определяют значения согласующих сопротивлений, которые соответственно генерируются вторыми блоками электрического сопротивления 34 в соответствии с количеством периодов синхронизирующих сигналов CKV, подсчитанных счетчиками 33, и управляют чипами драйвера затвора G1, G2, …, Gn для соответственной генерации вторых общих напряжений V21, V22, …, V2n в соответствии с согласующими сопротивлениями.
[0040] В жидкокристаллическом дисплее, представленном в настоящем варианте осуществления изобретения, жидкокристаллическая панель дополнительно выполнена с возможностью определения множества зон деления в направлении ее длинной стороны, и множество чипов драйвера затвора расположены так, чтобы они соответствовали ей, и соответственной подачи общих напряжений во множество зон деления в направлении длинной стороны в соответствии с управляющим сигналом, чтобы дополнительно улучшить стабильность общего напряжения, подаваемого в каждую точку жидкокристаллической панели.
[0041] В варианте осуществления, представленном выше, первый блок электрического сопротивления 32 и второй блок электрического сопротивления 34 предпочтительно представляют собой блоки сопротивления переменной величины.
[0042] Здесь отмечается, что в приведенном здесь описании терминология, такая как первый и второй, используется для отделения одного объекта или операции от другого объекта или операции и необязательно определяет или подразумевает какие-либо конкретные отношения или последовательность, в таком порядке, между объектами или операциями. Кроме того, слово «содержать», «включать» или другие его варианты используется неисключительным образом, так что процесс, способ, изделие или устройство, которое содержит ряд элементов, может включать в себя, помимо этих элементов, другие элементы, которые не являются явно описанными элементами или дополнительно включают в себя элементы, присущие процессу, способу, изделию или устройству. Без явно указанных ограничений элементы, которые определены во фразе «содержащий один …», не исключают включение дополнительных и идентичных элементов в процесс, способ, изделие или устройство.
[0043] Хотя настоящее изобретение было описано со ссылкой на его предпочтительные варианты осуществления, следует отметить, что те, кто имеет обычные навыки, могут оценить улучшения и модификации, не отступая от принципа настоящего изобретения, и эти улучшения и модификации рассматриваются в рамках объема охраны настоящего изобретения.
Claims (28)
1. Жидкокристаллический дисплей, содержащий:
жидкокристаллическую панель, которая определяет n зон первого деления в первом направлении;
драйвер затвора, который содержит n чипов драйвера затвора, каждый из чипов драйвера затвора соответствует одной из зон первого деления, чип драйвера затвора содержит, по меньшей мере, блок управления и первый блок электрического сопротивления;
контроллер синхронизации, который выполнен с возможностью подачи управляющего сигнала жидкокристаллическому дисплею; и
генератор общего напряжения, который обеспечивает источник общего напряжения, причем источник общего напряжения последовательно подводится к n чипам драйвера затвора;
причем блок управления принимает управляющий сигнал от контроллера синхронизации и управляет первым блоком электрического сопротивления, чтобы генерировать первое согласующее сопротивление, и чип драйвера затвора, в ответ на источник общего напряжения, подведенный к нему, и первое согласующее сопротивление, подает первое общее напряжение от первого направления к одной из зон первого деления; и n чипов драйвера затвора соответственно подают n первых общих напряжений в n зон первого деления, в результате чего n первых общих напряжений делаются идентичными посредством корректировок первых согласующих сопротивлений, где n является целым числом больше единицы.
2. Жидкокристаллический дисплей по п. 1, отличающийся тем, что управляющий сигнал подается от контроллера синхронизации к блокам управления и содержит, по меньшей мере, стартовый сигнал и сигнал согласования сопротивлений, где стартовый сигнал применяется для последовательного включения n чипов драйвера затвора, а сигнал согласования сопротивлений содержит прямоугольный импульсный сигнал, каждый из периодов сигнала согласования сопротивлений соответствует одному из чипов драйвера затвора; и блок управления каждого из чипов драйвера затвора определяет и генерирует значение согласующего сопротивления в соответствии с шириной высокого напряжения соответствующего периода сигнала согласования сопротивлений, причем относительно большое значение согласующего сопротивления генерируется для одного из чипов драйвера затвора, который расположен относительно близко к входному концу источника общего напряжения, и относительно небольшое значение согласующего сопротивления генерируется для одного из чипов драйвера затвора, который расположен относительно далеко от входного конца источника общего напряжения.
3. Жидкокристаллический дисплей по п. 2, отличающийся тем, что когда ширина высокого напряжения одного из периодов сигнала согласования сопротивлений относительно большая, согласующее сопротивление, генерируемое первым блоком электрического сопротивления одного из чипов драйвера затвора, соответствующего периоду, относительно большое.
4. Жидкокристаллический дисплей по п. 2, отличающийся тем, что каждый чип драйвера затвора дополнительно содержит счетчик, а управляющий сигнал, который контроллер синхронизации подает в блок управления, дополнительно содержит синхронизирующий сигнал; счетчик считает количество периодов синхронизирующего сигнала, возникающего при ширине высокого напряжения одного из периодов сигнала согласования сопротивлений, и блок управления определяет и генерирует значение согласующего сопротивления в соответствии с количеством подсчитанных периодов.
5. Жидкокристаллический дисплей по п. 4, отличающийся тем, что когда количество подсчитанных периодов большое, значение согласующего сопротивления, генерируемого первым блоком электрического сопротивления чипа драйвера затвора, соответственно большое.
6. Жидкокристаллический дисплей по п. 4, отличающийся тем, что количество подсчитанных периодов и значение согласующего сопротивления находятся в линейной зависимости.
7. Жидкокристаллический дисплей по п. 1, отличающийся тем, что значение n установлено равное 4-8.
8. Жидкокристаллический дисплей по п. 1, отличающийся тем, что первый блок электрического сопротивления содержит блок сопротивления переменной величины.
9. Жидкокристаллический дисплей, содержащий:
жидкокристаллическую панель, которая определяет n зон первого деления в первом направлении и определяет n зон второго деления во втором направлении;
драйвер затвора, который содержит n чипов драйвера затвора, каждый из чипов драйвера затвора соответствует одной из зон первого деления, чип драйвера затвора содержит, по меньшей мере, блок управления, первый блок электрического сопротивления и второй блок электрического сопротивления;
контроллер синхронизации, который выполнен с возможностью подачи управляющего сигнала жидкокристаллическому дисплею;
и
генератор общего напряжения, который обеспечивает источник общего напряжения, причем источник общего напряжения последовательно подводится к n чипам драйвера затвора;
причем блок управления принимает управляющий сигнал от контроллера синхронизации и управляет первым блоком электрического сопротивления, чтобы генерировать первое согласующее сопротивление, и чип драйвера затвора, в ответ на источник общего напряжения, подведенный к нему, и первое согласующее сопротивление, подает первое общее напряжение от первого направления к одной из зон первого деления; и n чипов драйвера затвора соответственно подают n первых общих напряжений в n зон первого деления, в результате чего n первых общих напряжений делаются идентичными посредством корректировок первых согласующих сопротивлений; блок управления дополнительно управляет вторым блоком электрического сопротивления для генерации второго согласующего сопротивления в соответствии с управляющим сигналом, а чип драйвера затвора в ответ на второе согласующее сопротивление подает второе общее напряжение от второго направления к одной из зон второго деления; и n чипов драйвера затвора соответственно подают n вторых общих напряжений в n зон второго деления, в результате чего n вторых общих напряжений делаются идентичными посредством корректировок вторых согласующих сопротивлений, где n является целым числом больше единицы.
10. Жидкокристаллический дисплей по п. 9, отличающийся тем, что управляющий сигнал подается от контроллера синхронизации к блокам управления и содержит, по меньшей мере, стартовый сигнал и сигнал согласования сопротивлений, где стартовый сигнал применяется для последовательного включения n чипов драйвера затвора, а сигнал согласования сопротивлений содержит прямоугольный импульсный сигнал, каждый из периодов сигнала согласования сопротивлений соответствует одному из чипов драйвера затвора; и блок управления каждого из чипов драйвера затвора определяет и генерирует значение согласующего сопротивления в соответствии с шириной высокого напряжения соответствующего периода сигнала согласования сопротивлений, причем относительно большое значение согласующего сопротивления генерируется для одного из чипов драйвера затвора, который расположен относительно близко к входному концу источника общего напряжения, и относительно небольшое значение согласующего сопротивления генерируется для одного из чипов драйвера затвора, который расположен относительно далеко от входного конца источника общего напряжения.
11. Жидкокристаллический дисплей по п. 10, отличающийся тем, что когда ширина высокого напряжения одного из периодов сигнала согласования сопротивлений относительно большая, согласующие сопротивления, генерируемые первым блоком электрического сопротивления и вторым блоком электрического сопротивления одного из чипов драйвера затвора, соответствующего периоду, относительно большие.
12. Жидкокристаллический дисплей по п. 10, отличающийся тем, что каждый чип драйвера затвора дополнительно содержит счетчик, а управляющий сигнал, который контроллер синхронизации подает в блок управления, дополнительно содержит синхронизирующий сигнал; счетчик считает количество периодов синхронизирующего сигнала, возникающего при ширине высокого напряжения одного из периодов сигнала согласования сопротивлений, и блок управления определяет и генерирует значение согласующего сопротивления в соответствии с количеством подсчитанных периодов.
13. Жидкокристаллический дисплей по п. 12, отличающийся тем, что когда количество подсчитанных периодов большое, значения согласующих сопротивлений, генерируемых первым блоком электрического сопротивления и вторым блоком электрического сопротивления чипа драйвера затвора, соответственно большие.
14. Жидкокристаллический дисплей по п. 12, отличающийся тем, что количество подсчитанных периодов и значение согласующего сопротивления находятся в линейной зависимости.
15. Жидкокристаллический дисплей по п. 9, отличающийся тем, что первое направление и второе направление перпендикулярны друг другу; и первое направление представляет собой направление короткой стороны или длинной стороны жидкокристаллической панели, а второе направление представляет собой направление длинной стороны или короткой стороны жидкокристаллической панели.
16. Жидкокристаллический дисплей по п. 9, отличающийся тем, что значение n установлено равное 4-8.
17. Жидкокристаллический дисплей по п. 9, отличающийся тем, что первый блок электрического сопротивления и второй блок электрического сопротивления содержат блок сопротивления переменной величины.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410626055.3A CN104299593B (zh) | 2014-11-07 | 2014-11-07 | 液晶显示装置 |
| CN201410626055.3 | 2014-11-07 | ||
| PCT/CN2014/091293 WO2016070459A1 (zh) | 2014-11-07 | 2014-11-17 | 液晶显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2654350C1 true RU2654350C1 (ru) | 2018-05-17 |
Family
ID=52319294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2017116185A RU2654350C1 (ru) | 2014-11-07 | 2014-11-17 | Жидкокристаллический дисплей |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US20160335976A1 (ru) |
| JP (1) | JP6609629B2 (ru) |
| KR (1) | KR102056526B1 (ru) |
| CN (1) | CN104299593B (ru) |
| DE (1) | DE112014007139T5 (ru) |
| GB (1) | GB2555151B (ru) |
| RU (1) | RU2654350C1 (ru) |
| WO (1) | WO2016070459A1 (ru) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105096854B (zh) * | 2015-07-16 | 2017-11-17 | 深圳市华星光电技术有限公司 | 一种驱动电路及液晶显示面板 |
| CN104978942B (zh) | 2015-07-30 | 2017-11-14 | 京东方科技集团股份有限公司 | 驱动电路、驱动方法和显示装置 |
| CN105118452A (zh) * | 2015-08-20 | 2015-12-02 | 京东方科技集团股份有限公司 | 栅极驱动方法和结构 |
| CN106773412B (zh) | 2017-01-03 | 2019-10-25 | 京东方科技集团股份有限公司 | 一种显示基板、显示装置及驱动方法 |
| CN107331358B (zh) * | 2017-07-19 | 2019-11-15 | 深圳市华星光电半导体显示技术有限公司 | 一种显示面板及显示面板栅极信号控制方法 |
| CN107393493B (zh) * | 2017-08-09 | 2020-11-13 | 京东方科技集团股份有限公司 | Com电极、com电极的驱动方法和显示装置 |
| CN109637485B (zh) * | 2019-01-24 | 2021-02-02 | 合肥京东方光电科技有限公司 | 一种显示面板及其控制方法、显示装置 |
| CN110738973A (zh) * | 2019-09-09 | 2020-01-31 | 福建华佳彩有限公司 | 一种面板驱动方法 |
| CN110782835A (zh) * | 2019-11-29 | 2020-02-11 | 深圳市华星光电半导体显示技术有限公司 | Oled显示面板ovss电压降的改善方法及oled显示面板 |
| CN111028754A (zh) | 2019-12-06 | 2020-04-17 | 深圳市华星光电半导体显示技术有限公司 | 显示面板 |
| CN216435444U (zh) * | 2021-10-20 | 2022-05-03 | 惠州视维新技术有限公司 | 驱动芯片、驱动芯片组件及显示装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101202018A (zh) * | 2006-12-11 | 2008-06-18 | 瀚宇彩晶股份有限公司 | 输出公共电压的方法和显示装置 |
| CN102013236A (zh) * | 2009-09-04 | 2011-04-13 | 北京京东方光电科技有限公司 | Tft-lcd驱动电路 |
| EP2560156A1 (en) * | 2010-04-16 | 2013-02-20 | Beijing BOE Optoelectronics Technology Co., Ltd. | Driving method for common electrodes, circuit and liquid crystal display thereof |
| WO2013181860A1 (zh) * | 2012-06-05 | 2013-12-12 | 深圳市华星光电技术有限公司 | 显示面板、平板显示装置及其驱动方法 |
| CN104050942A (zh) * | 2014-06-10 | 2014-09-17 | 京东方科技集团股份有限公司 | 一种公共电压驱动补偿单元、方法和显示面板 |
| CN104112432A (zh) * | 2013-04-17 | 2014-10-22 | 瀚宇彩晶股份有限公司 | 显示器 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05323365A (ja) * | 1992-05-19 | 1993-12-07 | Casio Comput Co Ltd | アクティブマトリックス液晶表示装置 |
| US6480230B1 (en) * | 1998-03-06 | 2002-11-12 | Canon Kabushiki Kaisha | Image processing of video signal for display |
| KR100900539B1 (ko) * | 2002-10-21 | 2009-06-02 | 삼성전자주식회사 | 액정 표시 장치 및 그 구동 방법 |
| KR100527089B1 (ko) * | 2002-11-04 | 2005-11-09 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의 공통전압 조정회로 |
| TW594648B (en) * | 2003-03-14 | 2004-06-21 | Chunghwa Picture Tubes Ltd | Compensation device and method of gate driving circuit used in display |
| KR100995639B1 (ko) * | 2003-12-30 | 2010-11-19 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 구동방법 |
| TWI235988B (en) * | 2004-03-29 | 2005-07-11 | Novatek Microelectronics Corp | Driving circuit of liquid crystal display |
| KR101016290B1 (ko) * | 2004-06-30 | 2011-02-22 | 엘지디스플레이 주식회사 | 라인 온 글래스형 액정표시장치 및 구동방법 |
| KR101167314B1 (ko) * | 2005-06-29 | 2012-07-19 | 엘지디스플레이 주식회사 | 액정표시장치 |
| KR20070116408A (ko) * | 2006-06-05 | 2007-12-10 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치 및 그의 구동 방법 |
| KR20070120670A (ko) * | 2006-06-20 | 2007-12-26 | 삼성전자주식회사 | 액정 표시 장치 및 그의 구동방법 |
| CN100582903C (zh) * | 2007-05-11 | 2010-01-20 | 群康科技(深圳)有限公司 | 液晶显示装置及其驱动电路与驱动方法 |
| JP2008304806A (ja) * | 2007-06-11 | 2008-12-18 | Hitachi Displays Ltd | 液晶表示装置 |
| CN101383130B (zh) * | 2007-09-07 | 2010-12-08 | 北京京东方光电科技有限公司 | 液晶显示器 |
| CN101847376B (zh) * | 2009-03-25 | 2013-10-30 | 北京京东方光电科技有限公司 | 公共电极驱动电路和液晶显示器 |
| CN102013235B (zh) * | 2009-09-04 | 2013-04-17 | 北京京东方光电科技有限公司 | Tft-lcd驱动电路 |
| KR101396688B1 (ko) * | 2012-05-25 | 2014-05-19 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 구동방법 |
| US8896640B2 (en) * | 2012-06-05 | 2014-11-25 | Shenzhen China Star Optoelectronics Technology Co., Ltd | Dislplay panel, flat-panel display device and driving method thereof |
| KR101977592B1 (ko) * | 2012-07-24 | 2019-05-13 | 엘지디스플레이 주식회사 | 공통전압 보상회로를 포함하는 액정표시장치 |
| CN104123920A (zh) * | 2013-07-29 | 2014-10-29 | 深超光电（深圳）有限公司 | 液晶显示装置及其栅极驱动器 |
-
2014
- 2014-11-07 CN CN201410626055.3A patent/CN104299593B/zh active Active
- 2014-11-17 JP JP2017524338A patent/JP6609629B2/ja not_active Expired - Fee Related
- 2014-11-17 GB GB1707160.6A patent/GB2555151B/en not_active Expired - Fee Related
- 2014-11-17 WO PCT/CN2014/091293 patent/WO2016070459A1/zh active Application Filing
- 2014-11-17 RU RU2017116185A patent/RU2654350C1/ru active
- 2014-11-17 KR KR1020177015509A patent/KR102056526B1/ko active IP Right Grant
- 2014-11-17 DE DE112014007139.0T patent/DE112014007139T5/de active Pending
- 2014-11-17 US US14/426,745 patent/US20160335976A1/en not_active Abandoned
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101202018A (zh) * | 2006-12-11 | 2008-06-18 | 瀚宇彩晶股份有限公司 | 输出公共电压的方法和显示装置 |
| CN102013236A (zh) * | 2009-09-04 | 2011-04-13 | 北京京东方光电科技有限公司 | Tft-lcd驱动电路 |
| EP2560156A1 (en) * | 2010-04-16 | 2013-02-20 | Beijing BOE Optoelectronics Technology Co., Ltd. | Driving method for common electrodes, circuit and liquid crystal display thereof |
| WO2013181860A1 (zh) * | 2012-06-05 | 2013-12-12 | 深圳市华星光电技术有限公司 | 显示面板、平板显示装置及其驱动方法 |
| CN104112432A (zh) * | 2013-04-17 | 2014-10-22 | 瀚宇彩晶股份有限公司 | 显示器 |
| CN104050942A (zh) * | 2014-06-10 | 2014-09-17 | 京东方科技集团股份有限公司 | 一种公共电压驱动补偿单元、方法和显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20160335976A1 (en) | 2016-11-17 |
| JP6609629B2 (ja) | 2019-11-20 |
| KR102056526B1 (ko) | 2019-12-16 |
| GB2555151A (en) | 2018-04-25 |
| CN104299593B (zh) | 2017-01-25 |
| CN104299593A (zh) | 2015-01-21 |
| JP2018500586A (ja) | 2018-01-11 |
| DE112014007139T5 (de) | 2017-07-27 |
| GB2555151B (en) | 2021-01-13 |
| KR20170086544A (ko) | 2017-07-26 |
| WO2016070459A1 (zh) | 2016-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2654350C1 (ru) | Жидкокристаллический дисплей | |
| US9483991B2 (en) | Liquid crystal display device and driving method thereof | |
| KR102033569B1 (ko) | 표시 장치 | |
| US20180357972A1 (en) | Pixel Charging Method and Circuit, LCD Panel, and LCD Device | |
| US8248343B2 (en) | Liquid crystal display panel and method for driving pixels thereof | |
| KR20070057523A (ko) | 액정표시장치 | |
| CN105404033A (zh) | 液晶显示装置 | |
| JP2007011363A (ja) | 液晶表示装置及びその駆動方法 | |
| EP2741276A9 (en) | Backlight driving method, backlight driving device, and display device | |
| KR20080104758A (ko) | 액정표시장치와 그 구동방법 | |
| US9842552B2 (en) | Data driving circuit, display device and driving method thereof | |
| CN109036315B (zh) | 显示面板的驱动方法、驱动装置及显示设备 | |
| US20160178973A1 (en) | Liquid Crystal Display Panel and Liquid Crystal Display Device | |
| US10152933B2 (en) | Driving method and system for liquid crystal display | |
| US20130106926A1 (en) | Method, device and system for displaying three-dimensional stereo images | |
| JP2007047788A (ja) | 液晶表示装置 | |
| KR101829460B1 (ko) | 액정표시장치와 이의 구동방법 | |
| KR101785339B1 (ko) | 공통전압 드라이버 및 이를 포함하는 액정표시장치 | |
| KR20100002394A (ko) | 액정표시장치의 구동회로 및 그 구동방법 | |
| KR101476848B1 (ko) | 액정표시장치와 그 구동방법 | |
| JP2012168277A (ja) | 液晶表示パネルの駆動装置および液晶表示装置 | |
| KR102576966B1 (ko) | 표시장치 | |
| KR20070064458A (ko) | 액정표시소자의 구동 장치 | |
| KR20130054723A (ko) | 액정 표시장치 및 그 구동방법 | |
| US9373293B2 (en) | Display panel and display apparatus |