KR20080104758A - 액정표시장치와 그 구동방법 - Google Patents

Abstract

본 발명은 직류화 잔상을 방지하여 표시품질을 높이도록 한 액정표시장치와 그 구동방법에 관한 것이다.

이 액정표시장치는 다수의 데이터라인과 다수의 게이트라인이 형성되고 다수의 액정셀들을 가지는 액정표시패널; 상기 액정셀들에 동일한 극성의 데이터전압이 연속으로 공급되는 2 프레임기간 중 두 번째 프레임기간에 앞선 특정기간 동안 블랙계조와 중간계조 중 어느 하나를 입력 디지털 비디오 데이터에 삽입하는 데이터 제어부; 입력 타이밍신호를 이용하여 데이터 타이밍신호와 게이트 타이밍신호를 발생하고 상기 특정기간 동안 상기 데이터 타이밍신호와 상기 게이트 타이밍신호의 주파수를 빠르게 하는 타이밍신호 제어부; 상기 데이터 타이밍신호에 응답하여 상기 특정기간 동안 상기 블랙계조와 상기 중간계조가 삽입된 디지털 비디오 데이터를 아날로그 전압으로 변환하여 상기 데이터라인들에 공급하는 데이터 구동회로; 및 상기 게이트 타이밍신호에 응답하여 동작하는 다수의 게이트 집적회로들을 이용하여 상기 게이트라인에 스캔펄스를 공급하는 게이트 구동회로를 구비하고; 상기 게이트 타이밍신호는 상기 게이트 집적회로들 별로 독립적으로 공급되어 상기 게이트 집적회로들의 출력을 개별적으로 제어하는 다수의 게이트 출력 인에이블신호를 포함한다.

Description

액정표시장치와 그 구동방법{Liquid Crystal Display and Driving Method thereof}

도 1은 액정표시장치의 액정셀을 보여 주는 등가 회로도.

도 2는 인터레이스 데이터의 일예를 보여 주는 파형도.

도 3은 인터레이스 데이터로 인한 직류화 잔상을 보여 주는 실험 결과 화면.

도 4는 스크롤 데이터로 인한 직류화 잔상을 보여 주는 실험 결과 화면.

도 5는 본 발명의 실시예에 따른 액정표시장치의 구동방법에서 비디오 데이터전압과 블랙계조(또는 중간계조) 전압의 스캔동작을 나타내는 도면.

도 6은 본 발명의 실시예에 따른 액정표시장치의 구동방법을 단계적으로 설명하기 위한 흐름도.

도 7은 본 발명의 실시예에 따른 액정표시장치의 구동방법을 적용할 때 스크롤 데이터에서 직류화잔상이 나타나지 않는 원리를 설명하기 위한 도면.

도 8은 모든 액정셀들에 충전되는 데이터전압들이 2 프레임기간 동안 동일한 극성일 때 두 번째 프레임기간에서 광이 급상승하는 실험결과를 보여 주는 광파형도.

도 9는 본 발명의 실시예에 따른 액정표시장치에서 다수의 프레임기간 동안 실험으로 측정된 광파형을 나타내는 도면.

도 10은 본 발명의 실시예에 따른 액정표시장치의 구동방법을 적용할 때 인터레이스 데이터에서 직류화잔상이 나타나지 않는 원리를 설명하기 위한 도면.

도 11은 본 발명의 실시예에 따른 액정표시장치를 나타내는 블록도.

도 12는 특정기간 동안 도 11에 도시된 액정표시장치의 게이트 구동회로를 제어하기 위한 게이트 타이밍 신호들을 나타내는 파형도.

도 13은 특정기간 동안 제1 블록에 비디오 데이터전압을 공급하기 위한 게이트 타이밍 신호를 나타내는 파형도.

도 14는 특정기간 동안 제2 블록에 반대극성의 블랙계조전압 또는 반대극성의 중간계조전압을 공급하기 위한 게이트 타이밍 신호를 나타내는 파형도.

도 15는 타이밍 콘트롤러에서 데이터 제어부와 타이밍신호 제어부를 상세히 나타내는 회로도.

< 도면의 주요 부분에 대한 부호의 설명 >

100 : 액정표시패널 101 : 타이밍 콘트롤러

103 : 데이터 구동회로 104 : 게이트 구동회로

105 : 시스템 106 : 라인 메모리

150 : 데이터 제어부 154 : 타이밍신호 제어부

156 : 프레임 카운터

본 발명은 액정표시장치에 관한 것으로, 특히 직류화 잔상을 방지하여 표시품질을 높이도록 한 액정표시장치와 그 구동방법에 관한 것이다.

액정표시장치는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시한다. 액티브 매트릭스(Active Matrix) 타입의 액정표시장치는 도 1과 같이 액정셀(Clc)마다 형성된 박막트랜지스터(Thin Film Transistor, TFT)를 이용하여 액정셀들에 공급되는 데이터전압을 스위칭하여 데이터를 능동적으로 제어하므로 동화상의 표시품질을 높일 수 있다. 도 1에 있어서, 도면부호 "Cst"는 액정셀(Clc)에 충전된 데이터전압을 유지하기 위한 스토리지 커패시터(Storage Capacitor, Cst), 'D1'은 데이터전압이 공급되는 데이터라인, 그리고 'G1'은 스캔전압이 공급되는 게이트라인을 각각 의미한다.

이와 같은 액정표시장치는 직류 옵셋 성분을 감소시키고 액정의 열화를 줄이기 위하여, 이웃한 액정셀들 사이에서 극성이 반전되고 프레임기간 단위로 극성이 반전되는 인버젼 방식(Inversion)으로 구동되고 있다. 그런데 데이터전압의 두 극성 중에서 어느 한 극성이 장시간 우세적(dominant)으로 공급되면 잔상이 발생한다. 이러한 잔상을 액정셀에 동일 극성의 전압이 반복적으로 충전되므로 "직류화 잔상(DC Image sticking)"이라 한다. 이러한 예 중 하나는 액정표시장치에 인터레이스(Interlace) 방식의 데이터전압들이 공급되는 경우이다. 인터레이스 방식은 기수 프레임기간 동안 기수 수평라인의 액정셀들에 표시될 기수라인 데이터전압만을 포함하고, 우수 프레임기간 동안 우수 수평라인의 액정셀들에 표시될 데이터전압만을 포함한다.

도 2는 액정셀(Clc)에 공급되는 인터레이스방식의 데이터전압의 일예를 보여주는 파형도이다. 이 예는 도 2와 같은 데이터전압이 공급되는 액정셀(Clc)을 기수 수평라인에 배치된 액정셀들 중 어느 하나로 가정한다.

도 2를 참조하면, 액정셀(Clc)에는 기수 프레임기간 동안 정극성 전압이 공급되고 우수 프레임기간 동안 부극성 전압이 공급된다. 인터레이스 방식에서, 기수 수평라인에 배치된 액정셀(Clc)에는 기수 프레임기간 동안에만 높은 정극성 데이터전압이 공급되기 때문에, 4 개의 프레임기간 동안 박스 내의 파형과 같이 정극성 데이터전압이 부극성 데이터전압에 비하여 우세적으로 되어 직류화 잔상이 나타나게 된다. 도 3은 인터레이스 데이터로 인하여 나타나는 직류화 잔상의 실험 결과를 보여주는 이미지이다. 도 3의 좌측 이미지와 같은 원 화상을 인터레이스방식으로 액정표시패널에 일정시간 동안 공급하면 액정셀(Clc)에 충전되는 데이터전압이 도 2와 같이 기수 프레임과 우수 프레임에서 현저히 달라진다. 그 결과, 좌측 이미지와 같은 원 화상 후에 그 액정셀(Clc)에 중간계조 예를 들면 127 계조의 데이터전압을 공급하면 우측 이미지와 같이 원 화상의 패턴이 희미하게 보이는 직류화 잔상이 나타난다.

직류화 잔상의 다른 예로써, 동일한 화상을 일정한 속도로 이동 또는 스크롤(scroll)시키면 스크롤되는 그림의 크기와 스크롤 속도(이동속도)의 상관 관계에 따라 액정셀(Clc)에 동일 극성의 전압이 반복적으로 축적되어 직류화 잔상이 나타날 수 있다. 이러한 실예는 도 4와 같다. 도 4는 사선 패턴과 문자 패턴을 일정한 속도로 이동시킬 때 나타나는 직류화 잔상의 실험 결과를 보여주는 이미지이다.

액정표시장치에서는 직류화 잔상에 의해 동화상 표시품질이 떨어질 뿐 아니라 육안으로 휘도차이를 주기적으로 느끼는 플리커(Flicker) 현상에 의해서도 표시품질이 떨어진다. 따라서, 액정표시장치의 표시품질을 높이기 위해서는 직류화 잔상을 해결함과 동시에 플리커 현상을 방지하여야 한다.

본 발명의 목적은 상기 종래 기술의 문제점들을 해결하고자 안출된 발명으로써 직류화 잔상을 줄이도록 한 액정표시장치와 그 구동방법을 제공하는데 있다.

본 발명의 다른 목적은 플리커를 방지하여 표시품질을 높이도록 한 액정표시장치와 그 구동방법을 제공하는데 있다.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치는 다수의 데이터라인과 다수의 게이트라인이 형성되고 다수의 액정셀들을 가지는 액정표시패널; 상기 액정셀들에 동일한 극성의 데이터전압이 연속으로 공급되는 2 프레임기간 중 두 번째 프레임기간에 앞선 특정기간 동안 블랙계조와 중간계조 중 어느 하나를 입력 디지털 비디오 데이터에 삽입하는 데이터 제어부; 입력 타이밍신호를 이용하여 데이터 타이밍신호와 게이트 타이밍신호를 발생하고 상기 특정기간 동안 상기 데이터 타이밍신호와 상기 게이트 타이밍신호의 주파수를 빠르게 하는 타이밍신호 제어부; 상기 데이터 타이밍신호에 응답하여 상기 특정기간 동안 상기 블랙계조와 상기 중간계조가 삽입된 디지털 비디오 데이터를 아날로그 전압으로 변환하여 상기 데이터라인들에 공급하는 데이터 구동회로; 및 상기 게이트 타이밍신호에 응답하여 동작하는 다수의 게이트 집적회로들을 이용하여 상기 게이트라인에 스캔펄스를 공급하는 게이트 구동회로를 구비하고; 상기 게이트 타이밍신호는 상기 게이트 집적회로들 별로 독립적으로 공급되어 상기 게이트 집적회로들의 출력을 개별적으로 제어하는 다수의 게이트 출력 인에이블신호를 포함한다.

상기 액정표시패널은 상기 특정기간 동안 상기 게이트 집적회로들에 의해 독립적으로 스캔펄스들이 공급되는 다수의 블록으로 분할 구동한다.

상기 다수의 블록 중 어느 하나의 블록에 포함된 상기 액정셀들에는 상기 특정기간 동안 상기 데이터 구동회로로부터 공급되는 비디오 데이터전압을 충전한 후에 상기 비디오 데이터전압의 극성과 반대 극성을 가지는 상기 블랙계조와 상기 중간계조 중 어느 한 계조의 전압을 충전한다.

상기 다수의 블록 중 다른 블록에 포함된 상기 액정셀들에는 상기 특정기간 동안 상기 블랙계조와 상기 중간계조 중 어느 한 계조의 전압을 충전한 후에 상기 비디오 데이터전압을 충전한다.

상기 특정기간 동안, 상기 게이트 타이밍신호와 상기 데이터 타이밍신호의 주파수는 다른 기간에 비하여 [i(i는 2 이상의 정수)+1]/i 배 만큼 체배된다.

상기 게이트 타이밍신호들은 상기 게이트 집적회로의 출력 시작을 지시하고 상기 특정기간 동안 짧은 펄스폭과 상대적으로 넓은 펄스폭으로 발생되는 게이트 스타트 펄스를 더 포함한다.

상기 게이트 출력 인에이블신호들은 주기적으로 짧은 펄스폭과 상대적으로 넓은 펄스폭으로 발생되며 위상이 순차적으로 쉬프트되어 상기 게이트 집적회로들에 공급된다.

상기 게이트 출력 인에이블신호는 상기 비디오 데이터전압이 공급되는 i 개의 행을 상기 액정표시패널의 제1 블록에서 순차적으로 선택하기 위한 i 개의 펄스그룹들과, 상기 i 개의 펄스그룹들 사이에서 1 수평기간 이상 로우논리전압을 유지하는 휴지기간을 포함한다.

상기 제1 블록의 게이트라인들에 공급되는 스캔펄스는 상기 짧은 폭의 게이트 스타트 펄스에 의해 펄스폭이 짧고 서로 비중첩된다.

상기 휴지기 동안 상기 블랙계조와 상기 중간계조의 전압이 공급되는 제2 블록의 게이트라인들에 공급되는 스캔펄스는 상기 넓은 펄스폭의 게이트 스타트펄스에 의해 펄스폭이 상대적으로 넓고 상기 제2 블록 내에 포함된 상기 i 개의 게이트라인들에 순차적으로 공급되는 i 개의 스캔펄스들은 일부기간에서 중첩된다.

상기 데이터 구동회로는 i 개의 스캔펄스들이 중첩되는 기간에 동기하에 상기 블랙계조와 상기 중간계조의 전압 중 어느 하나를 상기 데이터라인들에 공급한다.

본 발명의 실시예에 따른 액정표시장치의 구동방법은 상기 액정셀들에 동일 한 극성의 데이터전압이 연속으로 공급되는 2 프레임기간 중 두 번째 프레임기간에 앞선 특정기간 동안 블랙계조와 중간계조 중 어느 하나를 입력 디지털 비디오 데이터에 삽입하는 단계; 입력 타이밍신호를 이용하여 데이터 타이밍신호와 게이트 타이밍신호를 발생하고 상기 특정기간 동안 상기 데이터 타이밍신호와 상기 게이트 타이밍신호의 주파수를 빠르게 하는 단계; 상기 데이터 타이밍신호에 응답하여 상기 특정기간 동안 상기 블랙계조와 상기 중간계조가 삽입된 디지털 비디오 데이터를 아날로그 전압으로 변환하여 상기 데이터라인들에 공급하는 단계; 및 상기 게이트 타이밍신호에 응답하여 동작하는 다수의 게이트 집적회로들을 이용하여 상기 게이트라인들에 스캔펄스를 공급하는 단계를 포함한다.

이하, 도 5 내지 도 15를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.

도 5 및 도 6을 참조하면, 본 발명의 실시예에 따른 액정표시장치는 타이밍 신호를 카운트하여 현재 프레임기간을 판단하고, 현재 프레임기간이 제N(N은 바람직하게는 8 이상의 배수) 프레임기간이면, 액정셀들에 공급되는 비디오 데이터전압의 극성을 제N+1 프레임기간과 동일하게 제어하고, 표시화면을 다수의 블록으로 가상 분할하여 어느 한 블록부터 액정셀들에 정상적인 비디오 데이터 전압을 순차적으로 공급하기 시작하고, 상기 다른 블록의 액정셀들에 반대극성의 블랙계조 혹은 중간계조전압을 공급한다.(S61, S62, S64)

도 5와 같이, 표시화면이 3 개의 블록으로 가상분할되는 예로 가정하면, 본 발명의 실시예에 따른 액정표시장치는 블록 수에 대응하는 3 개의 게이트 집적회로 들(Integrated Circuit, 이하, "G-IC"라 함)에 서로 독립적인 게이트 출력 인에이블신호(Gate Output Enable, GOE)를 공급하여 G-IC들 각각의 출력을 독립적으로 제어한다. 제N 프레임기간 동안, 제1 블록(BL1)의 액정셀들에는 i(i는 2 이상의 정수) 행 단위로 비디오 데이터 전압들이 순차적으로 공급되고, 제1 블록(BL1)에서 i 개의 행에 데이터전압들이 공급된 후에 제2 블록(BL2)에서 i 개의 행에 반대극성의 블랙계조전압 혹은 중간계조전압이 동시에 공급된다. 이어서, 제1 블록(BL1)의 모든 액정셀들에 비디오 데이터전압이 공급되고, 제2 블록(BL2)의 모든 액정셀들에 블록계조 혹은 중간계조전압이 모두 공급된 후에, 제2 블록(BL2)의 액정셀들에는 i 행 단위로 비디오 데이터 전압들이 순차적으로 공급되고, 제2 블록(BL2)에서 i 개의 행에 데이터전압들이 공급된 후에 제3 블록(BL3)에서 i 개의 행에 반대극성의 블랙계조전압 혹은 중간계조전압이 동시에 공급된다. 이어서, 제2 블록(BL2)의 모든 액정셀들에 비디오 데이터전압이 공급되고, 제3 블록(BL3)의 모든 액정셀들에 블록계조 혹은 중간계조전압이 모두 공급된 후에, 제3 블록(BL3)의 액정셀들에는 i 행 단위로 비디오 데이터 전압들이 순차적으로 공급되고, 제3 블록(BL3)에서 i 개의 행에 데이터전압들이 공급된 후에 제1 블록(BL1)에서 i 개의 행에 반대극성의 블랙계조전압 혹은 중간계조전압이 동시에 공급된다.

본 발명의 실시예에 따른 액정표시장치는 현재 프레임기간이 제N 프레임기간이 아니면, 액정셀에 표시되는 데이터전압의 극성을 1 행 또는 2 행 단위로 반전시키고 1 프레임기간 단위로 반전시키고 모든 블록들(BL1 내지 BL3)에 정상적인 비디오 데이터전압을 순차적으로 공급한다.(S61, S63)

도 7 내지 도 10은 본 발명의 실시예들에 따른 액정표시장치에 스크롤 데이터가 공급될 때 직류화 잔상과 플리커 예방 효과를 설명하기 위한 도면이다.

본 발명은 기호나 문자를 프레임당 일정한 속도로 이동시키는 스트롤 데이터에서 n 프레임 단위로 2 프레임기간 동안 동일한 극성패턴을 가지는 극성제어신호(POL)를 발생시켜 2 프레임기간 동안 동일 액정셀에 공급되는 데이터전압의 극성을 도 7과 같이 "(-)+ +" -> "(+)- -" -> "(-)+ +" -> "(+)- -"로 제어한다. 따라서, 본 발명은 일정한 속도로 기호나 문자가 이동하는 스크롤 데이터에서 액정셀에 충전되는 전압의 극성이 주기적으로 반전되도록 제어함으로써 동일 극성의 전압이 누적되어 나타나는 직류화 잔상을 예방할 수 있다. "()"안의 부호는 블랙계조전압 혹은 중간계조전압의 극성으로써 액정셀의 충전양을 저하시켜 2 프레임기간 동안 액정셀에 동일 극성의 데이터전압이 과충전되는 현상을 방지한다. 이러한 "()" 안의 반대극성 전압이 없다면 도 8과 같이 제N+1 프레임기간 동안 액정셀의 과충전으로 인하여 휘도가 원하는 수준이상으로 높아져 N 개의 프레임기간 단위로 플리커가 나타날 수 있다. 본 발명의 실시예에 따른 액정표시장치의 구동방법은 N 개의 프레임기간 단위로 액정셀들에 정상적인 비디오 데이터전압의 반대극성을 가지는 블랙계조전압 또는 중간계조전압을 액정셀에 충전시켜 도 9와 같이 N+1 번째 프레임기간 동안 플리커를 방지할 수 있다.

도 10은 본 발명의 실시예에 따른 액정표시장치에 인터레이스 데이터가 공급될 때 직류화 잔상과 플리커 예방 효과를 설명하기 위한 도면이다.

도 10을 참조하면, 액정셀에 인터레이스 데이터가 공급되면 그 액정셀에는 제N 프레임기간과 제N+2 프레임기간에만 높은 데이터전압이 공급되고, 제N+1 프레임기간과 제N+3 프레임기간에 상대적으로 낮은 블랙전압 혹은 평균전압이 공급된다. 그 결과, 제N 프레임기간에 공급되는 정극성 데이터전압과 제N+2 프레임기간에 공급되는 부극성 데이터전압이 중화되어 액정셀(Clc)에 편향된 극성의 전압이 축적되지 않는다. 따라서, 본 발명의 실시예에 따른 액정표시장치는 인터레이스 데이터가 공급될 때에 직류화 잔상과 플리커가 나타나지 않는다.

도 11은 본 발명의 실시예에 따른 액정표시장치로써 표시화면이 3 개의 블록으로 분할 구동하는 회로구성을 나타낸다. 도 12는 도 11에 도시된 타이밍 콘트롤러(101)의 출력신호들의 파형을 나타낸다.

도 11 및 도 12를 참조하면, 본 발명의 제1 실시예에 따른 액정표시장치는 액정표시패널(100), 타이밍 콘트롤러(101), 데이터 구동회로(103), 및 게이트 구동회로(104)를 구비한다.

액정표시패널(100)은 두 장의 유리기판 사이에 액정분자들이 주입된다. 이 액정표시패널(100)은 m 개의 데이터라인들(D1 내지 Dm)과 n 개의 게이트라인들(G1 내지 Gn)의 교차 구조에 의해 매트릭스 형태로 배치된 m×n 개의 액정셀들(Clc)을 포함한다.

액정표시패널(100)의 하부 유리기판에는 데이터라인들(D1 내지 Dm), 게이트라인들(G1 내지 Gn), TFT들, TFT에 접속된 액정셀(Clc)의 화소전극들(1), 및 스토리지 커패시터(Cst) 등이 형성된다. 액정표시패널(100)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터 및 공통전극(2)이 형성된다. 공통전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 상부 유리기판 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극(1)과 함께 하부 유리기판 상에 형성된다. 액정표시패널(100)의 상부 유리기판과 하부 유리기판 상에는 광축이 직교하는 편광판이 부착되고 액정과 접하는 계면에 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다.

타이밍 콘트롤러(101)는 기준 타이밍신호들(Vsync, Hsync, DE, CLK)을 입력받아 데이터 구동회로(103)와 게이트 구동회로(104)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 발생한다. 타이밍 제어신호들은 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭신호(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(GOE) 등의 게이트 타이밍 제어신호를 포함한다. 또한, 타이밍 제어신호들은 소스 스타트 펄스(Source Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 소스 출력 인에이블신호(SOE), 극성제어신호(POL) 등의 데이터 타이밍 제어신호를 포함한다.

게이트 스타트 펄스(GSP)는 한 화면이 표시되는 1 수직기간 중에서 스캔이 시작되는 시작 수평라인 즉, 제1 게이트라인에 공급되는 제1 스캔펄스를 지시하는 타이밍 제어신호로써 게이트 구동회로(104)의 쉬프트 레지스터에서 첫 번째 스테이지에 공급되어 첫 번째 스캔펄스를 출력시킨다. 이 게이트 스타트 펄스(GSP)는 비디오 데이터전압이 공급되는 i 개의 행을 순차적으로 선택하는 넓은 펄스폭의 제1 게이트 스타트 펄스(GSP1)와, 비디오 데이터전압의 반대극성을 가지는 블랙계조전 압 또는 중간계조전압이 동시에 공급되는 i+1 개의 행을 선택하는 넓은 제2 게이트 스타트 펄스(GSP2)를 포함한다. 게이트 쉬프트 클럭신호(GSC)은 게이트 구동회로 내의 쉬프트 레지스터에 입력되어 게이트 스타트 펄스(GSP)를 순차적으로 쉬프트시키기 위한 타이밍 제어신호이다. 게이트 출력 인에이블신호(GOE)는 게이트 구동회로(104)의 G-IC들의 출력을 지시하는 타이밍 신호이다. 이 게이트 출력 인에이블신호(GOE)의 펄스와 펄스 사이에서 스캔펄스가 G-IC의 출력채널을 통해 출력되며, 게이트 출력 인에이블(GOE)의 펄스 구간에는 G-IC로부터 스캔펄스가 출력되지 않는다. 이러한 게이트 출력 인에이블신호(GOE)는 블록들(BL1 내지 BL3) 별로 스캔펄스의 공급을 개별 제어하기 위하여 G-IC별로 공급된다. 따라서, 표시화면이 3 개의 블록들(BL1 내지 BL3)로 분할 구동한다고 할 때, 게이트 출력 인에이블신호(GOE)는 제1 블록(BL1)에 스캔신호를 공급하기 위한 제1 G-IC(G-IC1)의 출력을 제어하기 위한 제1 게이트 출력 인에이블신호(GOE1), 제2 블록(BL2)에 스캔신호를 공급하기 위한 제2 G-IC(G-IC2)의 출력을 제어하기 위한 제2 게이트 출력 인에이블신호(GOE1), 및 제3 블록(BL3)에 스캔신호를 공급하기 위한 제3 G-IC(G-IC3)의 출력을 제어하기 위한 제3 게이트 출력 인에이블신호(GOE3)를 포함한다.

소스 스타트 펄스(SSP)는 데이터가 표시될 1 수평라인에서 시작 화소를 지시한다. 소스 샘플링 클럭(SSC)은 라이징(Rising) 또는 폴링(Falling) 에지에 기준하여 데이터 구동회로(103) 내에서 데이터의 래치동작을 지시한다. 극성제어신호(POL)는 액정표시패널(100)의 액정셀들(Clc)에 공급될 비디오 데이터전압, 블랙전압, 및 중간계조전압의 극성을 지시한다.

이러한 게이트/데이터 타이밍 신호들은 제N 프레임기간 동안 i+1 수평기간 동안 i 개의 행에 비디오 데이터전압이 순차적으로 공급되고 i 개의 행에 반대극성의 블랙계조전압 또는 반대극성의 중간계조을 동시에 공급하여야 하는 주파수를 가져야 한다. 이에 비하여, 제N 프레임기간을 제외한 다른 프레임기간 동안 타이밍 신호들의 주파수는 반대극성의 블랙계조전압 또는 중간계조전압이 공급되지 않는다. 따라서, 제N 프레임기간을 제외한 다른 프레임기간에서 발생되는 타이밍신호들의 주파수를 1이라 할 때 제N 프레임기간 동안 발생되는 타이밍신호들의 주파수는 (i+1)/i 배만큼 체배되어야 한다. 예컨대, 후술하는 실시예와 같이 특정 블록에서 비디오 데이터전압이 공급되는 4 개의 행을 순차적으로 선택하고, 다른 블록에서 반대극성의 블랙계조전압 또는 중간계조전압이 공급되는 4 개의 행을 동시에 선택하기 위해서, 제N 프레임기간 동안 타이밍신호들의 주파수는 제N 프레임기간 이외의 다른 프레임기간에서 발생되는 정상 타이밍 신호들에 비하여 5/4배 만큼 빨라져야 한다. 특정 블록에서 비디오 데이터전압이 공급되는 2 개의 행을 순차적으로 선택하고, 다른 블록에서 반대극성의 블랙계조전압 또는 중간계조전압이 공급되는 2 개의 행을 동시에 선택한다면, 제N 프레임기간 동안 타이밍신호들의 주파수는 제N 프레임기간 이외의 다른 프레임기간에서 발생되는 정상 타이밍 신호들에 비하여 3/2배 만큼 빨라져야 한다. 타이밍 콘트롤러(101)는 입력 디지털 비디오 데이터(RGB)를 기수 화소 데이터들(RGBodd)과 우수 화소 데이터들(RGBeven)로 분리하여 데이터 구동회로(103)에 공급되는 데이터의 전송 주파수를 1/2로 낮춘다.

데이터 구동회로(103)는 제N 프레임기간 이외의 다른 프레임기간들에 비하여 제N 프레임기간 동안 스캔펄스에 동기되어 높은 데이터 타이밍 제어신호들에 응답하여 빠르게 동작한다. 이 데이터 구동회로(103)는 타이밍 콘트롤러(101)의 제어 하에 디지털 비디오 데이터(RGBodd, RGBeven)와 디지털 블랙계조 데이터(또는 디지털 중간계조 데이터)를 래치한다. 그리고 데이터 구동회로(103)는 디지털 비디오 데이터(RGBodd, RGBeven) 또는 디지털 블랙계조 데이터(또는 디지털 중간계조 데이터)를 극성제어신호(POL)에 따라 아날로그 정극성/부극성 감마보상전압으로 변환하여 정극성/부극성 아날로그 데이터전압을 발생하고 그 데이터전압들을 데이터라인들(D1 내지 Dm)에 공급한다.

게이트 구동회로(104)는 쉬프트 레지스터, 쉬프트 레지스터의 출력신호를 액정셀의 TFT 구동에 적합한 스윙폭으로 변환하기 위한 레벨 쉬프터 및 레벨 쉬프터와 게이트라인(G1 내지 Gn) 사이에 접속되는 출력 버퍼를 각각 포함하는 다수의 G-IC(G-IC1 내지 G-IC3)로 구성된다. 표시화면이 3 개의 블록들(BL1 내지 BL3)로 분할 구동할 때, 게이트 구동회로(104)는 3 개의 G-IC들(G-IC1 내지 G-IC3)을 포함한다. 이 게이트 구동회로(104)는 게이트 타이밍 제어신호들에 응답하여 스캔펄스를 게이트라인들에 공급한다.

본 발명의 실시예에 따른 액정표시장치는 타이밍 콘트롤러(101)에 디지털 비디오 데이터(RGB)와 타이밍신호들(Vsync, Hsync, DE, CLK)을 공급하는 시스템(105)을 더 구비한다.

시스템(105)은 방송신호, 외부기기 인터페이스회로, 그래픽처리회로, 라인 메모리(106) 등을 포함하여 방송신호나 외부기기로부터 입력되는 영상소스로부터 비디오 데이터를 추출하고 그 비디오 데이터를 디지털로 변환하여 타이밍 콘트롤러(101)에 공급한다. 시스템(105)에서 수신되는 인터레이스 방송신호는 라인메모리(106)에 저장된다. 인터레이스 방송신호의 비디오 데이터는 기수 프레임기간에 기수라인에만 존재하고 우수 프레임기간에 우수라인에만 존재한다. 따라서, 시스템(105)은 인터레이스 방송신호를 수신하면 라인 메모리(106)에 저장된 유효 데이터들의 평균값 또는 블랙 데이터값으로 기수 프레임기간의 우수라인 데이터, 그리고 우수 프레임의 기수라인 데이터를 발생한다. 이 시스템(105)은 디지털 비디오 데이터와 함께 기준 타이밍신호들(Vsync, Hsync, DE, CLK)을 타이밍 콘트롤러(101)에 공급한다. 기준 타이밍신호들은 1 프레임기간을 지시하는 수직 동기신호(Vsync), 1 행에 대응하는 1 수평기간을 지시하는 수평 동기신호(Hsync), 표시화면의 수직해상도에 포함된 모든 행들의 유효 비디오 데이터들이 존재하는 기간을 지시하는 데이터 인에이블신호(DE), 및 클럭(CLK)을 포함한다. 또한, 시스템(105)은 타이밍 콘트롤러(101), 데이터 구동회로(103), 게이트 구동회로(104), 액정표시패널(100)의 구동전압을 발생하는 직류-직류 변환기(DC-DC convertor), 백라이트 유닛의 광원 점등을 위한 인버터 등의 회로에 전원을 공급한다.

도 13은 제N 프레임기간 동안, 제1 블록(BL1)에 비디오 데이터전압을 공급하기 위한 게이트 타이밍 신호를 나타낸다. 이 게이트 타이밍 신호들은 4 개의 스캔펄스들을 순차적으로 발생한 후에 다른 블록에서 4 개의 행에 반대극성의 블랙계조전압 또는 반대극성의 중간계조전압이 공급되는 1 수평기간 동안 출력을 발생하지 않는 예의 게이트 타이밍 신호들이다.

도 13을 참조하면, 제1 G-IC(G-IC1)는 대략 1 수평기간(1H)의 펄스폭을 가지는 제1 게이트 스타트 펄스(GSP1)에 응답하여 1 수평기간의 주기를 갖는 게이트 쉬프트 클럭(GSC)의 라이징 에지 동기하여 제1 게이트 스타트 펄스(GSP1)를 쉬프트시켜 출력 즉, 스캔펄스를 제1 블록(BL1)의 게이트라인들에 대략 1 수평기간의 펄스폭을 가지는 스캔펄스들(G-OUT1(BL1) 내지 G-OUT4(BL1)을 순차적으로 공급한다. 게이트 쉬프트 클럭(GSC)는 4 수평기간 동안 4 개가 발생된 후 다른 블록에서 반대극성의 블랙계조전압 또는 반대극성의 중간계조전압이 공급되는 1 수평기간 동안 발생되지 않는다. 제1 게이트 출력 인에이블신호(GOE1)의 펄스들은 4 개의 게이트 쉬프트 클럭(GSC)의 라이징 에지에 동기하여 발생한 후에, 대략 1 수평기간 동안 하이논리전압을 유지하여 제1 G-IC(G-IC1)의 출력을 차단한다. 따라서, 제1 블록(BL1)에서 4 개의 행이 스캔펄스들(G-OUT1(BL1) 내지 G-OUT4(BL1))에 의해 순차적으로 선택되어 비디오 데이터전압이 공급된 후 제1 블록(BL1)은 다섯 번째 행에서 제1 G-IC(G-IC1)로부터 출력이 없으므로 이미 충전된 데이터전압을 유지한다.

도 14는 제N 프레임기간 동안, 제2 블록(BL2)에 반대극성의 블랙계조전압 또는 반대극성의 중간계조전압을 공급하기 위한 게이트 타이밍 신호를 나타낸다. 이 게이트 타이밍 신호들은 4 개의 행에 반대극성의 블랙계조전압 또는 반대극성의 중간계조전압을 1 수평기간 동안 동시에 공급하기 위하여 `1 수평기간 동안 스캔펄스들이 중첩되는 예의 게이트 타이밍 신호들이다.

도 14를 참조하면, 제2 G-IC(G-IC2)는 대략 4 수평기간(4H)의 펄스폭을 가지는 제2 게이트 스타트 펄스(GSP2)에 응답하여 1 수평기간의 주기를 갖는 게이트 쉬 프트 클럭(GSC)의 라이징 에지에 동기하여 제2 게이트 스타트 펄스(GSP2)를 쉬프트키셔 출력 즉, 스캔펄스들(G-OUT1(BL2) 내지 G-OUT(BL2))을 제2 블록(BL2)의 게이트라인들에 순차적으로 공급한다. 게이트 쉬프트 클럭(GSC)은 4 수평기간 동안 4 개가 발생된 후 다른 블록에서 데이터 공급이 차단되는 1 수평기간 동안 발생되지 않는다. 제2 게이트 출력 인에이블신호(GOE2)의 펄스들은 4 개의 게이트 쉬프트 클럭(GSC)이 발생되는 4 수평기간 동안 하이논리전압을 유지하여 제2 G-IC(G-IC2)의 출력을 차단하고, 다른 블록에서 데이터가 차단되는 1 수평기간 동안 로우논리전압을 발생되어 제2 G-IC(G-IC2)의 출력을 발생시킨다. 제2 G-IC(G-IC2)로부터 출력되는 스캔펄스들(G-OUT1(BL2) 내지 G-OUT(BL2))의 펄스폭은 제2 게이트 스타트 펄스(GSP2)의 펄스폭과 게이트 쉬프트 클럭(GSC)에 따라 5 수평기간으로 발생된다. 따라서, 게이트 쉬프트 클럭(GSC)이 발생되지 않는 1 수평기간 동안, 제2 블록(BL2)에서 4 개의 행이 동시에 선택된다. 이때 데이터 구동회로(103)는 반대극성의 블랙계조전압 또는 반대극성의 중간계조전압을 데이터라인들에 공급한다.

결과적으로, 도 5, 도 12 내지 도 13에서 알 수 있는 바와 같이 본 발명의 실시예에 따른 액정표시장치는 제N 프레임기간 동안 타이밍신호의 주파수를 빠르게 하여 특정 블록에서 i 수평기간 동안 i 개의 행에 비디오 데이터전압이 순차적으로 공급한 후, 1 수평기간 동안 다른 블록에서 i 개의 행에 반대극성의 블랙계조전압 또는 반대극성의 중간계조전압을 공급한다.

도 15는 타이밍 콘트롤러(101)에서 데이터 제어부와 타이밍신호 제어부를 상세히 나타내는 회로도이다.

도 15를 참조하면, 타이밍 콘트롤러(101)는 프레임 카운터(156), 데이터 제어부(150), 및 타이밍신호 제어부(154)를 구비한다.

프레임 카운터(156)는 기준 타이밍 신호 또는 타이밍신호 제어부(154)로부터 공급되는 게이트 스타트펄스(GSP)를 카운트하여 프레임 수를 판단한다. 이 프레임 카운터(156)는 제N 프레임기간을 지시하는 선택신호(SEL)를 데이터 제어부(150)와 타이밍신호 제어부(154)의 출력 제어단자에 공급하여 데이터 제어부(150)와 타이밍신호 제어부(154)의 출력을 제어한다.

데이터 제어부(150)는 제N 프레임기간 동안 디지털 비디오 데이터에 주기적으로 디지털 블랙계조 데이터 또는 디지털 중간계조 데이터를 삽입하고 기수 데이터와 우수 데이터로 분리하여 데이터 구동회로(103)에 공급하는 반면, 제N 프레임기간 이외의 다른 프레임기간들에서 입력 디지털 비디오 데이터(RGB)를 다른 데이터 삽입없이 기수 데이터와 우수 데이터로 분리하여 데이터 구동회로(103)에 공급한다. 이를 위하여 데이터제어부(150)는 프레임 메모리(152), 블랙/중간계조 삽입부(151), 및 멀티플렉서(153)를 구비한다. 블랙/중간계조 삽입부(151)는 입력 디지털 비디오 데이터(RGB)를 프레임 메모리(152)에 저장하고, 프레임 메모리(152)로부터 읽어들인 디지털 비디오 데이터(RGB)에 주기적으로 디지털 블랙계조 또는 디지털 중간계조 데이터를 삽입한다. 멀티플렉서(153)는 프레임 카운터(156)로부터 공급되는 선택신호(SEL)에 응답하여 제N 프레임기간 동안 블랙/중간계조 삽입부(151)로부터 입력되는 데이터들을 출력하는 반면에, 제N 프레임기간 이외의 다른 프레임기간 동안 별도의 블랙계조나 별도의 중간계조가 삽입되지 않은 입력 디지털 비디오 데이터(RGB)를 출력한다. 이 멀티플렉서(153)로부터 출력되는 데이터들은 6 개의 데이터전송버스를 통해 기수 데이터와 우수 데이터로 분리되어 데이터 구동회로(103)에 전송된다.

타이밍신호 제어부(154)는 데이터 구동회로(103)와 게이트 구동회로(104)의 동작 타이밍을 제어하기 위한 타이밍신호들을 발생하고, 그 타이밍신호들의 주파수를 제N 프레임기간 동안 빠르게 한다. 이를 위하여, 타이밍신호 제어부(154)는 타이밍신호 생성부(155), 주파수 체배부(157) 및 멀티플렉서(158)를 구비한다. 타이밍신호 생성부(155)는 시스템(105)으로부터 입력되는 기준 타이밍신호들을 이용하여 게이트 타이밍신호와 데이터 타이밍신호를 정상 구동 주파수로 발생한다. 주파수 체배부(157)는 주파수가 빠른 내부 클럭을 기준으로 타이밍신호 생성부(155)로부터의 타이밍신호들의 주파수를 (i+1)/i 배만큼 체배한다. 멀티플렉서(158)는 프레임 카운터(156)로부터의 선택신호(SEL)에 응답하여 제N 프레임기간 동안 주파수 체배부(157)에 의해 주파수가 높아진 타이밍신호들을 데이터 구동회로(103)와 게이트 구동회로(104)에 공급하는 반면, 제N 프레임기간 이외의 다른 프레임기간 동안 타이밍신호 생성부(155)로부터의 정상 주파수의 타이밍 신호들을 데이터 구동회로(103)와 게이트 구동회로(104)에 공급한다.

상술한 바와 같이, 본 발명의 실시예에 따른 액정표시장치와 그 구동방법은 1 프레임기간 단위로 액정셀에 공급되는 데이터전압의 극성을 반전시키되, 주기적 으로 2 프레임기간 동안 상기 액정셀에 공급되는 데이터전압의 극성을 동일하게 하여 직류화잔상을 방지할 수 있을 뿐만 아니라, 상기 2 프레임기간 중에서 두번째 프레임기간 전에 반대극성의 블랙계조 혹은, 반대극성의 중간계조를 일시적으로 충전시켜 액정셀의 과충전을 방지하여 플리커를 예방할 수 있다. 따라서, 본 발명의 실시예에 따른 액정표시장치는 직류화잔상을 일으킬 수 있는 데이터들이 입력되더라도 직류화잔상과 플리커가 없는 고품위의 화상을 구현할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (10)

1. 다수의 데이터라인과 다수의 게이트라인이 형성되고 다수의 액정셀들을 가지는 액정표시패널;

   상기 액정셀들에 동일한 극성의 데이터전압이 연속으로 공급되는 2 프레임기간 중 두 번째 프레임기간에 앞선 특정기간 동안 블랙계조와 중간계조 중 어느 하나를 입력 디지털 비디오 데이터에 삽입하는 데이터 제어부;

   입력 타이밍신호를 이용하여 데이터 타이밍신호와 게이트 타이밍신호를 발생하고 상기 특정기간 동안 상기 데이터 타이밍신호와 상기 게이트 타이밍신호의 주파수를 빠르게 하는 타이밍신호 제어부;

   상기 데이터 타이밍신호에 응답하여 상기 특정기간 동안 상기 블랙계조와 상기 중간계조가 삽입된 디지털 비디오 데이터를 아날로그 전압으로 변환하여 상기 데이터라인들에 공급하는 데이터 구동회로; 및

   상기 게이트 타이밍신호에 응답하여 동작하는 다수의 게이트 집적회로들을 이용하여 상기 게이트라인에 스캔펄스를 공급하는 게이트 구동회로를 구비하고;

   상기 게이트 타이밍신호는 상기 게이트 집적회로들 별로 독립적으로 공급되어 상기 게이트 집적회로들의 출력을 개별적으로 제어하는 다수의 게이트 출력 인에이블신호를 포함하는 것을 특징으로 하는 액정표시장치.
2. 제 1 항에 있어서,

   상기 액정표시패널은 상기 특정기간 동안 상기 게이트 집적회로들에 의해 독립적으로 스캔펄스들이 공급되는 다수의 블록으로 분할 구동하고;

   상기 다수의 블록 중 어느 하나의 블록에 포함된 상기 액정셀들에는 상기 특정기간 동안 상기 데이터 구동회로로부터 공급되는 비디오 데이터전압을 충전한 후에 상기 비디오 데이터전압의 극성과 반대 극성을 가지는 상기 블랙계조와 상기 중간계조 중 어느 한 계조의 전압을 충전하고,

   상기 다수의 블록 중 다른 블록에 포함된 상기 액정셀들에는 상기 특정기간 동안 상기 블랙계조와 상기 중간계조 중 어느 한 계조의 전압을 충전한 후에 상기 비디오 데이터전압을 충전하는 것을 특징으로 하는 액정표시장치.
3. 제 2 항에 있어서,

   상기 특정기간 동안, 상기 게이트 타이밍신호와 상기 데이터 타이밍신호의 주파수는 다른 기간에 비하여 [i(i는 2 이상의 정수)+1]/i 배 만큼 체배되는 것을 특징으로 하는 액정표시장치.
4. 제 3 항에 있어서,

   상기 게이트 타이밍신호들은,

   상기 게이트 집적회로의 출력 시작을 지시하고 상기 특정기간 동안 짧은 펄스폭과 상대적으로 넓은 펄스폭으로 발생되는 게이트 스타트 펄스를 더 포함하는 것을 특징으로 하는 액정표시장치.
5. 제 4 항에 있어서,

   상기 게이트 출력 인에이블신호들은 주기적으로 짧은 펄스폭과 상대적으로 넓은 펄스폭으로 발생되며 위상이 순차적으로 쉬프트 되어 상기 게이트 집적회로들에 공급되는 것을 특징으로 하는 액정표시장치.
6. 제 4 항에 있어서,

   상기 게이트 출력 인에이블신호는,

   상기 비디오 데이터전압이 공급되는 i 개의 행을 상기 액정표시패널의 제1 블록에서 순차적으로 선택하기 위한 i 개의 펄스그룹들과,

   상기 i 개의 펄스그룹들 사이에서 1 수평기간 이상 로우논리전압을 유지하는 휴지기간을 포함하는 것을 특징으로 하는 액정표시장치.
7. 제 6 항에 있어서,

   상기 제1 블록의 게이트라인들에 공급되는 스캔펄스는 상기 짧은 폭의 게이트 스타트 펄스에 의해 펄스폭이 짧고 서로 비중첩되며,

   상기 휴지기 동안 상기 블랙계조와 상기 중간계조의 전압이 공급되는 제2 블록의 게이트라인들에 공급되는 스캔펄스는 상기 넓은 펄스폭의 게이트 스타트펄스에 의해 펄스폭이 상대적으로 넓고 상기 제2 블록 내에 포함된 상기 i 개의 게이트라인들에 순차적으로 공급되는 i 개의 스캔펄스들은 일부기간에서 중첩되는 것을 특징으로 하는 액정표시장치.
8. 제 7 항에 있어서,

   상기 데이터 구동회로는,

   i 개의 스캔펄스들이 중첩되는 기간에 동기하에 상기 블랙계조와 상기 중간계조의 전압 중 어느 하나를 상기 데이터라인들에 공급하는 것을 특징으로 하는 액정표시장치.
9. 다수의 데이터라인과 다수의 게이트라인이 형성되고 다수의 액정셀들을 가지는 액정표시패널을 포함한 액정표시장치의 구동방법에 있어서,

   상기 액정셀들에 동일한 극성의 데이터전압이 연속으로 공급되는 2 프레임기간 중 두 번째 프레임기간에 앞선 특정기간 동안 블랙계조와 중간계조 중 어느 하나를 입력 디지털 비디오 데이터에 삽입하는 단계;

   입력 타이밍신호를 이용하여 데이터 타이밍신호와 게이트 타이밍신호를 발생하고 상기 특정기간 동안 상기 데이터 타이밍신호와 상기 게이트 타이밍신호의 주파수를 빠르게 하는 단계;

   상기 데이터 타이밍신호에 응답하여 상기 특정기간 동안 상기 블랙계조와 상기 중간계조가 삽입된 디지털 비디오 데이터를 아날로그 전압으로 변환하여 상기 데이터라인들에 공급하는 단계;

   상기 게이트 타이밍신호에 응답하여 동작하는 다수의 게이트 집적회로들을 이용하여 상기 게이트라인들에 스캔펄스를 공급하는 단계를 포함하고;

   상기 게이트 타이밍신호는 상기 게이트 집적회로들 별로 독립적으로 공급되어 상기 게이트 집적회로들의 출력을 개별적으로 제어하는 다수의 게이트 출력 인에이블신호를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
10. 제 9 항에 있어서,

    상기 액정표시패널은 상기 특정기간 동안 상기 게이트 집적회로들에 의해 독립적으로 스캔펄스들이 공급되는 다수의 블록으로 분할 구동하고;

    상기 다수의 블록 중 어느 하나의 블록에 포함된 상기 액정셀들에는 상기 특정기간 동안 상기 데이터 구동회로로부터 공급되는 비디오 데이터전압을 충전한 후에 상기 비디오 데이터전압의 극성과 반대 극성을 가지는 상기 블랙계조와 상기 중간계조 중 어느 한 계조의 전압을 충전하고,

    상기 다수의 블록 중 다른 블록에 포함된 상기 액정셀들에는 상기 특정기간 동안 상기 블랙계조와 상기 중간계조 중 어느 한 계조의 전압을 충전한 후에 상기 비디오 데이터전압을 충전하는 것을 특징으로 하는 액정표시장치의 구동방법.

Images