RU2646942C1 - Способ изготовления полупроводниковой структуры - Google Patents
Способ изготовления полупроводниковой структуры Download PDFInfo
- Publication number
- RU2646942C1 RU2646942C1 RU2016145724A RU2016145724A RU2646942C1 RU 2646942 C1 RU2646942 C1 RU 2646942C1 RU 2016145724 A RU2016145724 A RU 2016145724A RU 2016145724 A RU2016145724 A RU 2016145724A RU 2646942 C1 RU2646942 C1 RU 2646942C1
- Authority
- RU
- Russia
- Prior art keywords
- temperature
- structures
- semiconductor
- defects
- substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 10
- 239000010703 silicon Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 7
- 238000010438 heat treatment Methods 0.000 claims abstract description 6
- 150000002500 ions Chemical class 0.000 claims abstract description 5
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 7
- 229910001439 antimony ion Inorganic materials 0.000 abstract description 2
- 230000000694 effects Effects 0.000 abstract description 2
- 238000005247 gettering Methods 0.000 abstract description 2
- 239000000126 substance Substances 0.000 abstract 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910002804 graphite Inorganic materials 0.000 description 2
- 239000010439 graphite Substances 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
Изобретение относится к области технологии производства полупроводниковых приборов, в частности к технологии изготовления полупроводниковых структур с пониженной дефектностью. В способе изготовления полупроводниковой структуры подложку кремния с тыльной стороны подвергают обработке ионами Sb+ энергией 30 кэВ, дозой 3,5*1015 см-2 при температуре 300°С, с последующей термообработкой при температуре 800°C в течение 4-6 часов. Затем наращивают пленку кремния на кремниевой подложке и формируют полупроводниковые приборы по стандартной технологии. Обработка тыльной стороны подложки ионами сурьмы обеспечивает геттерирование дефектов, что повышает качество структур и процент выхода годных. 1 табл.
Description
Изобретение относится к области технологии производства полупроводниковых приборов, в частности к технологии изготовления полупроводниковых структур с пониженной дефектностью.
Известен способ изготовления транзисторных диффузионных структур с пониженной плотностью дефектов и уменьшенными токами утечки, путем разделения формируемой диффузионной области на несколько подобластей, которые изготавливаются отдельно друг от друга, а затем электрически соединяются одна с другой [Патент США №5285101, МКИ H01L 29/72]. В таких структурах из-за не технологичности процесса формирования областей ухудшаются параметры структур и повышается дефектность.
Известен способ изготовления структур путем создания аморфной Si-пленки в контакте с плоским графитовым основанием, содержащий на своей поверхности точечные выступы, которые располагаются на фиксированном расстоянии друг от друга [Заявка №2165620 Япония, МКИ H01L 21/20]. После этого структуры подвергают отжигу при температуре 500-700°C, для роста твердой фазы. Кристаллические зерна растут в двух противоположных направлениях, соприкасаются друг с другом, в результате чего образуются проводящие границы между зернами. Затем структура окисляется. Размер зерен поликристаллического кремния определяется величиной расстояния между выступами на поверхности графитового основания, которые выполняют функции затравки для твердофазного роста.
Недостатками этого способа являются:
- повышенная плотность дефектов;
- низкая технологическая воспроизводимость;
- значительные утечки.
Задача, решаемая изобретением: снижение дефектности, обеспечение технологичности, улучшение параметров структур, повышение качества и увеличения процента выхода годных.
Задача решается тем, что на тыльной стороне кремниевой подложки формируют легированную сурьмой скрытого слоя имплантацией ионов Sb+ энергией 30 кэВ, дозой 3,5*1015 см-2 при температуре 300°C, с последующей термообработкой при температуре 800°C в течение 4-6 часов.
Технология способа состоит в следующем: на пластинах кремния КДБ -10 с ориентацией (111), на тыльной стороне подложки проводят обработку ионами Sb+ энергией 30 кэВ, дозой 3,5*1015 см-2. В последующем проводят термообработку при температуре 800°C в течение 4-6 часов. Затем наращивают пленку кремния на кремниевой подложке и формируют полупроводниковые приборы по стандартной технологии. Обработка тыльной стороны подложки ионами сурьмы обеспечивает геттерирование дефектов.
По предлагаемому способу были изготовлены и исследованы полупроводниковые структуры. Результаты исследований представлены в таблице.
Экспериментальные исследования показали, что выход годных полупроводниковых приборов, на партии пластин, сформированных в оптимальном режиме, увеличился на 21,4%.
Технический результат: снижение дефектности в полупроводниковых структурах, обеспечение технологичности, улучшение параметров, повышение надежности и увеличение процента выхода годных.
Стабильность параметров во всем эксплуатационном интервале температур была нормальной и соответствовала требованиям.
Предложенный способ изготовления полупроводниковой структуры путем обработки тыльной стороны кремниевой подложки ионами Sb+ энергией 30 кэВ, дозой 3,5*1015 см-2 при температуре 300°C с последующей термообработкой при температуре 800°C в течение 4-6 часов позволяет повысить процент выхода годных приборов, улучшить их качество и надежность.
Claims (1)
- Способ изготовления полупроводниковой структуры, включающий процессы нанесения кремниевой пленки на подложку, термообработки, окисления, отличающийся тем, что подложку кремния с тыльной стороны подвергают обработке ионами Sb+ энергией 30 кэВ, дозой 3,5*1015 см-2 при температуре 300°C, с последующей термообработкой при температуре 800°C в течение 4-6 часов.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2016145724A RU2646942C1 (ru) | 2016-11-22 | 2016-11-22 | Способ изготовления полупроводниковой структуры |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2016145724A RU2646942C1 (ru) | 2016-11-22 | 2016-11-22 | Способ изготовления полупроводниковой структуры |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2646942C1 true RU2646942C1 (ru) | 2018-03-12 |
Family
ID=61627564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2016145724A RU2646942C1 (ru) | 2016-11-22 | 2016-11-22 | Способ изготовления полупроводниковой структуры |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2646942C1 (ru) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5244819A (en) * | 1991-10-22 | 1993-09-14 | Honeywell Inc. | Method to getter contamination in semiconductor devices |
| US5840590A (en) * | 1993-12-01 | 1998-11-24 | Sandia Corporation | Impurity gettering in silicon using cavities formed by helium implantation and annealing |
| RU2265912C2 (ru) * | 2003-12-01 | 2005-12-10 | Закрытое акционерное общество "ВЗПП-Микрон"(ЗАО "ВЗПП-Микрон" | СПОСОБ ФОРМИРОВАНИЯ ВЫСОКОСОВЕРШЕННЫХ КРЕМНИЕВЫХ ЭПИТАКСИАЛЬНЫХ СТРУКТУР СО СКРЫТЫМИ n+-СЛОЯМИ |
| JP2010283296A (ja) * | 2009-06-08 | 2010-12-16 | Sumco Corp | シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法 |
| US7871904B2 (en) * | 2008-07-10 | 2011-01-18 | Hynix Semiconductor Inc. | Wafer processing method for improving gettering capabilities of wafers made therefrom |
| RU2418343C1 (ru) * | 2009-12-07 | 2011-05-10 | Государственное образовательное учреждение высшего профессионального образования Кабардино-Балкарский государственный университет им. Х.М. Бербекова | Способ изготовления полупроводниковой структуры |
-
2016
- 2016-11-22 RU RU2016145724A patent/RU2646942C1/ru not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5244819A (en) * | 1991-10-22 | 1993-09-14 | Honeywell Inc. | Method to getter contamination in semiconductor devices |
| US5840590A (en) * | 1993-12-01 | 1998-11-24 | Sandia Corporation | Impurity gettering in silicon using cavities formed by helium implantation and annealing |
| RU2265912C2 (ru) * | 2003-12-01 | 2005-12-10 | Закрытое акционерное общество "ВЗПП-Микрон"(ЗАО "ВЗПП-Микрон" | СПОСОБ ФОРМИРОВАНИЯ ВЫСОКОСОВЕРШЕННЫХ КРЕМНИЕВЫХ ЭПИТАКСИАЛЬНЫХ СТРУКТУР СО СКРЫТЫМИ n+-СЛОЯМИ |
| US7871904B2 (en) * | 2008-07-10 | 2011-01-18 | Hynix Semiconductor Inc. | Wafer processing method for improving gettering capabilities of wafers made therefrom |
| JP2010283296A (ja) * | 2009-06-08 | 2010-12-16 | Sumco Corp | シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法 |
| RU2418343C1 (ru) * | 2009-12-07 | 2011-05-10 | Государственное образовательное учреждение высшего профессионального образования Кабардино-Балкарский государственный университет им. Х.М. Бербекова | Способ изготовления полупроводниковой структуры |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1156913C (zh) | 用于电子光学器件的半导体电路及其制造方法 | |
| RU2646942C1 (ru) | Способ изготовления полупроводниковой структуры | |
| RU2671294C1 (ru) | Способ изготовления полупроводникового прибора | |
| TW200532779A (en) | Method of manufacturing a semiconductor on a silicon on insulator (SOI) substrate using solid epitaxial regrowth (SPER) and semiconductor device made thereby | |
| RU2688851C1 (ru) | Способ изготовления полупроводникового прибора | |
| RU2621372C2 (ru) | Способ изготовления полупроводникового прибора | |
| RU2659328C1 (ru) | Способ изготовления полупроводникового прибора | |
| RU2733941C2 (ru) | Способ изготовления полупроводниковой структуры | |
| RU2726904C1 (ru) | Способ изготовления полупроводникового прибора | |
| RU2646422C1 (ru) | Способ изготовления полупроводниковой структуры | |
| RU2733924C1 (ru) | Способ изготовления сверхмелких переходов | |
| RU2586444C1 (ru) | Способ изготовления полупроводникового прибора | |
| JP2002289820A (ja) | Ｓｉｍｏｘ基板の製造方法およびｓｉｍｏｘ基板 | |
| RU2654819C1 (ru) | Способ изготовления полупроводниковых структур | |
| RU2819702C1 (ru) | Способ изготовления тонкопленочного транзистора | |
| RU2402101C1 (ru) | Способ изготовления полупроводниковой структуры | |
| RU2330349C1 (ru) | Способ изготовления полупроводникового прибора с низкой плотностью дефектов | |
| RU2734060C1 (ru) | Способ изготовления полупроводникового прибора | |
| WO2013125014A1 (ja) | 半導体装置の製造方法 | |
| RU2696356C1 (ru) | Способ изготовления тонкопленочного транзистора | |
| RU2796455C1 (ru) | Способ изготовления полупроводниковой структуры | |
| RU2644627C2 (ru) | Способ изготовления полупроводниковой структуры | |
| RU2813176C1 (ru) | Способ изготовления полупроводникового прибора | |
| RU2804603C1 (ru) | Способ изготовления полупроводниковой структуры | |
| RU2738772C1 (ru) | Способ изготовления полупроводниковых структур |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20191123 |