RU2642808C1 - Interference suppressor - Google Patents

Interference suppressor Download PDF

Info

Publication number
RU2642808C1
RU2642808C1 RU2016150207A RU2016150207A RU2642808C1 RU 2642808 C1 RU2642808 C1 RU 2642808C1 RU 2016150207 A RU2016150207 A RU 2016150207A RU 2016150207 A RU2016150207 A RU 2016150207A RU 2642808 C1 RU2642808 C1 RU 2642808C1
Authority
RU
Russia
Prior art keywords
unit
inputs
complex
outputs
delay
Prior art date
Application number
RU2016150207A
Other languages
Russian (ru)
Inventor
Дмитрий Иванович Попов
Original Assignee
Федеральное государственное бюджетное образовательное учреждение высшего образования "Рязанский государственный радиотехнический университет"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное бюджетное образовательное учреждение высшего образования "Рязанский государственный радиотехнический университет" filed Critical Федеральное государственное бюджетное образовательное учреждение высшего образования "Рязанский государственный радиотехнический университет"
Priority to RU2016150207A priority Critical patent/RU2642808C1/en
Application granted granted Critical
Publication of RU2642808C1 publication Critical patent/RU2642808C1/en

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01SRADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/36Means for anti-jamming, e.g. ECCM, i.e. electronic counter-counter measures
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01Frequency selective two-port networks
    • H03H7/12Bandpass or bandstop filters with adjustable bandwidth and fixed centre frequency

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

FIELD: physics.
SUBSTANCE: invention is designed to isolate signals of moving targets against the background of passive interference during the group rearrangement of the carrier frequency of the probing pulses. Interference suppressor includes the first and the second delay units, a weighting coefficient unit, the first and the second complex multipliers, a weight block, a complex adder, a complex conjugation unit, a switching unit, an accuracy unit, a wiring unit and a two-channel switch interconnected in a certain way and carrying out a coherent processing of the original samples. The signal from the moving target and passive interference, significantly exceeding the useful signal in the quadrature phase detectors, is transferred to the video frequency and converted in such a way that the interference residues are compensated.
EFFECT: increasing the signal extraction efficiency of moving targets.
11 dwg

Description

Изобретение относится к вычислительной технике и может быть использовано в когерентно-импульсных радиолокационных системах для выделения сигналов движущихся целей на фоне пассивных помех при групповой перестройке несущей частоты зондирующих импульсов.The invention relates to computer technology and can be used in coherent-pulse radar systems to isolate the signals of moving targets against a background of passive interference during group tuning of the carrier frequency of the probe pulses.

Известно радиолокационное устройство для обнаружения движущейся цели [1], содержащее последовательно включенные блоки задержки, умножитель комплексных чисел и вычитатель. Однако это устройство обладает низкой эффективностью выделения сигнала движущейся цели.Known radar device for detecting a moving target [1], containing sequentially included delay blocks, a complex number multiplier and a subtractor. However, this device has a low signal extraction efficiency for a moving target.

Другим известным устройством является корреляционный автокомпенсатор [2], который содержит ряд блоков задержки, два перемножителя, сумматор и блок оценки параметров коррелированной помехи. Недостатком этого устройства является плохое подавление кромок протяженной помехи из-за большой постоянной времени цепи адаптивной обратной связи.Another known device is the correlation auto-compensator [2], which contains a number of delay units, two multipliers, an adder and a unit for estimating the parameters of the correlated noise. The disadvantage of this device is the poor suppression of the edges of the extended interference due to the large time constant of the adaptive feedback circuit.

Наиболее близкое к данному изобретению цифровое устройство для подавления пассивных помех [3], выбранное в качестве прототипа, содержит два блока задержки, блок весовых коэффициентов, два комплексных перемножителя, весовой блок и комплексный сумматор. Однако данное устройство из-за переходного процесса при поступлении кромки пассивной помехи имеет низкую эффективность выделения сигналов движущихся целей.Closest to the present invention, a digital device for suppressing passive interference [3], selected as a prototype, contains two delay blocks, a block of weight coefficients, two complex multipliers, a weight block and a complex adder. However, this device due to the transient process upon receipt of the edge of the passive interference has a low efficiency of signal extraction of moving targets.

Задачей, решаемой в изобретении, является повышение эффективности подавления пассивной помехи и выделения сигналов движущихся целей при обработке группы импульсов на фоне пассивных помех с априорно неизвестной доплеровской скоростью.The problem to be solved in the invention is to increase the efficiency of suppressing passive interference and isolating signals of moving targets when processing a group of pulses against a background of passive interference with an a priori unknown Doppler speed.

Для решения поставленной задачи в вычислитель для подавления помех, содержащий первый и второй блоки задержки, блок весовых коэффициентов, первый и второй комплексные перемножители, весовой блок, комплексный сумматор и синхрогенератор, введены третий блок задержки, блок комплексного сопряжения, блок переключения, блок точности, блок коммутации и двухканальный коммутатор.To solve this problem, a third-party delay unit, a complex conjugation unit, a switching unit, an accuracy unit, switching unit and two-channel switch.

Дополнительные блоки, введенные в предлагаемое устройство, являются известными. Так, соединенные вместе первый блок задержки, первый комплексный перемножитель, весовой блок и комплексный сумматор применяются для подавления пассивных помех, однако неизвестно их применение совместно с блоком коммутации и двухканальным коммутатором для более точной компенсации помехи. Новыми являются связи между третьим блоком задержки и весовым блоком, блоком весовых коэффициентов и блоком переключения и весовым блоком, блоком точности и вторым комплексным перемножителем, вторым блоком задержки, двухканальным коммутатором, вторым комплексным перемножителем и блоком коммутации, а также связи между синхрогенератором и введенными блоками устройства, обеспечивающими оптимальную и согласованную обработку группы импульсов, что приводит с учетом более точной компенсации помехи к повышению эффективности выделения сигналов движущихся целей при перестройке несущей частоты на фоне пассивных помех с априорно неизвестной доплеровской скоростью.Additional blocks introduced into the proposed device are known. Thus, the first delay unit, the first complex multiplier, the weight unit, and the complex adder connected together are used to suppress passive interference, but their use together with the switching unit and a two-channel switch is not known for more accurate interference compensation. The links between the third delay unit and the weight unit, the weighting unit and the switching unit and the weight unit, the accuracy unit and the second complex multiplier, the second delay unit, the two-channel switch, the second complex multiplier and the switching unit, as well as the communication between the sync generator and input units are new devices that provide optimal and consistent processing of a group of pulses, which, taking into account more accurate compensation of interference, leads to an increase in the efficiency of signal isolation In the process of tuning the carrier frequency against the background of passive interference with an a priori unknown Doppler speed.

Сравнение с техническими решениями, известными из опубликованных источников информации, показывает, что заявляемое решение обладает новизной и имеет изобретательский уровень.Comparison with technical solutions known from published sources of information shows that the claimed solution has novelty and has an inventive step.

Заявляемое решение носит технический характер, осуществимо, воспроизводимо и, следовательно, является промышленно применимым.The claimed solution is technical in nature, feasible, reproducible and, therefore, is industrially applicable.

На фиг. 1 представлена структурная электрическая схема вычислителя для подавления помех; на фиг. 2 - блока задержки; на фиг. 3 - блока комплексного сопряжения; на фиг. 4 - комплексного перемножителя; на фиг. 5 - весового блока; на фиг. 6 - комплексного сумматора; на фиг. 7 - блока переключения; на фиг. 8 - блока точности; на фиг. 9 - накопителя; на фиг. 10 - блока вычисления модуля; на фиг. 11 - двухканального коммутатора.In FIG. 1 shows a block diagram of a calculator for suppressing interference; in FIG. 2 - delay unit; in FIG. 3 - block complex conjugation; in FIG. 4 - complex multiplier; in FIG. 5 - weight block; in FIG. 6 - complex adder; in FIG. 7 - switching unit; in FIG. 8 - precision block; in FIG. 9 - drive; in FIG. 10 - unit calculation module; in FIG. 11 - two-channel switch.

Вычислитель для подавления помех (фиг. 1) содержит первый блок 1 задержки, блок 2 весовых коэффициентов, первый комплексный перемножитель 3, весовой блок 4, комплексный сумматор 5, второй комплексный перемножитель 6, второй блок 7 задержки, синхрогенератор 8, третий блок 9 задержки, блок 10 комплексного сопряжения, блок 11 переключения, блок 12 точности, блок 13 коммутации и двухканальный коммутатор 14.The computer for suppressing interference (Fig. 1) contains a first delay unit 1, a weighting unit 2, a first complex multiplier 3, a weight unit 4, a complex adder 5, a second complex multiplier 6, a second delay unit 7, a clock 8, a third delay unit 9 , block 10 complex pairing, block 11 switching, block 12 accuracy, block 13 switching and two-channel switch 14.

Блоки 1, 7 и 9 задержки (фиг. 2) содержат два оперативных запоминающих устройства 15; блок 10 комплексного сопряжения (фиг. 3) содержит инвертор 16; комплексный перемножитель 3, 6 (фиг. 4) содержит два канала (I, II), каждый из которых содержит перемножители 17, 18 и сумматор 19; весовой блок 4 (фиг. 5) содержит два перемножителя 20; комплексный сумматор 5 (фиг. 6) содержит два сумматора 21; блок 11 переключения (фиг. 7) содержит счетчик 22, дешифратор 23, блоки 24 совпадений и сумматор 25; блок 12 точности (фиг. 8) содержит накопитель 26, блок 27 вычисления модуля и два делителя 28; накопитель 26 (фиг. 9) содержит два канала (I, II), состоящих из n элементов 29 задержки на интервал tд и n сумматоров 30; блок 27 вычисления модуля (фиг. 10) содержит два перемножителя 31, сумматор 32 и блок 33 извлечения квадратного корня; двухканальный коммутатор 14 (фиг. 11) содержит два коммутатора 34.Blocks 1, 7 and 9 of the delay (Fig. 2) contain two random access memory 15; block 10 complex interface (Fig. 3) contains an inverter 16; complex multiplier 3, 6 (Fig. 4) contains two channels (I, II), each of which contains multipliers 17, 18 and the adder 19; the weight unit 4 (Fig. 5) contains two multipliers 20; complex adder 5 (Fig. 6) contains two adders 21; block 11 switching (Fig. 7) contains a counter 22, a decoder 23, blocks 24 matches and the adder 25; the accuracy unit 12 (Fig. 8) contains a drive 26, a module calculation unit 27, and two dividers 28; drive 26 (Fig. 9) contains two channels (I, II), consisting of n delay elements 29 for the interval t d and n adders 30; the module calculation unit 27 (FIG. 10) comprises two multipliers 31, an adder 32 and a square root extraction unit 33; two-channel switch 14 (Fig. 11) contains two switches 34.

Вычислитель для подавления помех работает следующим образом.The calculator for suppressing interference works as follows.

Группа когерентных радиоимпульсов, первоначально излученных с одинаковой несущей частотой и состоящих из сигнала от движущейся цели и пассивной помехи, значительно превышающей сигнал, поступает на вход радиоприемного устройства, в котором усиливается, в квадратурных фазовых детекторах переносится на видеочастоту, а затем подвергается аналого-цифровому преобразованию (соответствующие блоки на фиг. 1 не показаны).A group of coherent radio pulses, initially radiated with the same carrier frequency and consisting of a signal from a moving target and passive interference significantly exceeding the signal, is fed to the input of a receiving device, in which it is amplified, is transferred to the video frequency in quadrature phase detectors, and then subjected to analog-to-digital conversion (corresponding blocks in Fig. 1 are not shown).

Цифровые коды (xkl, ykl) обеих квадратурных проекций, следующие через период повторения Т, в каждом элементе разрешения по дальности (кольце дальности) каждого периода повторения образуют комплексные числаThe digital codes (x kl , y kl ) of both quadrature projections following through the repetition period T in each range resolution element (range ring) of each repetition period form complex numbers

Figure 00000001
Figure 00000001

где k - номер текущего периода, l - номер текущего кольца дальности, ϕl - доплеровский сдвиг фазы за период повторения (обычно помехи, ввиду ее значительного превышения над сигналом), равный ϕl=2πƒlT, здесь ƒl - доплеровская частота помехи.where k is the number of the current period, l is the number of the current range ring, ϕ l is the Doppler phase shift during the repetition period (usually interference, due to its significant excess over the signal), equal to ϕ l = 2πƒ l T, here ƒ l is the Doppler interference frequency .

Цифровые отсчеты в заявляемом устройстве (фиг. 1) поступают на входы первого блока 1 задержки (фиг. 2) и на соединенные с ними входы третьего блока 9 задержки. Каждый из блоков 1, 7 и 9 задержки (фиг. 2) состоит из параллельно включенных оперативных запоминающих устройств (ОЗУ) 15. ОЗУ 15 блоков 1, 7 задержки служат для хранения отсчетов в течение одного периода Т, а ОЗУ 15 третьего блока 9 задержки - в течение интервала τ.Digital readings in the inventive device (Fig. 1) are supplied to the inputs of the first delay unit 1 (Fig. 2) and to the inputs of the third delay unit 9 connected to them. Each of the delay units 1, 7, and 9 (Fig. 2) consists of parallel-connected random access memory (RAM) 15. RAM 15 of the delay units 1, 7 serve to store samples for one period T, and RAM 15 of the third delay unit 9 - during the interval τ.

В блоке 10 комплексного сопряжения с помощью инвертора 15 (фиг. 3) происходит инвертирование знака мнимых проекций задержанных в блоке 1 отсчетов. В первом комплексном перемножителе 3 происходит перемножение соответствующих комплексных чисел, реализуемое путем операций с проекциями этих чисел в соответствии с фиг. 4. Образованные величиныIn block 10 complex conjugation using an inverter 15 (Fig. 3), the sign of the imaginary projections of the samples delayed in block 1 is inverted. In the first complex multiplier 3, the multiplication of the corresponding complex numbers occurs, realized by operations with the projections of these numbers in accordance with FIG. 4. Formed values

Figure 00000002
Figure 00000002

поступают в блок 12 точности (фиг. 8), в котором накопитель 26 (фиг. 9) осуществляет с помощью элементов 29 задержки и сумматоров 30 скользящее вдоль дальности в каждом периоде повторения суммирование произведений

Figure 00000003
с n+1 смежных элементов разрешения по дальности временного строба, кроме элемента с номером n/2+1, для чего выходные величины элемента 29 задержки с номером n/2 поступают только на последующий элемент 29 задержки (фиг. 9). На выходах накопителя 26 (фиг. 9) образуются величиныenter the accuracy block 12 (Fig. 8), in which the drive 26 (Fig. 9) performs, using delay elements 29 and adders 30, the products summed along the range in each repetition period
Figure 00000003
from n + 1 adjacent resolution elements according to the range of the temporary strobe, except for the element with the number n / 2 + 1, for which the output values of the delay element 29 with the number n / 2 go only to the subsequent delay element 29 (Fig. 9). At the outputs of the drive 26 (Fig. 9) values are formed

Figure 00000004
Figure 00000004

где

Figure 00000005
- оценка сдвига фазы помехи за период повторения, усредненная для повышения точности по n смежным элементам разрешения по дальности.Where
Figure 00000005
- an estimate of the phase shift of the interference over the repetition period, averaged to improve accuracy over n adjacent range resolution elements.

В блоке 27 вычисления модуля (фиг. 10) определяются величины

Figure 00000006
, а затем на выходах делителей 28 (фиг. 8) - величины
Figure 00000007
, поступающие на первые входы второго комплексного перемножителя 6.In block 27 calculation module (Fig. 10) are determined by
Figure 00000006
, and then at the outputs of the dividers 28 (Fig. 8) - values
Figure 00000007
entering the first inputs of the second complex multiplier 6.

Выходные отсчеты блока 9 задержки поступают в весовой блок 4 (фиг. 5), в котором происходит взвешивание поступающих отсчетов весовыми коэффициентами gk, которые хранятся в блоке 2 весовых коэффициентов. Число весовых коэффициентов gk определяется реализуемым порядком вычислителя для подавления помех m, связанным с числом импульсов в группе, равным m+1. В частности, при m=1 весовые коэффициенты g0=-g1=1; при m=2 - g0=g2=1, g1=-2; при m=3 - g0=-g3=1, g2=-g3=-3. Весовые коэффициенты переключаются в каждом периоде повторения блоком 11 переключения (фиг. 7), который обеспечивает обработку группы импульсов (отсчетов) с одинаковой исходной несущей частотой.The output samples of the delay unit 9 are received in the weight unit 4 (Fig. 5), in which the incoming samples are weighed by the weighting coefficients g k , which are stored in the weighting unit 2. The number of weight coefficients g k is determined by the implemented order of the computer to suppress noise m associated with the number of pulses in the group equal to m + 1. In particular, when m = 1, the weighting coefficients g 0 = -g 1 = 1; when m = 2 - g 0 = g 2 = 1, g 1 = -2; when m = 3 - g 0 = -g 3 = 1, g 2 = -g 3 = -3. Weights are switched in each repetition period by the switching unit 11 (Fig. 7), which provides processing of a group of pulses (samples) with the same initial carrier frequency.

Импульс от синхронизатора радиолокатора (на фиг. 1 не показан), соответствующий излучению зондирующего импульса в каждом периоде, поступает на первый управляющий вход (1) вычислителя для подавления помех (фиг. 1), являющийся первым управляющим входом (1) блока 11 переключения, а затем на счетный вход счетчика 22 (фиг. 7). Показания счетчика, соответствующие номеру импульса в группе, в дешифраторе 23 преобразуются в единичный сигнал на соответствующем номеру импульса выходе дешифратора 23. Этот сигнал открывает подключенный к нему каскад совпадений 24, через который проходит соответствующий весовой коэффициент, поступающий через сумматор 25 на выход блока 11 переключения. Таким образом, каждому импульсу в группе соответствует свой весовой коэффициент.The pulse from the radar synchronizer (not shown in Fig. 1), corresponding to the radiation of the probe pulse in each period, is fed to the first control input (1) of the interference suppressor (Fig. 1), which is the first control input (1) of the switching unit 11, and then to the counting input of the counter 22 (Fig. 7). The counter readings corresponding to the pulse number in the group in the decoder 23 are converted into a single signal at the corresponding pulse number of the output of the decoder 23. This signal opens the coincidence cascade 24 connected to it, through which the corresponding weight coefficient passes through the adder 25 to the output of the switching unit 11 . Thus, each impulse in the group has its own weight coefficient.

Взвешенные в весовом блоке 4 отсчеты суммируются в комплексном сумматоре 5 с задержанными во втором блоке 7 задержки на период повторения Т, прошедшими через двухканальный коммутатор 14 и умноженными во втором комплексном перемножителе 6 на величину

Figure 00000008
весовыми суммами отсчетов всех предыдущих импульсов группы. В конечном счете, в результате весовой обработки отсчетов m+1 периодов образуется величинаThe samples weighted in the weight unit 4 are summed in the complex adder 5 with the delays delayed in the second block 7 for the repetition period T, passed through the two-channel switch 14 and multiplied in the second complex multiplier 6 by the amount
Figure 00000008
weighted sums of samples of all previous pulses of the group. Ultimately, as a result of weight processing of samples of m + 1 periods, the value

Figure 00000009
Figure 00000009

Двумерный поворот задержанных отсчетов на угол

Figure 00000010
обеспечивает синфазность суммируемых отсчетов, а их взвешивание коэффициентами gk - подавление (компенсацию) слагаемых отсчетов помехи. Сигнал от движущейся цели из-за сохранения доплеровских сдвигов фазы не подавляется.Two-dimensional rotation of delayed samples at an angle
Figure 00000010
provides the common mode of the summed samples, and their weighing by the coefficients g k - suppression (compensation) of the summands of the interference samples. The signal from a moving target due to the conservation of Doppler phase shifts is not suppressed.

В третьем блоке 9 задержки отсчеты задерживаются на интервал τ, равный временнóй задержке оценок по отношению к среднему элементу обучающей выборки, исключенному в накопителе 26 (фиг. 9) в соответствии с выражением (1). Величина τ определяется выражениемIn the third delay block 9, the samples are delayed by the interval τ equal to the time delay of the estimates with respect to the middle element of the training sample, excluded in the drive 26 (Fig. 9) in accordance with expression (1). The value of τ is determined by the expression

τ=tв+ntд/2,τ = t + nt to d / 2,

где tв - время вычисления оценки фазы помехи, n - количество элементов обучающей выборки, tд - интервал (период) временнóй дискретизации.where t at is the time of calculation of the estimation of the phase of interference, n is the number of elements of the training sample, t d is the interval (period) of time sampling.

При этом обеспечивается соответствие вводимых во втором комплексном перемножителе 6 фазовых сдвигов среднему элементу, исключенному из обучающей выборки. Тогда в случае сигнала, соизмеримого по величине с помехой, или разрывной помехи при подавлении отсчетов помехи с элемента разрешения, содержащего сигнал, исключается возможность ослабления или подавления сигнала за счет его влияния на используемые оценки.In this case, the correspondence of the 6 phase shifts introduced in the second complex multiplier to the middle element excluded from the training set is ensured. Then, in the case of a signal commensurate in magnitude with the interference, or discontinuous interference when suppressing the interference samples from the resolution element containing the signal, the possibility of attenuation or suppression of the signal due to its effect on the estimates used is excluded.

После завершения обработки данных m+1 периодов и очередной перестройки несущей частоты на вторые управляющие входы (2) устройства (фиг. 1) и блока 11 переключения (фиг. 7) и управляющий вход блока 13 коммутации поступает импульс, который обнуляет счетчик 22, а в блоке 13 коммутации переключает релаксационный генератор (мультивибратор). По команде блока 13 коммутации двухканальный коммутатор 14 переключает выход второго блока 7 задержки к выходу вычислителя, и в течение периода повторения Т происходит считывание результатов подавления V. На вход вычислителя для подавления помех поступают и начинают обрабатываться данные первого периода следующей группы.After the processing of data of m + 1 periods and the next tuning of the carrier frequency to the second control inputs (2) of the device (Fig. 1) and the switching unit 11 (Fig. 7) and the control input of the switching unit 13, a pulse arrives that resets the counter 22, and in block 13 switching switches the relaxation generator (multivibrator). At the command of the switching unit 13, the two-channel switch 14 switches the output of the second delay unit 7 to the output of the calculator, and during the repetition period T, the results of the suppression V are read. The data of the first period of the next group are received and processed at the input of the calculator.

Синхронизация вычислителя для подавления помех осуществляется подачей на все блоки заявляемого устройства последовательности синхронизирующих импульсов от синхрогенератора 8 (фиг. 1), управляемого совместно с блоком 11 переключения импульсами (1) синхронизатора радиолокатора (на фиг. 1 не показан), следующими с интервалом T. Период повторения синхронизирующих импульсов равен интервалу временной дискретизации tд, выбираемому из условия требуемой разрешающей способности по дальности.The synchronization of the computer for suppressing interference is carried out by applying to all the blocks of the claimed device a sequence of synchronizing pulses from the synchronizer 8 (Fig. 1), controlled together with the pulse switching unit 11 of the radar synchronizer pulses (1) (not shown in Fig. 1), following with an interval T. The repetition period of the synchronizing pulses is equal to the time sampling interval t d selected from the condition of the required range resolution.

Достигаемый технический результат состоит в следующем. На выход устройства не поступают нескомпенсированные остатки помехи в переходном режиме, традиционно маскирующие сигнал от цели. В предлагаемом устройстве на выход поступают только скомпенсированные остатки помехи в установившемся режиме, что исключает эффект «кромки» помехи и повышает эффективность выделения сигналов движущихся целей.The technical result achieved is as follows. Uncompensated residuals of noise in the transition mode, traditionally masking the signal from the target, do not arrive at the output of the device. In the proposed device, the output receives only compensated residual noise in the steady state, which eliminates the effect of the "edge" of the noise and increases the efficiency of signal extraction of moving targets.

Таким образом, вычислитель для подавления помех повышает эффективность компенсации пассивной помехи и выделения сигналов движущихся целей на фоне пассивных помех с априорно неизвестной доплеровской скоростью.Thus, the computer for suppressing interference increases the efficiency of compensating for passive interference and isolating the signals of moving targets against passive interference with an a priori unknown Doppler speed.

БиблиографияBibliography

1. Патент № 63-49193 (Япония), МПК G01S 13/52. Радиолокационное устройство для обнаружения движущейся цели / К.К. Тосиба. Опубл. 03.10.1988. - Изобретения стран мира. - 1989. - Выпуск 109. - №15. - С. 52.1. Patent No. 63-49193 (Japan), IPC G01S 13/52. Radar device for detecting a moving target / K.K. Toshiba. Publ. 10/03/1988. - Inventions of the countries of the world. - 1989. - Issue 109. - No. 15. - S. 52.

2. Радиоэлектронные системы: основы построения и теория. Справочник / Я.Д. Ширман, С.Т. Багдасарян, А.С. Маляренко, Д.И. Леховицкий [и др.]; под ред. Я.Д. Ширмана. - 2-е изд., перераб. и доп. - М.: Радиотехника, 2007; с. 439, рис. 25.22.2. Radio-electronic systems: fundamentals of construction and theory. Reference book / Ya.D. Shirman, S.T. Baghdasaryan, A.S. Malyarenko, D.I. Lekhovitsky [et al.]; under the editorship of POISON. Shirman. - 2nd ed., Revised. and add. - M .: Radio engineering, 2007; from. 439, fig. 25.22.

3. АС 743208 СССР, МПК G01S 7/36. Цифровое устройство для подавления пассивных помех / Д.И. Попов. - № 2540079 / 09; заявл. 03.11.1977; опубл. 25.06.1980, Бюл. №23. - 4 с.3. AC 743208 USSR, IPC G01S 7/36. Digital device for suppressing passive interference / D.I. Popov. - No. 2540079/09; declared 11/03/1977; publ. 06/25/1980, Bull. Number 23. - 4 p.

Claims (2)

Вычислитель для подавления помех, содержащий первый блок задержки, блок весовых коэффициентов, первый комплексный перемножитель, весовой блок, комплексный сумматор, второй комплексный перемножитель, второй блок задержки и синхрогенератор, при этом входы первого блока задержки соединены с первыми входами первого комплексного перемножителя, выходы весового блока соединены с первыми входами комплексного сумматора, вторые входы которого соединены с выходами второго комплексного перемножителя, управляющий вход синхрогенератора соединен с первым управляющим входом вычислителя для подавления помех, выход синхрогенератора соединен с синхровходами первого блока задержки, блока весовых коэффициентов, первого комплексного перемножителя, весового блока, комплексного сумматора, второго комплексного перемножителя и второго блока задержки, отличающийся тем, что введены третий блок задержки, блок комплексного сопряжения, блок переключения, блок точности, блок коммутации и двухканальный коммутатор, при этом входы первого блока задержки соединены с входами третьего блока задержки, выходы которого соединены с первыми входами весового блока, выходы первого блока задержки соединены с входами блока комплексного сопряжения, выходы которого соединены со вторыми входами первого комплексного перемножителя, выходы первого комплексного перемножителя соединены с входами блока точности, выходы которого соединены с первыми входами второго комплексного перемножителя, выходы блока весовых коэффициентов соединены с основными входами блока переключения, выход которого соединен со вторым входом весового блока, первый управляющий вход блока переключения соединен с первым управляющим входом вычислителя для подавления помех, выходы комплексного сумматора соединены с входами второго блока задержки, выходы которого соединены с основными входами двухканального коммутатора, первые выходы двухканального коммутатора соединены со A noise suppressor comprising a first delay unit, a weighting unit, a first complex multiplier, a weight unit, a complex adder, a second complex multiplier, a second delay unit and a clock generator, wherein the inputs of the first delay unit are connected to the first inputs of the first complex multiplier, outputs of the weight blocks are connected to the first inputs of the complex adder, the second inputs of which are connected to the outputs of the second complex multiplier, the control input of the clock generator is connected with the first control input of the calculator for suppressing interference, the output of the sync generator is connected to the sync inputs of the first delay block, weight block, first complex multiplier, weight block, complex adder, second complex multiplier and second delay block, characterized in that the third delay block is introduced, block complex interface, switching unit, precision unit, switching unit and two-channel switch, while the inputs of the first delay unit are connected to the inputs of the third block Arms, the outputs of which are connected to the first inputs of the weight unit, the outputs of the first delay unit are connected to the inputs of the complex conjugation unit, the outputs of which are connected to the second inputs of the first complex multiplier, the outputs of the first complex multiplier are connected to the inputs of the precision unit, the outputs of which are connected to the first inputs of the second complex multiplier, the outputs of the weighting unit are connected to the main inputs of the switching unit, the output of which is connected to the second input of the weighting unit, the first ravlyaetsya input switching unit connected to a first control input calculator for suppressing interference, the complex adder outputs are connected to inputs of the second delay unit, which outputs are connected to the main inputs of the two-channel switch, the first outputs connected to two-channel switch вторыми входами второго комплексного перемножителя, управляющий вход двухканального коммутатора соединен с выходом блока коммутации, второй управляющий вход блока переключения и управляющий вход блока коммутации соединены со вторым управляющим входом вычислителя для подавления помех, выход синхрогенератора соединен с синхровходами третьего блока задержки, блока комплексного сопряжения, блока переключения, блока точности, блока коммутации и двухканального коммутатора, причем основными входами вычислителя для подавления помех являются соединенные входы первого блока задержки и третьего блока задержки весового блока, а выходами - вторые выходы двухканального коммутатора.the second inputs of the second complex multiplier, the control input of the two-channel switch is connected to the output of the switching unit, the second control input of the switching unit and the control input of the switching unit are connected to the second control input of the computer to suppress noise, the output of the clock generator is connected to the sync inputs of the third delay block, complex pairing unit, block switching, accuracy unit, switching unit and two-channel switch, the main inputs of the computer for suppressing interference is connected inputs of the first delay unit and the third delay unit of the weight unit, and the outputs are the second outputs of the two-channel switch.
RU2016150207A 2016-12-20 2016-12-20 Interference suppressor RU2642808C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2016150207A RU2642808C1 (en) 2016-12-20 2016-12-20 Interference suppressor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2016150207A RU2642808C1 (en) 2016-12-20 2016-12-20 Interference suppressor

Publications (1)

Publication Number Publication Date
RU2642808C1 true RU2642808C1 (en) 2018-01-26

Family

ID=61023698

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2016150207A RU2642808C1 (en) 2016-12-20 2016-12-20 Interference suppressor

Country Status (1)

Country Link
RU (1) RU2642808C1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2755978C1 (en) * 2021-04-01 2021-09-23 Федеральное государственное бюджетное образовательное учреждение высшего образования "Рязанский государственный радиотехнический университет имени В.Ф. Уткина" Computer for interference suppression
RU208214U1 (en) * 2021-06-07 2021-12-08 Федеральное государственное бюджетное образовательное учреждение высшего образования "Рязанский государственный радиотехнический университет имени В.Ф. Уткина" PASSIVE INTERFERENCE REGULATOR

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU743208A1 (en) * 1977-11-03 1980-06-25 Рязанский Радиотехнический Институт Digital device for suppressing passive noise
US5285207A (en) * 1991-05-06 1994-02-08 Ivhs Technologies, Inc. Multi-frequency automatic radar system
JP2014020820A (en) * 2012-07-13 2014-02-03 Mitsubishi Electric Corp Radar device
RU2583537C1 (en) * 2015-03-26 2016-05-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Рязанский государственный радиотехнический университет" Auto-compensator for doppler phase of passive interference

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU743208A1 (en) * 1977-11-03 1980-06-25 Рязанский Радиотехнический Институт Digital device for suppressing passive noise
US5285207A (en) * 1991-05-06 1994-02-08 Ivhs Technologies, Inc. Multi-frequency automatic radar system
JP2014020820A (en) * 2012-07-13 2014-02-03 Mitsubishi Electric Corp Radar device
RU2583537C1 (en) * 2015-03-26 2016-05-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Рязанский государственный радиотехнический университет" Auto-compensator for doppler phase of passive interference

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2755978C1 (en) * 2021-04-01 2021-09-23 Федеральное государственное бюджетное образовательное учреждение высшего образования "Рязанский государственный радиотехнический университет имени В.Ф. Уткина" Computer for interference suppression
RU208214U1 (en) * 2021-06-07 2021-12-08 Федеральное государственное бюджетное образовательное учреждение высшего образования "Рязанский государственный радиотехнический университет имени В.Ф. Уткина" PASSIVE INTERFERENCE REGULATOR

Similar Documents

Publication Publication Date Title
RU2628904C1 (en) Computer for improvement of interference
RU2634190C1 (en) Interference rejecting counter
RU2642418C1 (en) Interference reject filter
RU2674468C1 (en) Interference rejection filter
RU173289U1 (en) INTERFERENCE COMPRESSION DEVICE
RU2680202C1 (en) Calculator for interference rejecting
RU2642808C1 (en) Interference suppressor
RU2634191C1 (en) Interference rejection counter
RU2660803C1 (en) Filter of noise notching
RU172405U1 (en) PASSIVE INTERFERENCE REDUCTION DEVICE
RU2646330C1 (en) Computer for rejective interference filtration
RU2634615C1 (en) Filter of interference rejection
RU2628907C1 (en) Computer for interference compensation
RU172504U1 (en) COMPUTING DEVICE OF INTERFERENCE OF INTERFERENCE
RU2674467C1 (en) Filter compensation of passive interference
RU184016U1 (en) INTERFERENCE COMPENSATION COMPUTER
RU172404U1 (en) PASSIVE INTERFERENCE MANAGER
RU182703U1 (en) INTERFERENCE REDUCTION COMPUTER
RU182621U1 (en) ADAPTIVE INTERFERENCE FILTER FILTER
RU172503U1 (en) LIABILITY COMPUTER-REDUCER
RU182620U1 (en) ADAPTIVE COMPENSATOR OF PASSIVE INTERFERENCE
RU2679972C1 (en) Interference suppression computer
RU183845U1 (en) COMPUTING DEVICE OF INTERFERENCE OF INTERFERENCE
RU2641647C1 (en) Rejection filter
RU2680203C1 (en) Calculator for interference rejection

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20181221