RU2628206C1 - Device for reception of frequency-manipulated signals - Google Patents
Device for reception of frequency-manipulated signals Download PDFInfo
- Publication number
- RU2628206C1 RU2628206C1 RU2016110092A RU2016110092A RU2628206C1 RU 2628206 C1 RU2628206 C1 RU 2628206C1 RU 2016110092 A RU2016110092 A RU 2016110092A RU 2016110092 A RU2016110092 A RU 2016110092A RU 2628206 C1 RU2628206 C1 RU 2628206C1
- Authority
- RU
- Russia
- Prior art keywords
- output
- input
- received signal
- processing
- channel
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/14—Demodulator circuits; Receiver circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Noise Elimination (AREA)
Abstract
Description
Область техники, к которой относится изобретениеFIELD OF THE INVENTION
Изобретение относится к технике связи и может быть использовано при приеме частотно-манипулированных сигналов.The invention relates to communication technology and can be used when receiving frequency-manipulated signals.
Уровень техникиState of the art
Известно устройство для приема частотно-манипулированных сигналов (авторское свидетельство СССР № 1052135, кл. H 04 L 27/14 от 23.12.1983 г.), содержащее полосовой фильтр, выход которого соединен со входом амплитудного ограничителя, два сумматора, к первым входам которых подключены первая и вторая линии задержки, а входы этих линий задержки и вторые входы сумматоров соединены и подключены к выходу амплитудного ограничителя, при этом выходы сумматоров соединены со входами соответственно первого и второго двухполупериодных выпрямителей, выход первого двухполупериодного выпрямителя через третью линию задержки соединен с первым входом вычитающего блока, выход второго двухполупериодного выпрямителя соединен со вторым входом вычитающего блока, а выход вычитающего блока соединен со входом фильтра низких частот, выход которого соединен со входом решающего блока.A device for receiving frequency-manipulated signals (USSR author's certificate No. 1052135, class H 04 L 27/14 of 12/23/1983), containing a band-pass filter, the output of which is connected to the input of the amplitude limiter, two adders, to the first inputs of which the first and second delay lines are connected, and the inputs of these delay lines and the second inputs of the adders are connected and connected to the output of the amplitude limiter, while the outputs of the adders are connected to the inputs of the first and second half-wave rectifiers, respectively, the output of the first a half-wave rectifier through the third delay line is connected to the first input of the subtracting block, the output of the second half-wave rectifier is connected to the second input of the subtracting block, and the output of the subtracting block is connected to the input of the low-pass filter, the output of which is connected to the input of the solving block.
Указанное устройство для приема частотно-манипулированных сигналов не обеспечивает высокой помехоустойчивости, так как обработка ведется только синфазной составляющей сигнала.The specified device for receiving frequency-manipulated signals does not provide high noise immunity, since the processing is carried out only in-phase component of the signal.
Раскрытие изобретенияDisclosure of invention
Техническим результатом заявляемого изобретения является повышение помехоустойчивости устройства за счет параллельной обработки принимаемого сигнала в синфазном и квадратурном каналах. The technical result of the claimed invention is to increase the noise immunity of the device due to the parallel processing of the received signal in the in-phase and quadrature channels.
Технический результат достигается тем, что устройство для приема частотно–манипулированных сигналов содержит полосовой фильтр, который подключен выходом к входу первого амплитудного ограничителя, решающий блок, выход которого является выходом устройства, и канал обработки синфазной составляющей принимаемого сигнала, включающий первый и второй сумматоры, причем к первым входам первого и второго сумматоров подключены соответственно первая и вторая линии задержки. При этом входы первой и второй линий задержки и вторые входы первого и второго сумматоров соединены и являются входом канала обработки синфазной составляющей принимаемого сигнала, выходы первого и второго сумматоров соединены с входами соответственно первого и второго двухполупериодных выпрямителей, причем выход первого двухполупериодного выпрямителя через третью линию задержки соединен с первым входом вычитающего блока, а выход второго двухполупериодного выпрямителя соединен со вторым входом вычитающего блока. При этом выход вычитающего блока соединен со входом фильтра низких частот, причем выход фильтра низких частот является выходом канала обработки синфазной составляющей принимаемого сигнала. В устройство введены дополнительная линия задержки, которая соединена входом с выходом первого амплитудного ограничителя, а выходом - со входом канала обработки синфазной составляющей принимаемого сигнала, выходной сумматор, котрый соединен первым входом с выходом канала обработки синфазной составляющей сигнала, а выходом с входом решающего блока, преобразователь Гильберта, соединенный входом с выходом полосового фильтра, второй амплитудный ограничитель, который соединен входом с выходом преобразователя Гильберта, и канал обработки квадратурной составляющей принимаемого сигнала, аналогичный каналу обработки синфазной составляющей принимаемого сигнала. При этом канал обработки квадратурной составляющей соединен своим входом с выходом второго амплитудного ограничителя, а выходом - со вторым входом выходного сумматора. The technical result is achieved by the fact that the device for receiving frequency-manipulated signals contains a bandpass filter that is connected by an output to the input of the first amplitude limiter, a decision unit, the output of which is the output of the device, and a channel for processing the in-phase component of the received signal, including the first and second adders, the first inputs of the first and second adders are connected, respectively, the first and second delay lines. In this case, the inputs of the first and second delay lines and the second inputs of the first and second adders are connected and are the input of the processing channel of the in-phase component of the received signal, the outputs of the first and second adders are connected to the inputs of the first and second half-wave rectifiers, and the output of the first half-wave rectifier through the third delay line connected to the first input of the subtracting unit, and the output of the second half-wave rectifier is connected to the second input of the subtracting unit. The output of the subtracting unit is connected to the input of the low-pass filter, and the output of the low-pass filter is the output of the processing channel of the in-phase component of the received signal. An additional delay line is introduced into the device, which is connected by the input to the output of the first amplitude limiter, and by the output to the input of the processing channel of the in-phase component of the received signal, the output adder, which is connected by the first input to the output of the processing channel of the in-phase component of the signal, and the output to the input of the decision block, a Hilbert transducer connected by an input to the output of a band-pass filter, a second amplitude limiter, which is connected by an input to the output of a Hilbert transducer, and a processing channel the quadrature component of the received signal, similar to the processing channel of the in-phase component of the received signal. In this case, the processing channel of the quadrature component is connected by its input to the output of the second amplitude limiter, and by the output to the second input of the output adder.
Краткое описание чертежейBrief Description of the Drawings
На чертеже изображена структурная схема, поясняющая заявляемое изобретение.The drawing shows a structural diagram illustrating the claimed invention.
На чертеже цифрами обозначены следующие позиции:In the drawing, the numbers indicate the following positions:
1 - полосовой фильтр; 2 - первый амплитудный ограничитель; 3 - преобразователь Гильберта; 4 - дополнительная линия задержки; 5 - второй амплитудный ограничитель; 6 - первый сумматор; 7 - первая линия задержки; 8 - вторая линия задержки; 9 - второй сумматор; 10 - первый двухполупериодный выпрямитель; 11 - второй двухполупериодный выпрямитель; 12 - третья линия задержки; 13 - вычитающий блок; 14 - фильтр низких частот; 15 - выходной сумматор; 16 - решающий блок. 1 - band-pass filter; 2 - the first amplitude limiter; 3 - Hilbert transducer; 4 - additional delay line; 5 - second amplitude limiter; 6 - the first adder; 7 - the first delay line; 8 - second delay line; 9 - the second adder; 10 - the first half-wave rectifier; 11 - the second half-wave rectifier; 12 - third delay line; 13 - subtracting block; 14 - low pass filter; 15 - output adder; 16 is a crucial unit.
Осуществление изобретенияThe implementation of the invention
Устройство для приема частотно-манипулированных сигналов содержит: полосовой фильтр 1, первый амплитудный ограничитель 2, преобразователь Гильберта 3, дополнительную линию задержки 4, второй амплитудный ограничитель 5, и в каналах обработки синфазной и квадратурной составляющей принимаемого сигнала первый и второй сумматоры 6, 9, первые линии задержки 7, вторые линии задержки 8, первые двухполупериодные выпрямители 10, вторые двухполупериодные выпрямители 11, третьи линии задержки 12, вычитающие блоки 13, фильтры низких частот 14, а также выходной сумматор 15 и решающий блок 16. A device for receiving frequency-manipulated signals contains: a band-
Все элементы устройства соединены следующим образом - выход полосового фильтра 1 подключен к входу первого амплитудного ограничителя 2, выход выходного сумматора 15 соединен со входом решающего блока 16, а выход решающего блока 16 является выходом устройства. Канал обработки синфазной составляющей принимаемого сигнала и канал обработки квадратурной составляющей принимаемого сигнала содержат идентичные элементы, соединенные одинаково в обоих каналах обработки информации. К первым входам первого и второго сумматоров 6 и 9 подключены первая и вторая линии задержки 7 и 8 соответственно, а входы этих линий задержки 7, 8 и вторые входы первого и второго сумматоров 6 и 9 соединены и являются входом канала обработки синфазной (квадратурной) составляющей принимаемого сигнала. Выходы первого и второго сумматоров 6 и 9 соединены со входами соответственно первого и второго двухполупериодных выпрямителей 10 и 11, выход первого двухполупериодного выпрямителя 10 через третью линию задержки 12 соединен с первым входом вычитающего блока 13, выход второго двухполупериодного выпрямителя 11 соединен со вторым входом вычитающего блока 13, а выход вычитающего блока 13, соединен с входом фильтра низких частот 14, выход которого является выходом канала обработки синфазной (квадратурной) составляющей принимаемого сигнала. Устройство также содержит дополнительную линию задержки 4, выходной сумматор 15, выход которого соединен со входом решающего блока 16, преобразователь Гильберта 3, вход которого соединен с выходом полосового фильтра 1, второй амплитудный ограничитель 5, вход которого соединен с выходом преобразователя Гильберта 3, и канал обработки квадратурной составляющей принимаемого сигнала, полностью аналогичный каналу обработки синфазной составляющей принимаемого сигнала, при этом выход второго амплитудного ограничителя 5 соединен со входом канала обработки квадратурной составляющей принимаемого сигнала. Вход дополнительной линии задержки 4 соединен с выходом первого амплитудного ограничителя 2, а его выход соединен со входом канала обработки синфазной составляющей принимаемого сигнала. Выход канала обработки синфазной составляющей принимаемого сигнала соединен с первым входом выходного сумматора 15, а выход канала обработки квадратурной составляющей принимаемого сигнала соединен со вторым входом выходного сумматора 15.All elements of the device are connected as follows - the output of the
Устройство работает следующим образом.The device operates as follows.
Частотно–манипулированный сигнал из канала связи поступает на вход полосового фильтра 1, который отфильтровывает спектр полезного сигнала, затем аналоговый сигнал преобразуется в прямоугольные биполярные импульсы первым амплитудным ограничителем 2. Сигнал с выхода полосового фильтра 1 поступает также в преобразователь Гильберта 3, где осуществляется ортогонализация входного сигнала, т.е. производится поворот всех частотных составляющих сигнала на π/2. После ограничения в первом амплитудном ограничителе 2 сигнал поступает на дополнительную линию задержки 4 - она необходима для того, чтобы сигналы из каналов обработки синфазной и квадратурной составляющих принимаемого сигнала на входы выходного сумматора 15 приходили одновременно, так как принимаемый сигнал в преобразователе Гильберта 3 претерпевает дополнительную задержку. С выхода преобразователя Гильберта 3 полосовой сигнал поступает на вход второго амплитудного ограничителя 5, где он также преобразуется в прямоугольные биполярные импульсы. Биполярные импульсы с выходов дополнительной линии задержки 4 и второго амплитудного ограничителя 5 поступают на входы каналов обработки синфазной и квадратурной составляющих принимаемого сигнала. Первые линии задержки 7 задерживают поступающий сигнал на половину периода нижней частоты манипуляции принимаемого сигнала Тн/2, а вторые линии задержки 8 – на половину периода верхней частоты манипуляции принимаемого сигнала Тв/2. Сигналы, полученные на выходах первых сумматоров 6, поступают через первые духполупериодные выпрямители 10 и через третьи линии задержки 12 на первые входы вычитающих блоков 13. Сигналы эти представляют собой однополярную импульсную последовательность. Величина задержки третьих линий задержки 12 равна половине разности величин задержки первых и вторых 7 и 8 линий задержки Тзад = Тн/2 - Тв/2. С выходов вторых сумматоров 9 через вторые двухполупериодные выпрямители 11 сигналы в виде однополярных импульсных последовательностей поступают на вторые входы вычитающих блоков 13. На выходах вычитающих блоков 13 получается разностный сигнал, представляющий собой трехуровневую последовательность двухполярных импульсов. Эти импульсы поступают на фильтры низких частот 14, которые усредняют поступающую импульсную последовательность и выдают ее на входы выходного сумматора 15. После суммирования сигналов выходным сумматором 15 - сигнал на его выходе имеет зависимость от частоты. Решающий блок 16 в конце интервала принимаемой посылки при сравнении входного сигнала с нулевым порогом формирует на выходе устройства значение принятого бита информации. The frequency-manipulated signal from the communication channel enters the input of the band-
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2016110092A RU2628206C1 (en) | 2016-03-21 | 2016-03-21 | Device for reception of frequency-manipulated signals |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2016110092A RU2628206C1 (en) | 2016-03-21 | 2016-03-21 | Device for reception of frequency-manipulated signals |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2628206C1 true RU2628206C1 (en) | 2017-08-15 |
Family
ID=59641758
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2016110092A RU2628206C1 (en) | 2016-03-21 | 2016-03-21 | Device for reception of frequency-manipulated signals |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2628206C1 (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4322851A (en) * | 1979-09-04 | 1982-03-30 | International Standard Electric Corporation | Decoding logic for frequency shift keying receiver |
SU1596481A1 (en) * | 1988-12-19 | 1990-09-30 | Предприятие П/Я В-2655 | Device for receiving frequency-manipulated signals |
US5703908A (en) * | 1993-10-08 | 1997-12-30 | Rutgers University | Fixed reference shift keying modulation for mobile radio telecommunications |
RU2247474C1 (en) * | 2003-06-19 | 2005-02-27 | Калининградский военный институт ФПС РФ | Device for quadrature reception of frequency-keyed signals |
RU2425457C1 (en) * | 2010-07-27 | 2011-07-27 | Федеральное государственное образовательное учреждение высшего профессионального образования "Балтийская государственная академия рыбопромыслового флота" | Device of quadrature reception of frequency-manipulated signals |
-
2016
- 2016-03-21 RU RU2016110092A patent/RU2628206C1/en not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4322851A (en) * | 1979-09-04 | 1982-03-30 | International Standard Electric Corporation | Decoding logic for frequency shift keying receiver |
SU1596481A1 (en) * | 1988-12-19 | 1990-09-30 | Предприятие П/Я В-2655 | Device for receiving frequency-manipulated signals |
US5703908A (en) * | 1993-10-08 | 1997-12-30 | Rutgers University | Fixed reference shift keying modulation for mobile radio telecommunications |
RU2247474C1 (en) * | 2003-06-19 | 2005-02-27 | Калининградский военный институт ФПС РФ | Device for quadrature reception of frequency-keyed signals |
RU2425457C1 (en) * | 2010-07-27 | 2011-07-27 | Федеральное государственное образовательное учреждение высшего профессионального образования "Балтийская государственная академия рыбопромыслового флота" | Device of quadrature reception of frequency-manipulated signals |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US2406019A (en) | Pulse modulation system | |
JP2017506012A5 (en) | ||
RU2628206C1 (en) | Device for reception of frequency-manipulated signals | |
RU141688U1 (en) | TACT SYNCHRONIZATION DEVICE FOR INFORMATION COMPOSITION SERIAL SIGNAL | |
CN103986484A (en) | Compensation method for unbalanced broadband intermediate frequency signal amplitudes | |
US3674935A (en) | Digital circuit demodulator for frequency-shift data signals | |
RU2012126907A (en) | METHOD FOR SEARCHING NOISE-LIKE PHASOMANIPULATED SIGNALS AND RADIO RECEIVER FOR ITS IMPLEMENTATION | |
WO2016032191A3 (en) | Ultra low power wideband asynchronous binary phase shift keying demodulation circuit using first order sideband filters aligned at zero degree phase | |
US9160518B1 (en) | Half-rate clock-data recovery circuit and method thereof | |
RU168110U1 (en) | Device for receiving frequency-manipulated signals | |
US3474341A (en) | Frequency shift detection system | |
RU2635374C2 (en) | Device for reception of frequency-shift signals | |
RU2544767C1 (en) | Multichannel code division receiver for receiving quadrature-modulated high structural concealment signals | |
RU124461U1 (en) | Coherent Signal Detector with 180 ° Phase Manipulation | |
CN105322903A (en) | Implementation method of digital lock-in amplifier based on FPGA | |
CN103812505A (en) | Bit synchronization lock detector | |
RU2497143C1 (en) | Device for detecting initial phase modulation of periodic sequence pulses | |
RU2460211C1 (en) | Method of transmitting information signals and apparatus for realising said method | |
RU163281U1 (en) | 180 ° SIGNAL DETECTOR WITH ABSOLUTE PHASE MANIPULATION | |
RU2573270C2 (en) | Adaptive correction method with compensation of guard time periods | |
RU2569578C1 (en) | Phase-compensating image channel suppressor in radio signal receiver | |
RU148926U1 (en) | DEVICE FOR DEMODULATION OF PHASOMANIPULATED SIGNALS | |
RU2781271C1 (en) | Amplitude shift keying demodulator | |
RU2808227C1 (en) | Amplitude shift keying demodulator | |
RU135464U1 (en) | 180 ° SINGLE-BAND CLIPPED SHAPER FORMER WITH PHASE MANIPULATION AT 180 ° |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PD4A | Correction of name of patent owner | ||
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20200322 |