RU2620991C1 - Device for selection of binary numbers - Google Patents

Device for selection of binary numbers Download PDF

Info

Publication number
RU2620991C1
RU2620991C1 RU2016110566A RU2016110566A RU2620991C1 RU 2620991 C1 RU2620991 C1 RU 2620991C1 RU 2016110566 A RU2016110566 A RU 2016110566A RU 2016110566 A RU2016110566 A RU 2016110566A RU 2620991 C1 RU2620991 C1 RU 2620991C1
Authority
RU
Russia
Prior art keywords
input
output
elements
binary
numbers
Prior art date
Application number
RU2016110566A
Other languages
Russian (ru)
Inventor
Олег Александрович Козелков
Original Assignee
Олег Александрович Козелков
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Олег Александрович Козелков filed Critical Олег Александрович Козелков
Priority to RU2016110566A priority Critical patent/RU2620991C1/en
Application granted granted Critical
Publication of RU2620991C1 publication Critical patent/RU2620991C1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/02—Comparing digital values
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/02—Comparing digital values
    • G06F7/026—Magnitude comparison, i.e. determining the relative order of operands based on their numerical value, e.g. window comparator
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/06—Arrangements for sorting, selecting, merging, or comparing data on individual record carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Logic Circuits (AREA)

Abstract

FIELD: physics.
SUBSTANCE: device has six inputs devices, two outputs of the device three elements NO, fourteen elements AND, seven items OR.
EFFECT: providing the possibility of choosing the average of three binary two-digit numbers, and the minimum or maximum of two binary two-digit numbers.
1 dwg, 2 tbl

Description

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления.The invention relates to computer technology and can be used to build automation, functional units of control systems.

Известны устройства селекции максимального из двух двоичных чисел, например патент РФ 2298219, МПК G06F 7/02, G06F 7/06, 2007 г., которое содержит два элемента И, два элемента ИЛИ, два импликатора.Known devices for selecting the maximum of two binary numbers, for example, RF patent 2298219, IPC G06F 7/02, G06F 7/06, 2007, which contains two AND elements, two OR elements, two implicators.

К причине, препятствующей достижению указанного ниже технического результата при использовании известного устройства селекции максимального из двух двоичных чисел, относятся ограниченные функциональные возможности, обусловленные тем, что оно позволяет выполнять селекцию только максимального из двух двоичных чисел.The reason that impedes the achievement of the technical result indicated below when using the known device for selecting the maximum of two binary numbers includes limited functionality, due to the fact that it allows you to select only the maximum of two binary numbers.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятое за прототип устройство селекции минимального из двух двоичных чисел (патент РФ 2300133, МПК G06F 7/02, G06F 7/06, 2007 г.), содержащее четыре входа устройства, два выхода устройства, два элемента НЕ, два элемента ИЛИ, четыре элемента И, причем первый вход устройства соединен с первым входом первого элемента И, и через первый элемент НЕ соединен с первым входом второго элемента И, второй вход устройства соединен с первым входом первого элемента ИЛИ, третий вход устройства соединен через второй элемент НЕ с первым входом третьего элемента И, четвертый вход устройства соединен с первым входом второго элемента ИЛИ, выход первого элемента ИЛИ соединен с первым входом четвертого элемента И.The closest device of the same purpose to the claimed invention in terms of features is the prototype device for selecting the minimum of two binary numbers (RF patent 2300133, IPC G06F 7/02, G06F 7/06, 2007), containing four device inputs, two the output of the device, two NOT elements, two OR elements, four AND elements, the first input of the device connected to the first input of the first AND element, and through the first element NOT connected to the first input of the second AND element, the second input of the device connected to the first input of the first ele cient OR third input device is connected through a second NOT member to the first input of the third AND gate, the fourth input of the device connected to the first input of the second OR gate, an output of first OR element connected to the first input of the fourth element I.

К причине, препятствующей достижению указанного ниже технического результата при использовании известного устройства селекции минимального из двух двоичных чисел, относятся ограниченные функциональные возможности, обусловленные тем, что оно позволяет выполнять селекцию только минимального из двух двоичных чисел.The reason that impedes the achievement of the technical result indicated below when using the known device for selecting the minimum of two binary numbers includes limited functionality, due to the fact that it allows you to select only the minimum of two binary numbers.

Техническим результатом изобретения является расширение функциональных возможностей устройства селекции двоичных чисел за счет обеспечения возможности выбора среднего из трех двоичных двухразрядных чисел, а также минимального или максимального из двух двоичных двухразрядных чисел.The technical result of the invention is to expand the functionality of a device for selecting binary numbers by providing the ability to select the average of three binary two-digit numbers, as well as the minimum or maximum of two binary two-digit numbers.

Указанный технический результат при осуществлении изобретения достигается тем, что устройство селекции двоичных чисел, содержащее четыре входа устройства, два выхода устройства, два элемента НЕ, два элемента ИЛИ, четыре элемента И, причем первый вход устройства соединен с первым входом первого элемента И, и через первый элемент НЕ соединен с первым входом второго элемента И, второй вход устройства соединен с первым входом первого элемента ИЛИ, третий вход устройства соединен через второй элемент НЕ с первым входом третьего элемента И, четвертый вход устройства соединен с первым входом второго элемента ИЛИ, выход первого элемента ИЛИ соединен с первым входом четвертого элемента И, дополнительно содержит пятый и шестой входы устройства, третий элемент НЕ, пять элементов ИЛИ, десять элементов И, причем первый вход устройства соединен с первыми входами пятого элемента И, шестого элемента И, седьмого элемента И, и через первый элемент НЕ соединен с первым входом третьего элемента ИЛИ, первым входом восьмого элемента И, вторым входом четвертого элемента И, второй вход устройства соединен с первым входом девятого элемента И, первым входом десятого элемента И, вторым входом седьмого элемента И, вторым входом третьего элемента И, третий вход устройства соединен с первым входом одиннадцатого элемента И, вторым входом первого элемента И, третьим входом четвертого элемента И, первым входом двенадцатого элемента И, и через второй элемент НЕ соединен с вторым входом второго элемента И, вторым входом шестого элемента И, вторым входом восьмого элемента И, четвертый вход устройства соединен с вторым входом девятого элемента И, первым входом тринадцатого элемента И, первым входом четырнадцатого элемента И, пятый вход устройства соединен с вторым входом одиннадцатого элемента И, вторым входом пятого элемента И, вторым входом тринадцатого элемента И, вторым входом десятого элемента И, третьим входом седьмого элемента И, вторым входом двенадцатого элемента И, и через третий элемент НЕ соединен с первым входом четвертого элемента ИЛИ, четвертым входом четвертого элемента И, третьим входом шестого элемента И, шестой вход устройства соединен с вторым входом четвертого элемента ИЛИ, вторым входом второго элемента ИЛИ, вторым входом первого элемента ИЛИ, четвертым входом седьмого элемента И, третьим входом третьего элемента И, вторым входом четырнадцатого элемента И, выход одиннадцатого элемента И соединен с первым входом пятого элемента ИЛИ, выход пятого элемента И соединен с вторым входом пятого элемента ИЛИ, выход первого элемента И соединен с третьим входом пятого элемента ИЛИ и третьим входом четвертого элемента ИЛИ, выход пятого элемента ИЛИ соединен с первым выходом устройства, выход второго элемента И соединен с четвертым входом четвертого элемента ИЛИ, выход четвертого элемента ИЛИ соединен с третьим входом девятого элемента И, выход второго элемента ИЛИ соединен с четвертым входом шестого элемента И, выход тринадцатого элемента И соединен с первым входом шестого элемента ИЛИ, выход десятого элемента И соединен с вторым входом шестого элемента ИЛИ, выход которого соединен с третьим входом восьмого элемента И, выход двенадцатого элемента И соединен с вторым входом третьего элемента ИЛИ, выход которого соединен с третьим входом четырнадцатого элемента И, выход девятого элемента И соединен с первым входом седьмого элемента ИЛИ, выход шестого элемента И соединен с вторым входом седьмого элемента ИЛИ, выход восьмого элемента И соединен с третьим входом седьмого элемента ИЛИ, выход четвертого элемента И соединен с четвертым входом седьмого элемента ИЛИ, выход седьмого элемента И соединен с пятым входом седьмого элемента ИЛИ, выход третьего элемента И соединен с шестым входом седьмого элемента ИЛИ, выход четырнадцатого элемента И соединен с седьмым входом седьмого элемента ИЛИ, выход которого соединен с вторым выходом устройства.The specified technical result in the implementation of the invention is achieved in that the binary number selection device containing four device inputs, two device outputs, two NOT elements, two OR elements, four AND elements, the first input of the device being connected to the first input of the first AND element, and through the first element is NOT connected to the first input of the second AND element, the second input of the device is connected to the first input of the first OR element, the third input of the device is connected through the second element NOT to the first input of the third AND element, the fifth input of the device is connected to the first input of the second OR element, the output of the first OR element is connected to the first input of the fourth AND element, additionally contains the fifth and sixth inputs of the device, the third element is NOT, five OR elements, ten AND elements, and the first input of the device is connected to the first the inputs of the fifth element And, the sixth element And, the seventh element And, and through the first element is NOT connected to the first input of the third element OR, the first input of the eighth element And, the second input of the fourth element And, the second input of devices connected to the first input of the ninth element And, the first input of the tenth element And, the second input of the seventh element And, the second input of the third element And, the third input of the device is connected to the first input of the eleventh element And, the second input of the first element And, the third input of the fourth element And, the first the input of the twelfth element And, and through the second element is NOT connected to the second input of the second element And, the second input of the sixth element And, the second input of the eighth element And, the fourth input of the device is connected to the second input of the ninth element and And, with the first input of the thirteenth element And, the first input of the fourteenth element And, the fifth input of the device is connected to the second input of the eleventh element And, the second input of the fifth element And, the second input of the thirteenth element And, the second input of the tenth element And, the third input of the seventh element And, the second input of the twelfth element AND, and through the third element is NOT connected to the first input of the fourth element OR, the fourth input of the fourth element AND, the third input of the sixth element And, the sixth input of the device is connected to the second input of the fourth of the second OR element, the second input of the second OR element, the second input of the first OR element, the fourth input of the seventh AND element, the third input of the third AND element, the second input of the fourteenth AND element, the output of the eleventh element AND is connected to the first input of the fifth OR element, the output of the fifth AND element connected to the second input of the fifth OR element, the output of the first AND element is connected to the third input of the fifth OR element and the third input of the fourth OR element, the output of the fifth OR element is connected to the first output of the device, the output is second AND element is connected to the fourth input of the fourth OR element, the output of the fourth OR element is connected to the third input of the ninth AND element, the output of the second OR element is connected to the fourth input of the sixth AND element, the output of the thirteenth element AND is connected to the first input of the sixth OR element, the output of the tenth element AND connected to the second input of the sixth OR element, the output of which is connected to the third input of the eighth AND element, the output of the twelfth element AND is connected to the second input of the third OR element, the output of which is connected to the third one of the fourteenth AND element, the output of the ninth AND element is connected to the first input of the seventh OR element, the output of the sixth AND element is connected to the second input of the seventh OR element, the output of the eighth element AND is connected to the third input of the seventh OR element, the output of the fourth element And is connected to the fourth input of the seventh OR element, the output of the seventh AND element is connected to the fifth input of the seventh OR element, the output of the third AND element is connected to the sixth input of the seventh OR, the output of the fourteenth AND element is connected to the seventh input element OR, the output of which is connected to the second output of the device.

На чертеже (Фиг.1) представлена схема устройства селекции двоичных чисел, содержит входы устройства 1, 2, 3, 4, 5, 6, три элемента НЕ 7, 8, 9, элементы И 10, 11, 12, 14, 16, 17, 18, 19, 21, 22, 23, 26, 28, 29, элементы ИЛИ 3, 15, 20, 24, 25, 27, 30, выходы устройства 31, 32. Элементы схемы устройства соединены следующим образом. Первый вход устройства 1 соединен с первым входом первого элемента И 11, с первыми входами пятого элемента И 19, шестого элемента И 21, седьмого элемента И 16, и через первый элемент НЕ 7 соединен с первым входом второго элемента И 12, с первым входом третьего элемента ИЛИ 24, первым входом восьмого элемента И 29, вторым входом четвертого элемента И 23, второй вход устройства 2 соединен с первым входом первого элемента ИЛИ 15, первым входом девятого элемента И 26, первым входом десятого элемента И 22, вторым входом седьмого элемента И 16, вторым входом третьего элемента И 17, третий вход устройства 3 соединен через второй элемент НЕ 8 с первым входом третьего элемента И 17, с первым входом одиннадцатого элемента И 10, вторым входом первого элемента И 11, третьим входом четвертого элемента И 23, первым входом двенадцатого элемента И 18, и через второй элемент НЕ 8 соединен с вторым входом второго элемента И 12, вторым входом шестого элемента И 21, вторым входом восьмого элемента И 29, четвертый вход устройства 4 соединен с первым входом второго элемента ИЛИ 13, с вторым входом девятого элемента И 26, первым входом тринадцатого элемента И 14, первым входом четырнадцатого элемента И 28, пятый вход устройства 5 соединен с вторым входом одиннадцатого элемента И 10, вторым входом пятого элемента И 19, вторым входом тринадцатого элемента И 14, вторым входом десятого элемента И 22, третьим входом седьмого элемента И 16, вторым входом двенадцатого элемента И 18, и через третий элемент НЕ 9 соединен с первым входом четвертого элемента ИЛИ 20, четвертым входом четвертого элемента И 23, третьим входом шестого элемента И 21, шестой вход устройства 6 соединен с вторым входом четвертого элемента ИЛИ 20, вторым входом второго элемента ИЛИ 13, вторым входом первого элемента ИЛИ 15, четвертым входом седьмого элемента И 16, третьим входом третьего элемента И 17, вторым входом четырнадцатого элемента И 28, выход первого элемента ИЛИ 15 соединен с первым входом четвертого элемента И 23, выход одиннадцатого элемента И 10 соединен с первым входом пятого элемента ИЛИ 25, выход пятого элемента И 19 соединен с вторым входом пятого элемента ИЛИ 25, выход первого элемента И 11 соединен с третьим входом пятого элемента ИЛИ 25 и третьим входом четвертого элемента ИЛИ 20, выход пятого элемента ИЛИ 25 соединен с первым выходом устройства 31, выход второго элемента И 12 соединен с четвертым входом четвертого элемента ИЛИ 20, выход четвертого элемента ИЛИ 20 соединен с третьим входом девятого элемента И 26, выход второго элемента ИЛИ 13 соединен с четвертым входом шестого элемента И 21, выход тринадцатого элемента И 14 соединен с первым входом шестого элемента ИЛИ 27, выход десятого элемента И 22 соединен с вторым входом шестого элемента ИЛИ 27, выход которого соединен с третьим входом восьмого элемента И 29, выход двенадцатого элемента И 18 соединен с вторым входом третьего элемента ИЛИ 24, выход которого соединен с третьим входом четырнадцатого элемента И 28, выход девятого элемента И 26 соединен с первым входом седьмого элемента ИЛИ 30, выход шестого элемента И 21 соединен с вторым входом седьмого элемента ИЛИ 30, выход восьмого элемента И 29 соединен с третьим входом седьмого элемента ИЛИ 30, выход четвертого элемента И 23 соединен с четвертым входом седьмого элемента ИЛИ 30, выход седьмого элемента И 16 соединен с пятым входом седьмого элемента ИЛИ 30, выход третьего элемента И 17 соединен с шестым входом седьмого элемента ИЛИ 30, выход четырнадцатого элемента И 28 соединен с седьмым входом седьмого элемента ИЛИ 30, выход которого соединен с вторым выходом устройства 32.The drawing (Figure 1) shows a diagram of a device for selecting binary numbers, contains the inputs of the device 1, 2, 3, 4, 5, 6, three elements NOT 7, 8, 9, elements And 10, 11, 12, 14, 16, 17, 18, 19, 21, 22, 23, 26, 28, 29, OR elements 3, 15, 20, 24, 25, 27, 30, outputs of the device 31, 32. The circuit elements of the device are connected as follows. The first input of device 1 is connected to the first input of the first element And 11, with the first inputs of the fifth element And 19, the sixth element And 21, the seventh element And 16, and through the first element NOT 7 connected to the first input of the second element And 12, with the first input of the third OR element 24, the first input of the eighth element And 29, the second input of the fourth element And 23, the second input of the device 2 is connected to the first input of the first element OR 15, the first input of the ninth element And 26, the first input of the tenth element And 22, the second input of the seventh element And 16, second entrance third about the element And 17, the third input of the device 3 is connected through the second element NOT 8 with the first input of the third element And 17, with the first input of the eleventh element And 10, the second input of the first element And 11, the third input of the fourth element And 23, the first input of the twelfth element And 18, and through the second element NOT 8 is connected to the second input of the second element And 12, the second input of the sixth element And 21, the second input of the eighth element And 29, the fourth input of the device 4 is connected to the first input of the second element OR 13, with the second input of the ninth element And 26, the first entrance of the thirteenth element And 14, the first input of the fourteenth element And 28, the fifth input of the device 5 is connected to the second input of the eleventh element And 10, the second input of the fifth element And 19, the second input of the thirteenth element And 14, the second input of the tenth element And 22, the third input of the seventh element And 16, the second input of the twelfth element And 18, and through the third element NOT 9 is connected to the first input of the fourth element OR 20, the fourth input of the fourth element And 23, the third input of the sixth element And 21, the sixth input of the device 6 is connected to the second input h of the fourth element OR 20, the second input of the second element OR 13, the second input of the first element OR 15, the fourth input of the seventh element And 16, the third input of the third element And 17, the second input of the fourteenth element And 28, the output of the first element OR 15 is connected to the first input of the fourth And element 23, the output of the eleventh element And 10 is connected to the first input of the fifth element OR 25, the output of the fifth element And 19 is connected to the second input of the fifth element OR 25, the output of the first element And 11 is connected to the third input of the fifth element OR 25 and the third input of the fourth OR element 20, the output of the fifth OR element 25 is connected to the first output of the device 31, the output of the second AND element 12 is connected to the fourth input of the fourth OR element 20, the output of the fourth OR element 20 is connected to the third input of the ninth AND element 26, the output of the second OR element 13 connected to the fourth input of the sixth element And 21, the output of the thirteenth element And 14 is connected to the first input of the sixth element OR 27, the output of the tenth element And 22 is connected to the second input of the sixth element OR 27, the output of which is connected to the third input of the eighth electric And 29, the output of the twelfth element And 18 is connected to the second input of the third element OR 24, the output of which is connected to the third input of the fourteenth element And 28, the output of the ninth element And 26 is connected to the first input of the seventh element OR 30, the output of the sixth element And 21 is connected to the second input of the seventh element OR 30, the output of the eighth element And 29 is connected to the third input of the seventh element OR 30, the output of the fourth element And 23 is connected to the fourth input of the seventh element OR 30, the output of the seventh element And 16 is connected to the fifth input of the seventh element that OR 30, the output of the third element And 17 is connected to the sixth input of the seventh element OR 30, the output of the fourteenth element And 28 is connected to the seventh input of the seventh element OR 30, the output of which is connected to the second output of the device 32.

Работа устройства селекции двоичных чисел осуществляется следующим образом.The operation of the device for selecting binary numbers is as follows.

Устройство сравнивает три двоичных двухразрядных числа А, В и С, двоичные двухразрядные коды которых соответственно (a1a0), (b1b0), (c1c0), где a1, b1, c1 - старшие разряды. На входы устройства эти сигналы подаются следующим образом: на вход 1 - сигнал a1, на вход 2 - сигнал а0, на вход 3 - сигнал b1, на вход 4 - сигнал b0, на вход 5 - сигнал c1, на вход 6 - сигнал с0. Старшие разряды сравниваемых чисел: a1, b1, c1,The device compares three binary two-digit numbers A, B and C, the binary two-digit codes of which, respectively (a 1 a 0 ), (b 1 b 0 ), (c 1 c 0 ), where a 1 , b 1 , c 1 are the most significant bits . These signals are supplied to the device inputs as follows: input 1 - signal a 1 , input 2 - signal a 0 , input 3 - signal b 1 , input 4 - signal b 0 , input 5 - signal c 1 , input 6 - signal from 0 . The most significant digits of the numbers to be compared: a 1 , b 1 , c 1 ,

На выходах 31 и 32 формируется двоичный код (z1, z0) среднего по положению среди упорядоченных значений сравниваемых чисел двоичного двухразрядного числа Ζ. На выходе 31 - старший разряд z1, на выходе 32 - младший разряд z0.At the outputs 31 and 32, a binary code (z 1 , z 0 ) is generated that is average in position among the ordered values of the compared numbers of the binary two-digit number Ζ. At the output 31 - the senior bit z 1 , at the output 32 - the least significant bit z 0 .

Например, числа А=1, В=2, С=0, упорядоченные в порядке возрастания У=(0, 1, 2), среднее значение будет Z=1. Для значений А=0, В=1, С=0, упорядоченные в порядке возрастания У=(0, 0, 1), среднее значение будет Ζ=0, и т.д.For example, the numbers A = 1, B = 2, C = 0, ordered in ascending order Y = (0, 1, 2), the average value will be Z = 1. For values A = 0, B = 1, C = 0, ordered in ascending order Y = (0, 0, 1), the average value will be Ζ = 0, etc.

Для выбора наименьшего из двух двоичных двухразрядных чисел А и В на входы 5 и 6 подается сигнал «0», а для выбора наибольшего из двух двоичных двухразрядных чисел А и В на входы 5 и 6 подается сигнал «1». На выходах 31 и 32 устройства формируются коды выбранного двоичного числа.To select the smallest of the two binary two-bit numbers A and B, the signal “0” is applied to the inputs 5 and 6, and to select the largest of the two binary two-bit numbers A and B, the signal “1” is sent to the inputs 5 and 6. At the outputs 31 and 32 of the device, the codes of the selected binary number are generated.

В табл. 1 и табл. 2 приведены значения сигналов на выходах устройства и на выходах всех элементов схемы для всех возможных значений входных сигналов.In the table. 1 and table 2 shows the values of the signals at the outputs of the device and at the outputs of all elements of the circuit for all possible values of the input signals.

Figure 00000001
Figure 00000001

Figure 00000002
Figure 00000002

Figure 00000003
Figure 00000003

Figure 00000004
Figure 00000004

Figure 00000005
Figure 00000005

Figure 00000006
Figure 00000006

Сравнение характеристик прототипа и заявляемого устройства показывает, что заявленное устройство имеет более широкие функциональные возможности, т.к. позволяет производить выбор среднего из трех двоичных двухразрядных чисел, а также минимального или максимального из двух двоичных двухразрядных чисел.Comparison of the characteristics of the prototype and the claimed device shows that the claimed device has wider functionality, because allows you to select the average of three binary two-digit numbers, as well as the minimum or maximum of two binary two-digit numbers.

Использованные источникиUsed sources

1. Устройство селекции максимального из двух двоичных чисел (RU №2298219 C1, МПК G06F 7/02, G06F 7/06, заявлено 02.12.2005, опубликовано 27.04.2007).1. The selection device of the maximum of two binary numbers (RU No. 2298219 C1, IPC G06F 7/02, G06F 7/06, announced 02.12.2005, published 04.27.2007).

2. Устройство селекции минимального из двух двоичных чисел (RU №2300133 C1, МПК G06F 7/02, G06F 7/06, заявлено 02.12.2005, опубликовано 27.05.2007).2. The device for selecting the minimum of two binary numbers (RU No. 2300133 C1, IPC G06F 7/02, G06F 7/06, announced 02.12.2005, published 27.05.2007).

Claims (1)

Устройство селекции двоичных чисел, содержащее четыре входа устройства, два выхода устройства, два элемента НЕ, два элемента ИЛИ, четыре элемента И, причем первый вход устройства соединен с первым входом первого элемента И, и через первый элемент НЕ соединен с первым входом второго элемента И, второй вход устройства соединен с первым входом первого элемента ИЛИ, третий вход устройства соединен через второй элемент НЕ с первым входом третьего элемента И, четвертый вход устройства соединен с первым входом второго элемента ИЛИ, выход первого элемента ИЛИ соединен с первым входом четвертого элемента И, отличающееся тем, что дополнительно содержит пятый и шестой входы устройства, третий элемент НЕ, пять элементов ИЛИ, десять элементов И, причем первый вход устройства соединен с первыми входами пятого элемента И, шестого элемента И, седьмого элемента И, и через первый элемент НЕ соединен с первым входом третьего элемента ИЛИ, первым входом восьмого элемента И, вторым входом четвертого элемента И, второй вход устройства соединен с первым входом девятого элемента И, первым входом десятого элемента И, вторым входом седьмого элемента И, вторым входом третьего элемента И, третий вход устройства соединен с первым входом одиннадцатого элемента И, вторым входом первого элемента И, третьим входом четвертого элемента И, первым входом двенадцатого элемента И, и через второй элемент НЕ соединен с вторым входом второго элемента И, вторым входом шестого элемента И, вторым входом восьмого элемента И, четвертый вход устройства соединен с вторым входом девятого элемента И, первым входом тринадцатого элемента И, первым входом четырнадцатого элемента И, пятый вход устройства соединен с вторым входом одиннадцатого элемента И, вторым входом пятого элемента И, вторым входом тринадцатого элемента И, вторым входом десятого элемента И, третьим входом седьмого элемента И, вторым входом двенадцатого элемента И, и через третий элемент НЕ соединен с первым входом четвертого элемента ИЛИ, четвертым входом четвертого элемента И, третьим входом шестого элемента И, шестой вход устройства соединен с вторым входом четвертого элемента ИЛИ, вторым входом второго элемента ИЛИ, вторым входом первого элемента ИЛИ, четвертым входом седьмого элемента И, третьим входом третьего элемента И, вторым входом четырнадцатого элемента И, выход одиннадцатого элемента И соединен с первым входом пятого элемента ИЛИ, выход пятого элемента И соединен с вторым входом пятого элемента ИЛИ, выход первого элемента И соединен с третьим входом пятого элемента ИЛИ и третьим входом четвертого элемента ИЛИ, выход пятого элемента ИЛИ соединен с первым выходом устройства, выход второго элемента И соединен с четвертым входом четвертого элемента ИЛИ, выход четвертого элемента ИЛИ соединен с третьим входом девятого элемента И, выход второго элемента ИЛИ соединен с четвертым входом шестого элемента И, выход тринадцатого элемента И соединен с первым входом шестого элемента ИЛИ, выход десятого элемента И соединен с вторым входом шестого элемента ИЛИ, выход которого соединен с третьим входом восьмого элемента И, выход двенадцатого элемента И соединен с вторым входом третьего элемента ИЛИ, выход которого соединен с третьим входом четырнадцатого элемента И, выход девятого элемента И соединен с первым входом седьмого элемента ИЛИ, выход шестого элемента И соединен с вторым входом седьмого элемента ИЛИ, выход восьмого элемента И соединен с третьим входом седьмого элемента ИЛИ, выход четвертого элемента И соединен с четвертым входом седьмого элемента ИЛИ, выход седьмого элемента И соединен с пятым входом седьмого элемента ИЛИ, выход третьего элемента И соединен с шестым входом седьмого элемента ИЛИ, выход четырнадцатого элемента И соединен с седьмым входом седьмого элемента ИЛИ, выход которого соединен с вторым выходом устройства.A binary number selection device containing four device inputs, two device outputs, two NOT elements, two OR elements, four AND elements, the first input of the device being connected to the first input of the first AND element, and through the first element NOT connected to the first input of the second AND element , the second input of the device is connected to the first input of the first OR element, the third input of the device is connected through the second element NOT to the first input of the third AND element, the fourth input of the device is connected to the first input of the second OR element, the output of the first The OR element is connected to the first input of the fourth AND element, characterized in that it further comprises the fifth and sixth inputs of the device, the third element NOT, five OR elements, ten AND elements, the first input of the device being connected to the first inputs of the fifth AND element, the sixth AND element, of the seventh element And, and through the first element is NOT connected to the first input of the third element OR, the first input of the eighth element And, the second input of the fourth element And, the second input of the device is connected to the first input of the ninth element And, the first input de the ninth element And, the second input of the seventh element And, the second input of the third element And, the third input of the device is connected to the first input of the eleventh element And, the second input of the first element And, the third input of the fourth element And, the first input of the twelfth element And, and through the second element NOT connected to the second input of the second element And, the second input of the sixth element And, the second input of the eighth element And, the fourth input of the device is connected to the second input of the ninth element And, the first input of the thirteenth element And, the first input four of the eleventh element And, the fifth input of the device is connected to the second input of the eleventh element And, the second input of the fifth element And, the second input of the thirteenth element And, the second input of the tenth element And, the third input of the seventh element And, the second input of the twelfth element And, and through the third element NOT connected to the first input of the fourth OR element, the fourth input of the fourth AND element, the third input of the sixth AND element, the sixth input of the device is connected to the second input of the fourth OR element, the second input of the second OR element, the second the first OR element, the fourth input of the seventh AND element, the third input of the third AND element, the second input of the fourteenth AND element, the output of the eleventh element AND is connected to the first input of the fifth OR element, the output of the fifth element AND is connected to the second input of the fifth OR element, the output of the first element And connected to the third input of the fifth OR element and the third input of the fourth OR element, the output of the fifth OR element is connected to the first output of the device, the output of the second AND element is connected to the fourth input of the fourth OR element And, the output of the fourth OR element is connected to the third input of the ninth AND element, the output of the second OR element is connected to the fourth input of the sixth AND element, the output of the thirteenth AND element is connected to the first input of the sixth OR element, the output of the tenth AND element is connected to the second input of the sixth OR element, the output of which is connected to the third input of the eighth AND element, the output of the twelfth element AND is connected to the second input of the third OR element, the output of which is connected to the third input of the fourteenth AND element, the output of the ninth element AND inen with the first input of the seventh OR element, the output of the sixth AND element is connected to the second input of the seventh OR element, the output of the eighth element AND is connected to the third input of the seventh OR element, the output of the fourth element AND is connected to the fourth input of the seventh OR element, the output of the seventh element AND is connected to the fifth input of the seventh OR element, the output of the third AND element is connected to the sixth input of the seventh OR element, the output of the fourteenth AND element is connected to the seventh input of the seventh OR element, the output of which is connected to the second output royals.
RU2016110566A 2016-03-23 2016-03-23 Device for selection of binary numbers RU2620991C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2016110566A RU2620991C1 (en) 2016-03-23 2016-03-23 Device for selection of binary numbers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2016110566A RU2620991C1 (en) 2016-03-23 2016-03-23 Device for selection of binary numbers

Publications (1)

Publication Number Publication Date
RU2620991C1 true RU2620991C1 (en) 2017-05-30

Family

ID=59032388

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2016110566A RU2620991C1 (en) 2016-03-23 2016-03-23 Device for selection of binary numbers

Country Status (1)

Country Link
RU (1) RU2620991C1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2681693C1 (en) * 2018-04-18 2019-03-12 Дмитрий Васильевич Андреев Binary numbers selection device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5524251A (en) * 1989-07-12 1996-06-04 Omron Corporation Microcomputer having ALU performing min and max operations
US5532948A (en) * 1993-01-13 1996-07-02 Sumitomo Metal Industries, Ltd. Rank order filter
US20030018672A1 (en) * 2001-07-18 2003-01-23 Koninklijke Philips Electronics N.V. System and method for fast median filters, with a predetermined number of elements, in processors
RU2298219C1 (en) * 2005-12-02 2007-04-27 Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Device for selecting maximal one out of two binary numbers
RU2300131C1 (en) * 2006-01-10 2007-05-27 Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Binary number comparator
RU2300133C1 (en) * 2005-12-02 2007-05-27 Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Device for picking minimal one of two binary numbers

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5524251A (en) * 1989-07-12 1996-06-04 Omron Corporation Microcomputer having ALU performing min and max operations
US5532948A (en) * 1993-01-13 1996-07-02 Sumitomo Metal Industries, Ltd. Rank order filter
US20030018672A1 (en) * 2001-07-18 2003-01-23 Koninklijke Philips Electronics N.V. System and method for fast median filters, with a predetermined number of elements, in processors
RU2298219C1 (en) * 2005-12-02 2007-04-27 Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Device for selecting maximal one out of two binary numbers
RU2300133C1 (en) * 2005-12-02 2007-05-27 Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Device for picking minimal one of two binary numbers
RU2300131C1 (en) * 2006-01-10 2007-05-27 Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Binary number comparator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2681693C1 (en) * 2018-04-18 2019-03-12 Дмитрий Васильевич Андреев Binary numbers selection device

Similar Documents

Publication Publication Date Title
US8040266B2 (en) Programmable sigma-delta analog-to-digital converter
RU2622841C1 (en) Device for selecting extreme number of two binary numbers
RU2620991C1 (en) Device for selection of binary numbers
Yeniçeri et al. Multi‐scroll chaotic attractors from a generalized time‐delay sampled‐data system
Palagin et al. The structure of FPGA-based cyclic-code converters
RU2626329C1 (en) Comparator of binary numbers
Mounika et al. CMOS based design and simulation of ternary full adder and Ternary coded Decimal (TCD) adder circuit
Gerstenhaber et al. On the cohomology of the Weyl algebra, the quantum plane, and the q-Weyl algebra
Felsner et al. Lattice Path Enumeration and Toeplitz Matrices.
RU2621280C1 (en) Binary number comparator
RU2634229C1 (en) Logical converter
RU2629452C1 (en) Logic converter
Panwar et al. Positivity of Hadamard powers of a few band matrices
Sasao et al. Representations of elementary functions using binary moment diagrams
RU2549158C1 (en) Logic converter
Duarte et al. Xtokaxtikox: A stochastic computing-based autonomous cyber-physical system
Gottesman Stabilizer codes with prime power qudits
Zhang Vertex-Transitive Digraphs of Order $ p^ 5$ are Hamiltonian
RU2629453C1 (en) Binary subtractor
Thomas et al. Explicit constructions of quasi-uniform codes from groups
Wood Isometry groups of additive codes
RU2638769C1 (en) Digital-to-analogue converter
RU2665255C1 (en) Binary code comparator device
Mal et al. Analog sampled data architecture for discrete Hartley transform
RU2628222C2 (en) Majority element "7 and more of 13"

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20180324