RU2618495C1 - Digital frequency relay with function of reconstructive diagnostics - Google Patents

Digital frequency relay with function of reconstructive diagnostics Download PDF

Info

Publication number
RU2618495C1
RU2618495C1 RU2016112100A RU2016112100A RU2618495C1 RU 2618495 C1 RU2618495 C1 RU 2618495C1 RU 2016112100 A RU2016112100 A RU 2016112100A RU 2016112100 A RU2016112100 A RU 2016112100A RU 2618495 C1 RU2618495 C1 RU 2618495C1
Authority
RU
Russia
Prior art keywords
output
input
logical
inputs
logical element
Prior art date
Application number
RU2016112100A
Other languages
Russian (ru)
Inventor
Валерий Геннадьевич Сугаков
Юрий Сергеевич Малышев
Original Assignee
Федеральное государственное бюджетное образовательное учреждение высшего образования "Волжский государственный университет водного транспорта" (ФГБОУ ВО ВГУВТ)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное бюджетное образовательное учреждение высшего образования "Волжский государственный университет водного транспорта" (ФГБОУ ВО ВГУВТ) filed Critical Федеральное государственное бюджетное образовательное учреждение высшего образования "Волжский государственный университет водного транспорта" (ФГБОУ ВО ВГУВТ)
Priority to RU2016112100A priority Critical patent/RU2618495C1/en
Application granted granted Critical
Publication of RU2618495C1 publication Critical patent/RU2618495C1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P3/00—Measuring linear or angular speed; Measuring differences of linear or angular speeds
    • G01P3/42—Devices characterised by the use of electric or magnetic means
    • G01P3/50—Devices characterised by the use of electric or magnetic means for measuring linear speed
    • G01P3/54—Devices characterised by the use of electric or magnetic means for measuring linear speed by measuring frequency of generated current or voltage

Abstract

FIELD: physics.
SUBSTANCE: device scheme comprises a short-pulse generator 1, a pulse distributor 2, the first 3, the second 4 and the third 5 and the fourth 6 RS-triggers, the first 7 and the second 8 and the third 9 status indicators, a generator 10 of the stable frequency pulses, the first 11 and the second 12 pulse counters, a reversible counter 13, the first 14, the second 15, the third 16 and the fourth 17 numerical comparators, the first 18, the second 19, the third 20 and the fourth 21 defining registers, the first 22, the second 23, the third 24, the fourth 25, the fifth 26, the sixth 27, the seventh 28, the eighth 29, the ninth 30 and the tenth 31 logic elements AND, the first 32, the second 33 and the third 34 logic elements OR, the first 35 and the second 36 logic elements NOT, the first 37 and the second 38 electronic switches, the first 39 and the second 40 memory registers, a decoder 41 and a delay element 42, the first 43, the second 44 and the third 45 output circuits, which form an output device 46, and the fourth logic element OR 47. The relay has enhanced functionality, consisting in increasing the reliability of the output information by inserting the diagnostic functions of the measuring part and the relay setting channels and by correcting the information in case of failures.
EFFECT: enhancing the functionality by increasing the reliability of the output information.
2 dwg

Description

Изобретение относится к средствам автоматизации и может быть использовано, в частности, в системах управления электроагрегатов генераторных с приводом от двигателя внутреннего сгорания.The invention relates to automation and can be used, in particular, in control systems of generating sets driven by an internal combustion engine.

Известны аналоговые реле частоты вращения (РЧВ) различного типа, содержащие измерительный преобразователь и выходной каскад, использующие различные способы измерения частоты /1, 2/.Known analog speed relay (RFB) of various types, containing a measuring transducer and an output stage using various methods of measuring the frequency / 1, 2 /.

Их недостатками являются ограниченные функциональные возможности, в частности достоверность выходной информации и точность настройки.Their disadvantages are limited functionality, in particular the reliability of the output information and the accuracy of the settings.

Известен цифровой измеритель скорости вращения, содержащий импульсный датчик, генератор эталонной частоты, счетчик импульсов, элемент задержки и электронные ключи /3/. Он обеспечивает удовлетворительную точность.A known digital speed meter containing a pulse sensor, a reference frequency generator, a pulse counter, a delay element and electronic keys / 3 /. It provides satisfactory accuracy.

Его недостатком являются невысокие функциональные возможности, заключающиеся в наличии лишь одного выходного канала, и невысокая достоверность выходной информации.Its disadvantage is the low functionality, consisting in the presence of only one output channel, and the low reliability of the output information.

Наиболее близким по технической сущности к изобретению является РЧВ с трехканальным выходом по числу уставок, содержащее формирователь коротких импульсов, преобразователь частоты в постоянное напряжение, три пороговых устройства с задатчиками уставок, шесть индикаторов состояния и выходное устройство с тремя каскадами /3/. Наличие трех выходных каналов расширяет возможности РЧВ.The closest in technical essence to the invention is a RFI with a three-channel output in terms of the number of settings, containing a short-pulse shaper, a frequency to DC converter, three threshold devices with setpoint adjusters, six status indicators and an output device with three stages / 3 /. The presence of three output channels expands the capabilities of the RF.

Однако возможные сбои в измерительной части и в выходных каналах при отсутствии самодиагностики отражаются на достоверности выходной информации РЧВ и могут привести к сбою в работе системы управления.However, possible malfunctions in the measuring part and in the output channels in the absence of self-diagnostics affect the reliability of the RFC output information and can lead to a malfunction of the control system.

Цель изобретения - расширение функциональных возможностей путем повышения достоверности выходной информации.The purpose of the invention is the expansion of functionality by increasing the reliability of the output information.

Цель изобретения достигается тем, что цифровое реле частоты вращения с функцией реконструктивной диагностики, содержащее формирователь коротких импульсов, первый, второй и третий числовые компараторы, к разрядам первых входов которых подключены соответствующие разряды выходов соответственно первого, второго и третьего задающего регистра и выходное устройство с тремя выходными каскадами, снабжено распределителем импульсов, с первого по четвертый RS-триггерами. генератором импульсов стабильной частоты, первым и вторым счетчиком импульсов, реверсивным счетчиком, четвертым числовым компаратором и четвертым задающим регистром, с первого по десятый логическими элементами И, с первого по четвертый логическими элементами ИЛИ, первым и вторым логическим элементом НЕ, первым и вторым электронным ключом, первым и вторым регистром памяти, дешифратором и элементом задержки, выход которого подключен к сбросовым входам первого и второго счетчика и входу записи исходного числа реверсивного счетчика, а вход соединен с выходом формирователя коротких импульсов, к которому так же подключены: вход распределителя импульсов, вход записи первого регистра памяти, единичный вход второго RS-триггера и первые входы пятого и десятого логического элемента И, вторые входы которых подключены соответственно к первому и третьему выходу четвертого числового компаратора, первый и второй выходы которого объединены, а разряды первого входа соединены с соответствующими разрядами выхода четвертого задающего регистра, разряды второго входа - с соответствующими разрядами выхода реверсивного счетчика, суммирующий вход которого подключен к выходу четвертого логического элемента И, вычитающий вход - к выходу третьего логического элемента И, а выход заема - к сбросовому входу второго RS-триггера, прямой и инверсный выходы которого соответственно соединены со вторыми входами третьего и четвертого логических элементов И, первые входы которых подключены к выходу генератора импульсов стабильной частоты, к которому так же подключены первые входы первого и второго логических элементов И, ко вторым входам которых подключены соответственно прямой и инверсный выходы первого RS-триггера, а к выходам - счетные входы соответственно первого и второго счетчика, разряды выходов которых соответственно через первый и второй электронные ключи подключены к соответствующим разрядам входа первого регистра памяти, причем управляющий вход первого электронного ключа связан со вторым выходом распределителя импульсов и сбросовым входом первого RS-триггера, а управляющий вход второго электронного ключа - с первым выходом распределителя импульсов и единичным входом первого RS-триггера, кроме того, соответствующие разряды выхода первого регистра памяти подключены к соответствующим разрядам входа исходного числа реверсивного счетчика и вторых входов первого, второго и третьего числовых компараторов, выходы БОЛЬШЕ которых подключены соответственно к первому, второму и третьему разрядам входа дешифратора, нулевой выход которого подключен к сбросовому входу третьего RS-триггера, инверсный выход которого соединен с первым входом восьмого логического элемента И, прямой выход - с первым входом девятого логического элемента И, а единичный вход - с третьим выходом дешифратора, второй выход которого подключен к вторым входам восьмого и девятого логического элемента И, четвертый выход - к входу третьего индикатора, входу первого логического элемента НЕ, выход которого подключен ко второму входу шестого логического элемента И, соединенного первым входом с выходом третьего числового компаратора, а выходом - с третьим разрядом входа второго регистра памяти, первый, второй и третий разряды выхода которого подключены соответственно к входам первого, второго и третьего выходного каскада, второй разряд входа - к выходу третьего логического элемента ИЛИ, а первый разряд входа - к выходу первого логического элемента ИЛИ, первый вход которого связан с выходом первого числового компаратора, второй вход - с вторым входом второго логического элемента ИЛИ и шестым выходом дешифратора, пятый выход которого соединен со вторым входом третьего логического элемента ИЛИ и первым входом четвертого логического элемента ИЛИ, выход которого подключен к входу второго индикатора, а второй вход - к выходу восьмого логического элемента И, связанного с входом второго логического элемента НЕ, выход которого соединен со вторым входом седьмого логического элемента И, подключенного выходом к первому входу третьего логического элемента ИЛИ, а первым входом - к выходу второго числового компаратора, кроме того, выход девятого логического элемента И связан с третьим входом первого логического элемента ИЛИ и первым входом второго логического элемента ИЛИ, связанного выходом со входом первого индикатора, а выход десятого логического элемента И соединен с единичным входом четвертого RS-триггера, сбросовый вход которого подключен к шине сброс, а выход пятого логического элемента И - к входу записи второго регистра памяти.The purpose of the invention is achieved in that a digital speed relay with reconstructive diagnostic function, comprising a short pulse shaper, first, second and third numerical comparators, to the bits of the first inputs of which are connected the corresponding bits of the outputs of the first, second and third master registers, and an output device with three output stages, equipped with a pulse distributor, from the first to the fourth RS-triggers. a stable frequency pulse generator, a first and second pulse counter, a reverse counter, a fourth numerical comparator and a fourth master register, from the first to tenth logical elements AND, from the first to fourth logical elements OR, the first and second logical elements NOT, the first and second electronic keys , the first and second memory register, a decoder and a delay element, the output of which is connected to the reset inputs of the first and second counter and the input record of the original number of the reverse counter, and the input connected to the output of the short pulse shaper, which is also connected to: the input of the pulse distributor, the recording input of the first memory register, the single input of the second RS-trigger and the first inputs of the fifth and tenth logic gates And, the second inputs of which are connected respectively to the first and third outputs of the fourth a numerical comparator, the first and second outputs of which are combined, and the bits of the first input are connected to the corresponding bits of the output of the fourth master register, the bits of the second input to the corresponding bits of the output of the reversible counter, the summing input of which is connected to the output of the fourth logical element And, the subtracting input is the output of the third logical element And, and the output of the loan is to the reset input of the second RS-trigger, the direct and inverse outputs of which are respectively connected to the second inputs of the third and the fourth logical elements AND, the first inputs of which are connected to the output of the stable-frequency pulse generator, to which the first inputs of the first and second logical elements AND are also connected, to the second inputs which are connected respectively to the direct and inverse outputs of the first RS-trigger, and to the outputs are the counting inputs of the first and second counter, respectively, the output bits of which, respectively, through the first and second electronic keys are connected to the corresponding bits of the input of the first memory register, and the control input of the first electronic key connected to the second output of the pulse distributor and the reset input of the first RS-trigger, and the control input of the second electronic key is connected to the first output of the pulse distributor and one the input of the first RS-trigger, in addition, the corresponding bits of the output of the first memory register are connected to the corresponding bits of the input of the initial number of the reverse counter and the second inputs of the first, second and third numerical comparators, the outputs of which are MORE connected to the first, second and third bits of the decoder input whose zero output is connected to the reset input of the third RS-flip-flop, the inverse output of which is connected to the first input of the eighth logical element AND, the direct output is connected to the first input the ninth logical element And, and a single input - with the third output of the decoder, the second output of which is connected to the second inputs of the eighth and ninth logical element And, the fourth output - to the input of the third indicator, the input of the first logical element NOT, the output of which is connected to the second input of the sixth logical element And, connected by the first input to the output of the third numerical comparator, and the output - with the third bit of the input of the second memory register, the first, second and third bits of the output of which are connected respectively to the moves of the first, second, and third output stages, the second bit of the input is to the output of the third OR logical element, and the first bit of the input is to the output of the first OR logical element, the first input of which is connected to the output of the first numerical comparator, the second input to the second input of the second logical OR element and the sixth output of the decoder, the fifth output of which is connected to the second input of the third logical element OR and the first input of the fourth logical element OR, the output of which is connected to the input of the second indicator, and the second the move is to the output of the eighth logical element AND, associated with the input of the second logical element NOT, the output of which is connected to the second input of the seventh logical element AND, connected by the output to the first input of the third logical element OR, and the first input to the output of the second numerical comparator, in addition , the output of the ninth AND gate is connected to the third input of the first OR gate and the first input of the second OR gate, connected by the output to the input of the first indicator, and the output of the tenth logical gate element AND is connected to a single input of the fourth RS-flip-flop, the reset input of which is connected to the reset bus, and the output of the fifth logical element And is connected to the recording input of the second memory register.

Генератор импульсов стабильной частоты, распределитель импульсов, первый и второй счетчики, первый и второй логические элементы И, первый и второй электронные ключи, элемент задержки, первые RS-триггер и регистр памяти с их связями образуют измерительный блок реле. Он выдает цифровую информацию о частоте вращения. Третий, четвертый, пятый и десятый логические элементы И, второй и четвертый RS-триггеры, реверсивный счетчик, четвертые числовой компаратор и задающий регистр и их связи образуют блок диагностики измерительного блока реле. Он контролирует работу измерительного блока и предотвращает прохождение недостоверной информации. Дешифратор, второй регистр памяти, шестой, седьмой, восьмой и девятый логические элементы И, первый, второй, третий и четвертый логические элементы ИЛИ, первый и второй логические элементы НЕ и третий RS-триггер с их связями образуют блок диагностики каналов уставок реле. Он контролирует исправность каналов уставок и корректирует выходную информацию при возникновении сбоев. A stable frequency pulse generator, a pulse distributor, the first and second counters, the first and second logic gates And, the first and second electronic keys, the delay element, the first RS-trigger and the memory register with their connections form the measuring unit of the relay. It provides digital speed information. The third, fourth, fifth and tenth logical gates And, the second and fourth RS-flip-flops, a reversible counter, the fourth numerical comparator and the reference register and their relationships form the diagnostic unit of the relay measuring unit. It controls the operation of the measuring unit and prevents the passage of false information. The decoder, the second memory register, the sixth, seventh, eighth and ninth logical elements AND, the first, second, third and fourth logical elements OR, the first and second logical elements NOT and the third RS-trigger with their connections form a block diagnostics channel settings relay settings. It monitors the health of the setpoint channels and adjusts the output when faults occur.

На фиг. 1 представлена схема цифрового реле частоты вращения (ЦРЧВ), на фиг. 2 - эпюры сигналов на основных элементах устройства.In FIG. 1 is a diagram of a digital speed relay (TFCF), FIG. 2 - diagrams of signals on the main elements of the device.

ЦРЧВ (фиг. 1) включает формирователь коротких импульсов 1, распределитель импульсов 2, первый 3, второй 4, третий 5 и четвертый 6 RS-триггеры, первый 7, второй 8 и третий 9 индикаторы состояния, генератор 10 импульсов стабильной частоты, первый 11 и второй 12 счетчики импульсов, реверсивный счетчик 13, первый 14, второй 15, третий 16 и четвертый 17 числовые компараторы, первый 18, второй 19, третий 20 и четвертый 21 задающие регистры, первый 22, второй 23, третий 24, четвертый 25, пятый 26, шестой 27, седьмой 28, восьмой 29, девятый 30 и десятый 31 логические элементы И, первый 32, второй 33 и третий 34 логические элементы ИЛИ, первый 35 и второй 36 логические элементы НЕ, первый 37 и второй 38 электронные ключи, первый 39 и второй 40 регистры памяти, дешифратор 41 и элемент задержки 42, первый 43, второй 44 и третий 45 выходные каскады, которые образуют выходное устройство 46, четвертый логический элемент ИЛИ 47.TCHV (Fig. 1) includes a short-pulse shaper 1, a pulse distributor 2, the first 3, the second 4, the third 5 and the fourth 6 RS-flip-flops, the first 7, the second 8 and the third 9 status indicators, the generator 10 pulses of a stable frequency, the first 11 and second 12 pulse counters, reverse counter 13, first 14, second 15, third 16 and fourth 17 numerical comparators, first 18, second 19, third 20 and fourth 21 master registers, first 22, second 23, third 24, fourth 25, fifth 26th, sixth 27th, seventh 28th, eighth 29th, ninth 30th and tenth 31th logical elements And, the first 32, in Ory 33 and the third 34 logical elements OR, the first 35 and the second 36 logical elements NOT, the first 37 and second 38 electronic keys, the first 39 and second 40 memory registers, the decoder 41 and the delay element 42, the first 43, the second 44 and the third 45 output cascades that form the output device 46, the fourth logical element OR 47.

ЦРЧВ работает следующим образом. На выходах задающих регистров 18, 19 и 20 соответственно устанавливают коды частоты вращения нижней X18, средней X19 и верхней Х20 уставок. При этом выполняется соотношение кодов X18>Х19>Х20. На выходе задающего регистра 21 устанавливают код Х21 предельно возможного приращения частоты вращения за время между импульсами на выходе формирователя 1. С началом вращения вала контролируемого объекта появляются импульсы X1 на выходе формирователя 1, интервал между которыми равен периоду вращения или фиксированной части этого периода.TCHV works as follows. At the outputs of the master registers 18, 19 and 20, respectively, set the speed codes of the lower X18, middle X19 and upper X20 settings. In this case, the ratio of codes X18> X19> X20 is satisfied. At the output of the master register 21, the code X21 of the maximum possible rotation speed increment during the time between pulses at the output of the shaper 1 is set. With the start of rotation of the shaft of the controlled object, pulses X1 appear at the output of the shaper 1, the interval between which is equal to the rotation period or a fixed part of this period.

При появлении первого импульса X1 появляется импульс Х2-1 на первом выходе распределителя 2, которым триггер 3 переводится в единичное состояние, и появляется сигнал Х3-1 на его прямом выходе, подготавливающий элемент И22 по второму входу. На счетный вход счетчика 11 через элемент И22 начинают поступать импульсы Х10 с выхода 10 генератора импульсов. На выходе счетчика 11 начинает формироваться код X11 текущей частоты (периода) вращения.When the first pulse X1 appears, pulse X2-1 appears at the first output of the distributor 2, by which the trigger 3 is brought into a single state, and signal X3-1 appears at its direct output, which prepares the I22 element at the second input. The counting input of the counter 11 through the element And 22 begin to receive pulses X10 from the output 10 of the pulse generator. At the output of the counter 11, a code X11 of the current rotation frequency (period) begins to form.

С приходом второго импульса X1 с выхода формирователя 1 появляется импульс Х2-2 на втором выходе распределителя 2, поступающий на сбросовый вход триггера 3, который, меняя состояние, подготавливает по второму входу элемент И23 и закрывает элемент И22, завершая формирование кода X11 текущей частоты на выходе счетчика 11. Одновременно импульс Х2-2 со второго выхода распределителя 2 открывает электронный ключ 37, а импульс X1 с выхода формирователя 1 записывает в регистр 39 код текущей частоты с выхода счетчика 11. После чего счетчик 11 обнуляется импульсом Х42 с выхода элемента задержки, подготавливаясь к очередному циклу формирования кода частоты.With the arrival of the second pulse X1 from the output of the shaper 1, a pulse X2-2 appears at the second output of the distributor 2, which arrives at the trigger input of trigger 3, which, changing state, prepares the I23 element at the second input and closes the I22 element, completing the formation of the current frequency code X11 on the output of the counter 11. Simultaneously, the pulse X2-2 from the second output of the distributor 2 opens the electronic key 37, and the pulse X1 from the output of the former 1 writes the current frequency code from the output of the counter 11. Register 11 is then reset to zero by the pulse X42 from the output of the delay element, preparing for the next cycle of generating the frequency code.

Через элемент И23, подготовленный по второму входу сигналом Х3-2 с инверсного выхода триггера 3, начинают поступать импульсы с выхода генератора 10 на счетный вход счетчика 12, на выходе которого формируется очередной код Х12 частоты до появления следующего импульса X1 на выходе формирователя 1. С его приходом импульсом Х2-1 с первого выхода распределителя 2 триггер 3 переходит в единичное состояние и элемент И23 закрывается по второму входу. В то же время открывается электронный ключ 38 и с выхода счетчика 12 в регистр 39 переписывается очередное значение кода текущей частоты. Далее процесс поочередного формирования кода на выходах счетчиков 11 и 12 повторяется. В результате измерительная часть реле обеспечивает на выходе регистра 39 постоянное присутствие кода Х39 текущей частоты вращения. Код Х39 с выхода регистра 39 поступает на вторые входы компараторов 14, 15 и 16, где сравнивается с кодами X18, Х20 и Х21 уставок частоты, поданными на первые входы компараторов с выходов регистров 18, 19 и 20 соответственно.Through element I23, prepared at the second input by signal X3-2 from the inverse output of trigger 3, pulses begin to arrive from the output of generator 10 to the counting input of counter 12, at the output of which the next frequency code X12 is formed until the next pulse X1 appears at the output of driver 1. C by its arrival, pulse X2-1 from the first output of the distributor 2, trigger 3 goes into a single state and element I23 closes at the second input. At the same time, the electronic key 38 is opened and the next value of the current frequency code is copied from the output of the counter 12 to the register 39. Next, the process of alternately generating the code at the outputs of the counters 11 and 12 is repeated. As a result, the measuring part of the relay provides at the output of the register 39 the constant presence of code X39 of the current speed. The code X39 from the output of the register 39 is supplied to the second inputs of the comparators 14, 15 and 16, where it is compared with the codes X18, X20 and X21 of the frequency settings applied to the first inputs of the comparators from the outputs of the registers 18, 19 and 20, respectively.

Результаты обработки кода частоты поступят на выход реле и далее в систему управления при условии исправности измерительной части, что оценивается по величине приращения кода частоты следующим образом.The results of processing the frequency code will go to the relay output and then to the control system, provided that the measuring part is in good condition, which is estimated by the magnitude of the frequency code increment as follows.

Сформированный в предыдущем цикле измерения, например на выходе счетчика 11, код частоты X11 (фиг. 2) заносится в регистр 39 импульсом X1 с выхода формирователя и далее в реверсивный счетчик 13 импульсом Х42 с выхода элемента задержки 42. Одновременно с приходом импульса X1 с выхода формирователя 1 начинается формирование очередного кода частоты, а триггер 4 переводится в единичное состояние, подготавливая по второму входу элемент И24. Через первый вход элемента И24 с выхода генератора 10 на вычитающий вход счетчика 13 начинают поступать импульсы, и код X13-1 на выходе счетчика 13 уменьшается. К концу (i+l)-гo цикла измерения частоты на выходе счетчика 13 формируется код разности кодов частоты, сформированных при предыдущем X39i и последующем X39i+1 измерении, X13-li+1=|X39i-X39i+1|. Этот код характеризует приращение частоты. Он поступает на второй вход компаратора 17 и сравнивается с кодом Х21 (фиг. 2) допустимого приращения частоты (периода), поданным на первый вход компаратора 17 с выхода регистра 21.Formed in the previous measurement cycle, for example, at the output of counter 11, the frequency code X11 (Fig. 2) is entered into register 39 by pulse X1 from the output of the driver and then into reverse counter 13 by pulse X42 from the output of delay element 42. Simultaneously with the arrival of pulse X1 from the output shaper 1 begins the formation of the next frequency code, and trigger 4 is transferred to a single state, preparing on the second input element I24. Through the first input of the And24 element from the output of the generator 10, pulses begin to arrive at the subtracting input of the counter 13, and the code X13-1 at the output of the counter 13 decreases. By the end of the (i + l) th frequency measurement cycle, the counter code 13 generates a code for the difference of the frequency codes generated during the previous X39 i and the subsequent X39 i + 1 measurement, X13-l i + 1 = | X39 i -X39 i + 1 |. This code characterizes the frequency increment. It arrives at the second input of the comparator 17 and is compared with the code X21 (Fig. 2) of the allowable frequency increment (period) applied to the first input of the comparator 17 from the output of the register 21.

Если произошел сбой в измерительной части реле и очередное измерение частоты имеет запредельное приращение, то к моменту завершения цикла измерения, когда появится импульс X1, элемент И31 будет подготовлен сигналом X17-2 со второго выхода компаратора 17. Импульс X1 с выхода формирователя 1 через элемент И31 поступит на единичный вход триггера 6, который изменит свое состояние и выдаст сигнал «сбой измерительного блока» в систему управления. Одновременно компаратором 17 блокируется элемент И26, препятствуя записи в регистр 40 недостоверной информации.If a failure occurred in the measuring part of the relay and the next frequency measurement has an extraordinary increment, then by the time the measurement cycle ends, when pulse X1 appears, element I31 will be prepared by signal X17-2 from the second output of comparator 17. Impulse X1 from the output of former 1 through element I31 will go to a single input of trigger 6, which will change its state and give a signal "measuring unit failure" to the control system. At the same time, the I26 element is blocked by the comparator 17, preventing the recording of false information in the register 40.

Если приращение частоты (периода) соответствует механической постоянной времени контролируемого объекта, то к моменту завершения цикла измерения появляется сигнал X17-1 (фиг. 2) на первом выходе компаратора 17, который подготавливает по второму входу элемент И26. С приходом импульса X1 с выхода формирователя 1 элемент И26 открывается и подает импульс Х26 на вход записи регистра 40, в который записывается новая информация.If the increment of the frequency (period) corresponds to the mechanical time constant of the controlled object, then by the time the measurement cycle is completed, signal X17-1 appears (Fig. 2) at the first output of the comparator 17, which prepares the I26 element at the second input. With the arrival of the pulse X1 from the output of the former 1, the I26 element opens and supplies the pulse X26 to the input of the register 40, into which new information is written.

Если контролируемая частота вращения снижается, то в процессе счета на информационном выходе счетчика 13 появляется нулевой код и далее появляется сигнал X13-2 на выходе заема, который поступает на сбросовый вход триггера 4. Сигнал на прямом выходе триггера 4 исчезает, закрывая элемент И24, и появляется сигнал на инверсном выходе триггера 4, подготавливающий элемент И25 по второму входу. Счетчик 13 меняет направления счета. Импульсы с выхода генератора 10 через элемент И25 поступают на суммирующий вход счетчика 13 и к концу цикла измерения на его выходе формируется код приращения частоты. Далее он анализируется, как описано выше при возрастающей частоте.If the monitored speed decreases, a zero code appears on the information output of counter 13 and then a signal X13-2 appears on the loan output, which is fed to the trigger trigger 4 input. The signal on trigger 4's direct output disappears, closing I24, and a signal appears on the inverse output of trigger 4, preparing the I25 element at the second input. The counter 13 changes the direction of the count. The pulses from the output of the generator 10 through the I25 element are fed to the summing input of the counter 13 and, by the end of the measurement cycle, a frequency increment code is generated at its output. It is further analyzed as described above at an increasing frequency.

Анализ исправности каналов уставок реле осуществляется по последовательности появления сигналов уставок.The serviceability analysis of the relay setpoint channels is carried out according to the sequence of occurrence of the setpoint signals.

При монотонном возрастании частоты вращения вала контролируемого объекта код Х39 частоты (периода) соответственно уменьшается. В начальный момент разгона вала на выходах компараторов 14, 15 и 16 сигналы X14, X15 и X16 отсутствуют и на разрядах входа дешифратора 41 оказывается нулевой код (0002). По мере разгона появляется сигнал Х14 на выходе компаратора 14, который поступает на младший разряд входа дешифратора 41 (код на входе дешифратора 0012). Дальнейшее увеличение частоты приводит к появлению сигнала X15 на выходе компаратора 15, а на входе дешифратора появляется код 0112. При достижении третей уставки частоты дополнительно появляется сигнал X16 на выходе компаратора 16 и на вход дешифратора поступает код 1112. Последовательность появления кодов 0002, 0012, 0112 и 1112 является естественной последовательностью кодов при разгоне и исправности каналов уставок. Они без коррекции записываются в регистр 40 и выдают сигналы на выходные каскады 43, 44 и 45 следующим образом.With a monotonous increase in the frequency of rotation of the shaft of the controlled object, code X39 of the frequency (period) decreases accordingly. At the initial moment of the acceleration of the shaft at the outputs of the comparators 14, 15 and 16, the signals X14, X15 and X16 are absent and at the input bits of the decoder 41 there is a zero code (000 2 ). As you accelerate, the signal X14 appears at the output of the comparator 14, which is fed to the least significant bit of the input of the decoder 41 (code at the input of the decoder 001 2 ). A further increase in the frequency leads to the appearance of the signal X15 at the output of the comparator 15, and at the input of the decoder appears the code 011 2 . When the third frequency setting is reached, an additional signal X16 appears at the output of the comparator 16 and the code 111 2 arrives at the input of the decoder. The sequence of occurrence of codes 000 2 , 001 2 , 011 2 and 111 2 is a natural sequence of codes during acceleration and serviceability of setting channels. They are without correction recorded in the register 40 and provide signals to the output stages 43, 44 and 45 as follows.

При наличии кода 0002 на входе дешифратора 41 появляется сигнал на его нулевом выходе, которым триггер 5 переводится в нулевое состояние. Элемент И30 закрыт по первому входу. На входах элемента ИЛИ 32 сигналы отсутствуют, поэтому на первом разряде входа регистра 40 сигнал «0». Элемент И28 закрыт по первому входу сигналом X15 и сигнал на его выходе отсутствует. На входах элемента ИЛИ 34 сигналы отсутствуют, поэтому на втором разряде регистра 40 сигнал «0». Элемент И27 закрыт сигналом X16, поэтому на третьем разряде входа регистра 40 также присутствует «0». С приходом сигнала на вход записи в регистр 40 заносится код 0002 и на выходные каскады 43, 44 и 45 сигналы не поступают.If there is a code 000 2 at the input of the decoder 41, a signal appears at its zero output, by which trigger 5 is converted to the zero state. Element I30 is closed at the first entrance. There are no signals at the inputs of the OR 32 element, therefore, at the first bit of the input of the register 40, the signal is “0”. Element I28 is closed at the first input by the signal X15 and there is no signal at its output. There are no signals at the inputs of the OR 34 element, therefore, at the second bit of register 40, the signal is “0”. Element I27 is closed by the signal X16, therefore, at the third bit of the input of the register 40, there is also "0". With the arrival of a signal at the recording input, register 000 2 is entered into the register 40 and no signals arrive at the output stages 43, 44, and 45.

При появлении на входе дешифратора 41 кода 0012 сигнал перемещается на первый его выход. Сигнал X14 с выхода компаратора 14 через элемент ИЛИ 32 поступает на первый разряд входа регистра 40. Уровень сигналов на втором и третьем разряде входа регистра 40 не изменяется и в него записывается 0012. На выходной каскад 43 первой уставки поступает сигнал.When the code 001 2 appears at the input of the decoder 41, the signal moves to its first output. X14 signal from the comparator 14 through the OR gate 32 is supplied to the first input of register 40. The discharge rate signals at second and third input register 40 does not discharge varies and it is written 001 2. A signal is output to the output stage 43 of the first setpoint.

С появлением на входе дешифратора 41 кода 0112 сигнал перемещается на третий его выход и переводит триггер 5 в единичное состояние. Элемент И29 закрыт, сигнал на его выходе отсутствует. Появляется сигнал на выходе элемента НЕ 36, который подготавливает элемент И28 по второму входу. Через элемент И28 и элемент ИЛИ 34 с выхода компаратора 15 поступает сигнал на второй разряд входа регистра 40. На первом и третьем разряде входа регистра 40 сигналы не меняются. В регистр 40 заносится код 0112, на выходные каскады 43 и 44 подаются сигналы.With the advent of the decoder 41 input code signal 011 2 is moved to its third output and translates the trigger 5 in one state. Element I29 is closed, there is no signal at its output. There is a signal at the output of the element NOT 36, which prepares the element And28 on the second input. Through the element I28 and the element OR 34 from the output of the comparator 15, a signal is supplied to the second bit of the input of the register 40. At the first and third bit of the input of the register 40, the signals do not change. The code 011 2 is entered in the register 40, signals are output to the output stages 43 and 44.

При наличии кода 1112 на входе дешифратора 41 появляется сигнал на его седьмом выходе. Сигнал на входе элемента НЕ 35 отсутствует и с его выхода сигнал подготавливает по второму входу элемент И27. Через него на третий разряд входа регистра 40 поступает сигнал Х16 с выхода компаратора 16. На первом и втором разряде входа регистра 40 сигналы не меняются. В регистр 40 заносится код 1112, с подачей сигналов на выходные каскады 43, 44 и 45.If there is a code 111 2 at the input of the decoder 41, a signal appears at its seventh output. There is no signal at the input of the element HE 35 and from its output the signal prepares the element I27 at the second input. Through it, the X16 signal from the output of the comparator 16 is supplied to the third bit of the input of the register 40. At the first and second bits of the input of the register 40, the signals do not change. In the register 40 is entered the code 111 2 , with the supply of signals to the output stages 43, 44 and 45.

Появление на входе дешифратора 41 дефектных кодов (0102, 1002, 1012 и 1102), не входящих в естественную последовательность, служит признаком выхода из строя канала определенной уставки. В этом случае до записи в регистр 40 код требует коррекции следующим образом.The appearance on decoder input 41 of defect codes (010 2, 100 2, 101 2 and 110 2) non-natural sequence is indicative of a failure of channel determined set point. In this case, before writing to the register 40, the code requires correction as follows.

Код 0102 на входе дешифратора 41 возникает при сбое в канале второй или первой уставки. В обоих случаях появляется сигнал на втором выходе дешифратора 41, который подготавливает по вторым входам элементы И29 и 30. Если коду 0102 предшествовал код 0002, при котором триггер 5 переходит в сбросовое состояние, то появляется сигнал на выходе элемента И29, который поступает через элемент ИЛИ 47 на индикатор 8, указывая причину неисправности «сбой канала 2-й уставки». В то же время исчезает сигнал на выходе элемента НЕ 36, закрывая элемент И28. На входах элемента ИЛИ 31 сигналы отсутствуют, поэтому на вход второго разряда регистра 41 подается «0» и в него записывается исправленный код 0002. Если коду 0102 предшествовал код 0112, при котором триггер 5 переводится в единичное состояние, то появляется сигнал на выходе элемента И30. Сигнал с выхода элемента И30 через элемент ИЛИ 33 поступает на вход индикатора 7 для указания поврежденной части реле «сбой канала 1-й уставки», а через элемент ИЛИ 32 - на первый разряд входа регистра 40 для коррекции кода. В регистр 40 заносится исправленный код 0112.Code 010 2 at the input of the decoder 41 occurs when a failure occurs in the channel of the second or first setting. In both cases, a signal appears on the second output of the decoder 41, which prepares the I29 and 30 elements on the second inputs. If code 010 2 was preceded by the code 000 2 , at which trigger 5 goes into the reset state, a signal appears on the output of the I29 element, which comes through OR element 47 on indicator 8, indicating the cause of the failure "channel 2 setpoint failure". At the same time, the signal at the output of the HE 36 element disappears, closing the And28 element. There are no signals at the inputs of OR element 31, therefore, “0” is fed to the input of the second bit of register 41 and the corrected code 000 2 is written to it. If the code is preceded by a code 010 2 011 2, in which the trigger 5 is translated in one state, then a signal appears at the output of I30 element. The signal from the output of the I30 element through the OR 33 element is fed to the input of the indicator 7 to indicate the damaged part of the relay "channel 1 setpoint failure", and through the OR 32 element to the first bit of the input of the register 40 for code correction. Register 40 records the corrected code 011 2 .

Код 1002 возникает на входе дешифратора 41 при сбое в канале третей уставки. Сигнал появляется на четвертом выходе дешифратора 41 и поступает на вход индикатора состояния 9, указывая причину неисправности «сбой канала 3-й уставки». Одновременно поступает сигнал на вход элемента НЕ 35 и сигнал на его выходе исчезает, закрывая элемент И27. В регистр 40 записывается откорректированный код 0002.Code 100 2 occurs at the input of the decoder 41 in case of a failure in the channel of the third setting. The signal appears on the fourth output of the decoder 41 and is fed to the input of the status indicator 9, indicating the cause of the failure "channel 3 setpoint failure". At the same time, a signal arrives at the input of the element NOT 35 and the signal at its output disappears, closing the I27 element. In register 40, the corrected code 000 2 is written.

Причиной установки кода 1012 на входе дешифратора 41 является сбой в канале второй уставки. В этом случае появляется сигнал на пятом выходе дешифратора. Он поступает через элемент ИЛИ 47 на индикатор 8 для указания причины неисправности «сбой канала 2-й уставки» и через элемент ИЛИ 34 на второй разряд входа регистра 40, в который заносится исправленный код 1112.The reason for setting the code 1012 at the input of the decoder 41 is a failure in the channel of the second setting. In this case, a signal appears on the fifth output of the decoder. It enters through the OR element 47 to the indicator 8 to indicate the cause of the failure "channel failure of the 2nd setting" and through the OR element 34 to the second bit of the input of the register 40, in which the corrected code 111 2 is entered.

Код 1102 поступает на вход дешифратора 41 при сбое в канале первой уставки. При этом сигнал с шестого выхода дешифратора 41 поступает через элемент ИЛИ 33 на индикатор 7 для указания причины неисправности «сбой канала 1-й уставки». Одновременно этот сигнал поступает через элемент ИЛИ 32 на первый разряд входа регистра 40 для коррекции кода. В регистр 40 записывается исправленный код 1112.Code 110 2 is input to the decoder 41 in case of a failure in the channel of the first setting. In this case, the signal from the sixth output of the decoder 41 enters through the OR element 33 to the indicator 7 to indicate the cause of the failure "channel of the 1st set point". At the same time, this signal enters through the OR 32 element to the first bit of the input of the register 40 to correct the code. In the register 40 is written the corrected code 111 2 .

В результате происходит коррекция каждого дефектного кода и выдача на выходное устройство 46 достоверной информации.As a result, each defective code is corrected and reliable information is output to the output device 46.

Таким образом, реле имеет расширенные функциональные возможности, заключающиеся в повышении достоверности выходной информации путем введения функций диагностики измерительной части и каналов уставок реле и коррекции информации при сбоях.Thus, the relay has advanced functionality, which consists in increasing the reliability of the output information by introducing diagnostic functions of the measuring part and channels of the relay settings and correction of information in case of failures.

Источники информацииInformation sources

1. Сугаков В.Г. Основы автоматизации военных передвижных источников электрической энергии: учеб. пособие. - Кстово: НФВИУ, 2003, 168 с. 1. Sugakov V.G. Fundamentals of automation of military mobile sources of electric energy: textbook. allowance. - Kstovo: NFVIU, 2003, 168 p.

2. Дудченко В.К, Аверкиев А.Н. Измерение неэлектрических величин: конспект лекций. - Кстово: НВВИКУ, 1997, 54 с. 2. Dudchenko V.K., Averkiev A.N. Measurement of non-electric quantities: lecture notes. - Kstovo: NVVIKU, 1997, 54 p.

3. Цифровой измеритель скорости вращения. Описание изобретения к авторскому свидетельству RU 1075167, 1984.3. Digital meter of rotation speed. Description of the invention to the copyright certificate RU 1075167, 1984.

4. Комплекс средств контроля дизеля КСКД 17.5. Техническое описание и инструкция по эксплуатации ЗУ2.008.006 ТО. 1994. С. 35-37.4. A set of control tools for diesel KSKD 17.5. Technical description and operating instructions ZU2.008.006 TO. 1994.S. 35-37.

Claims (1)

Цифровое реле частоты вращения с функцией реконструктивной диагностики, содержащее формирователь коротких импульсов, первый, второй и третий числовые компараторы, к разрядам первых входов которых подключены соответствующие разряды выходов соответственно первого, второго и третьего задающего регистра, выходное устройство с тремя выходными каскадами и три индикатора, отличающееся тем, что с целью расширения функциональных возможностей путем повышения достоверности выходной информации снабжено распределителем импульсов, с первого по четвертый RS-триггерами. генератором импульсов стабильной частоты, первым и вторым счетчиком импульсов, реверсивным счетчиком, четвертым числовым компаратором и четвертым задающим регистром, с первого по десятый логическими элементами И, с первого по четвертый логическими элементами ИЛИ, первым и вторым логическим элементом НЕ, первым и вторым электронным ключом, первым и вторым регистром памяти, дешифратором и элементом задержки, выход которого подключен к сбросовым входам первого и второго счетчика и входу записи исходного числа реверсивного счетчика, а вход соединен с выходом формирователя коротких импульсов, к которому так же подключены: вход распределителя импульсов, вход записи первого регистра памяти, единичный вход второго RS-триггера и первые входы пятого и десятого логического элемента И, вторые входы которых подключены соответственно к первому и третьему выходу четвертого числового компаратора, первый и второй выходы которого объединены, а разряды первого входа соединены с соответствующими разрядами выхода четвертого задающего регистра, разряды второго входа - с соответствующими разрядами выхода реверсивного счетчика, суммирующий вход которого подключен к выходу четвертого логического элемента И, вычитающий вход - к выходу третьего логического элемента И, а выход заема - к сбросовому входу второго RS-триггера, прямой и инверсный выходы которого соответственно соединены со вторыми входами третьего и четвертого логических элементов И, первые входы которых подключены к выходу генератора импульсов стабильной частоты, к которому так же подключены первые входы первого и второго логических элементов И, ко вторым входам которых подключены соответственно прямой и инверсный выходы первого RS-триггера, а к выходам - счетные входы соответственно первого и второго счетчика, разряды выходов которых соответственно через первый и второй электронные ключи подключены к соответствующим разрядам входа первого регистра памяти, причем управляющий вход первого электронного ключа связан со вторым выходом распределителя импульсов и сбросовым входом первого RS-триггера, а управляющий вход второго электронного ключа - с первым выходом распределителя импульсов и единичным входом первого RS-триггера, кроме того, соответствующие разряды выхода первого регистра памяти подключены к соответствующим разрядам входа исходного числа реверсивного счетчика и вторых входов первого, второго и третьего числовых компараторов, выходы БОЛЬШЕ которых подключены соответственно к первому, второму и третьему разрядам входа дешифратора, нулевой выход которого подключен к сбросовому входу третьего RS-триггера, инверсный выход которого соединен с первым входом восьмого логического элемента И, прямой выход - с первым входом девятого логического элемента И, а единичный вход - с третьим выходом дешифратора, второй выход которого подключен к вторым входам восьмого и девятого логического элемента И, четвертый выход - к входу третьего индикатора, входу первого логического элемента НЕ, выход которого подключен ко второму входу шестого логического элемента И, соединенного первым входом с выходом третьего числового компаратора, а выходом - с третьим разрядом входа второго регистра памяти, первый, второй и третий разряды выхода которого подключены соответственно к входам первого, второго и третьего выходного каскада, второй разряд входа - к выходу третьего логического элемента ИЛИ, а первый разряд входа - к выходу первого логического элемента ИЛИ, первый вход которого связан с выходом первого числового компаратора, второй вход - с вторым входом второго логического элемента ИЛИ и шестым выходом дешифратора, пятый выход которого соединен со вторым входом третьего логического элемента ИЛИ и первым входом четвертого логического элемента ИЛИ, выход которого подключен к входу второго индикатора, а второй вход - к выходу восьмого логического элемента И, связанного с входом второго логического элемента НЕ, выход которого соединен со вторым входом седьмого логического элемента И, подключенного выходом к первому входу третьего логического элемента ИЛИ, а первым входом - к выходу второго числового компаратора, кроме того, выход девятого логического элемента И связан с третьим входом первого логического элемента ИЛИ и первым входом второго логического элемента ИЛИ, связанного выходом со входом первого индикатора, а выход десятого логического элемента И соединен с единичным входом четвертого RS-триггера, сбросовый вход которого подключен к шине сброс, а выход пятого логического элемента И - к входу записи второго регистра памяти.A digital speed relay with a reconstructive diagnostic function, comprising a short pulse shaper, first, second and third numerical comparators, to the bits of the first inputs of which the corresponding bits of the outputs of the first, second and third master registers are connected respectively, an output device with three output stages and three indicators, characterized in that in order to expand the functionality by increasing the reliability of the output information is equipped with a pulse distributor, from the first on the fourth RS-triggers. a stable frequency pulse generator, a first and second pulse counter, a reverse counter, a fourth numerical comparator and a fourth master register, from the first to tenth logical elements AND, from the first to fourth logical elements OR, the first and second logical elements NOT, the first and second electronic keys , the first and second memory register, a decoder and a delay element, the output of which is connected to the reset inputs of the first and second counter and the input record of the original number of the reverse counter, and the input connected to the output of the short pulse shaper, which is also connected to: the input of the pulse distributor, the recording input of the first memory register, the single input of the second RS-trigger and the first inputs of the fifth and tenth logic gates And, the second inputs of which are connected respectively to the first and third outputs of the fourth a numerical comparator, the first and second outputs of which are combined, and the bits of the first input are connected to the corresponding bits of the output of the fourth master register, the bits of the second input to the corresponding bits of the output of the reversible counter, the summing input of which is connected to the output of the fourth logical element And, the subtracting input is the output of the third logical element And, and the output of the loan is to the reset input of the second RS-trigger, the direct and inverse outputs of which are respectively connected to the second inputs of the third and the fourth logical elements AND, the first inputs of which are connected to the output of the stable-frequency pulse generator, to which the first inputs of the first and second logical elements AND are also connected, to the second inputs which are connected respectively to the direct and inverse outputs of the first RS-trigger, and to the outputs are the counting inputs of the first and second counter, respectively, the output bits of which, respectively, through the first and second electronic keys are connected to the corresponding bits of the input of the first memory register, and the control input of the first electronic key connected to the second output of the pulse distributor and the reset input of the first RS-trigger, and the control input of the second electronic key is connected to the first output of the pulse distributor and one the input of the first RS-trigger, in addition, the corresponding bits of the output of the first memory register are connected to the corresponding bits of the input of the initial number of the reverse counter and the second inputs of the first, second and third numerical comparators, the outputs of which are MORE connected to the first, second and third bits of the decoder input whose zero output is connected to the reset input of the third RS-flip-flop, the inverse output of which is connected to the first input of the eighth logical element AND, the direct output is connected to the first input the ninth logical element And, and a single input - with the third output of the decoder, the second output of which is connected to the second inputs of the eighth and ninth logical element And, the fourth output - to the input of the third indicator, the input of the first logical element NOT, the output of which is connected to the second input of the sixth logical element And, connected by the first input to the output of the third numerical comparator, and the output - with the third bit of the input of the second memory register, the first, second and third bits of the output of which are connected respectively to the moves of the first, second, and third output stages, the second bit of the input is to the output of the third OR logical element, and the first bit of the input is to the output of the first OR logical element, the first input of which is connected to the output of the first numerical comparator, the second input to the second input of the second logical OR element and the sixth output of the decoder, the fifth output of which is connected to the second input of the third logical element OR and the first input of the fourth logical element OR, the output of which is connected to the input of the second indicator, and the second the move is to the output of the eighth logical element AND, associated with the input of the second logical element NOT, the output of which is connected to the second input of the seventh logical element AND, connected by the output to the first input of the third logical element OR, and the first input to the output of the second numerical comparator, in addition , the output of the ninth AND gate is connected to the third input of the first OR gate and the first input of the second OR gate, connected by the output to the input of the first indicator, and the output of the tenth logical gate element AND is connected to a single input of the fourth RS-flip-flop, the reset input of which is connected to the reset bus, and the output of the fifth logical element And is connected to the recording input of the second memory register.
RU2016112100A 2016-03-30 2016-03-30 Digital frequency relay with function of reconstructive diagnostics RU2618495C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2016112100A RU2618495C1 (en) 2016-03-30 2016-03-30 Digital frequency relay with function of reconstructive diagnostics

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2016112100A RU2618495C1 (en) 2016-03-30 2016-03-30 Digital frequency relay with function of reconstructive diagnostics

Publications (1)

Publication Number Publication Date
RU2618495C1 true RU2618495C1 (en) 2017-05-03

Family

ID=58697575

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2016112100A RU2618495C1 (en) 2016-03-30 2016-03-30 Digital frequency relay with function of reconstructive diagnostics

Country Status (1)

Country Link
RU (1) RU2618495C1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2659990C1 (en) * 2017-07-04 2018-07-04 Федеральное государственное бюджетное образовательное учреждение высшего образования "Волжский государственный университет водного транспорта" (ФГБОУ ВО ВГУВТ) Digital four-channel relay with the reconstructive diagnostics function
RU2671545C1 (en) * 2017-11-28 2018-11-01 Федеральное государственное бюджетное образовательное учреждение высшего образования "Волжский государственный университет водного транспорта" (ФГБОУ ВО ВГУВТ) Digital five-channel relay with self-diagnostic function
RU2685445C1 (en) * 2018-03-21 2019-04-18 Федеральное государственное бюджетное образовательное учреждение высшего образования "Волжский государственный университет водного транспорта" (ФГБОУ ВО ВГУВТ) Digital n-channel relay with self-diagnostic function
RU2706198C1 (en) * 2018-12-11 2019-11-14 Федеральное государственное бюджетное образовательное учреждение высшего образования "Волжский государственный университет водного транспорта" (ФГБОУ ВО ВГУВТ) Digital five-channel relay with reconstructive diagnostic function
RU2707420C1 (en) * 2018-12-24 2019-11-26 Федеральное государственное бюджетное образовательное учреждение высшего образования "Волжский государственный университет водного транспорта" (ФГБОУ ВО ВГУВТ) Four-channel digital relay with reconstructive diagnostics function

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1986000714A1 (en) * 1984-07-06 1986-01-30 Dme-Danish Micro Engineering A/S A method of monitoring the operation of a cyclically moving, power generating or power transmitting element and an apparatus for monitoring the operation of such an element
US4615410A (en) * 1983-12-14 1986-10-07 Nissan Motor Co., Ltd. Method of detecting slip of driving wheel of automotive vehicle
SU1697009A1 (en) * 1989-10-30 1991-12-07 Научно-Производственное Объединение По Оборудованию Для Химических Волокон Digital speedometer
RU2084899C1 (en) * 1993-07-20 1997-07-20 Сугаков Валерий Геннадьевич Shaft rotation frequency meter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4615410A (en) * 1983-12-14 1986-10-07 Nissan Motor Co., Ltd. Method of detecting slip of driving wheel of automotive vehicle
WO1986000714A1 (en) * 1984-07-06 1986-01-30 Dme-Danish Micro Engineering A/S A method of monitoring the operation of a cyclically moving, power generating or power transmitting element and an apparatus for monitoring the operation of such an element
SU1697009A1 (en) * 1989-10-30 1991-12-07 Научно-Производственное Объединение По Оборудованию Для Химических Волокон Digital speedometer
RU2084899C1 (en) * 1993-07-20 1997-07-20 Сугаков Валерий Геннадьевич Shaft rotation frequency meter

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2659990C1 (en) * 2017-07-04 2018-07-04 Федеральное государственное бюджетное образовательное учреждение высшего образования "Волжский государственный университет водного транспорта" (ФГБОУ ВО ВГУВТ) Digital four-channel relay with the reconstructive diagnostics function
RU2671545C1 (en) * 2017-11-28 2018-11-01 Федеральное государственное бюджетное образовательное учреждение высшего образования "Волжский государственный университет водного транспорта" (ФГБОУ ВО ВГУВТ) Digital five-channel relay with self-diagnostic function
RU2685445C1 (en) * 2018-03-21 2019-04-18 Федеральное государственное бюджетное образовательное учреждение высшего образования "Волжский государственный университет водного транспорта" (ФГБОУ ВО ВГУВТ) Digital n-channel relay with self-diagnostic function
RU2706198C1 (en) * 2018-12-11 2019-11-14 Федеральное государственное бюджетное образовательное учреждение высшего образования "Волжский государственный университет водного транспорта" (ФГБОУ ВО ВГУВТ) Digital five-channel relay with reconstructive diagnostic function
RU2707420C1 (en) * 2018-12-24 2019-11-26 Федеральное государственное бюджетное образовательное учреждение высшего образования "Волжский государственный университет водного транспорта" (ФГБОУ ВО ВГУВТ) Four-channel digital relay with reconstructive diagnostics function

Similar Documents

Publication Publication Date Title
RU2618495C1 (en) Digital frequency relay with function of reconstructive diagnostics
RU2659990C1 (en) Digital four-channel relay with the reconstructive diagnostics function
RU2445673C1 (en) Device to control data output
JP2015005189A (en) Ecu evaluation device, computer program, and ecu evaluation method
RU2671545C1 (en) Digital five-channel relay with self-diagnostic function
RU198966U1 (en) A device for evaluating the probabilistic and temporal characteristics of signal formation in information management systems
RU2707420C1 (en) Four-channel digital relay with reconstructive diagnostics function
RU2685445C1 (en) Digital n-channel relay with self-diagnostic function
RU2706198C1 (en) Digital five-channel relay with reconstructive diagnostic function
SU744582A2 (en) Device for diagnosis of faults in logic circuits
SU1679468A1 (en) Device for controlling and diagnosing the states of objects
SU1674128A1 (en) Fault locator
RU2084899C1 (en) Shaft rotation frequency meter
SU877551A1 (en) Device for digital integrator fault diagnostics
SU976482A1 (en) Pulse repetition frequency multiplier
SU1171797A1 (en) Signature analyser
RU2631989C1 (en) Device for diagnostic control of verification
SU1149266A1 (en) Device for checking logic units
SU1328797A1 (en) Apparatus for monitoring parameters of microassemblies
SU1223231A1 (en) Signature analyzer
SU1128258A1 (en) Device for checking execution of sequence of commands of operator
RU2003226C1 (en) Pulse signal selector
SU1045230A1 (en) Device for test diagnostics
SU1252787A1 (en) Device for checking digital equipment
SU1059576A1 (en) Device for checking digital units

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20180331