RU2685445C1 - Digital n-channel relay with self-diagnostic function - Google Patents

Digital n-channel relay with self-diagnostic function Download PDF

Info

Publication number
RU2685445C1
RU2685445C1 RU2018110028A RU2018110028A RU2685445C1 RU 2685445 C1 RU2685445 C1 RU 2685445C1 RU 2018110028 A RU2018110028 A RU 2018110028A RU 2018110028 A RU2018110028 A RU 2018110028A RU 2685445 C1 RU2685445 C1 RU 2685445C1
Authority
RU
Russia
Prior art keywords
input
output
logical element
inputs
logical
Prior art date
Application number
RU2018110028A
Other languages
Russian (ru)
Inventor
Валерий Геннадьевич Сугаков
Юрий Сергеевич Малышев
Илья Игоревич Ягжов
Original Assignee
Федеральное государственное бюджетное образовательное учреждение высшего образования "Волжский государственный университет водного транспорта" (ФГБОУ ВО ВГУВТ)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное бюджетное образовательное учреждение высшего образования "Волжский государственный университет водного транспорта" (ФГБОУ ВО ВГУВТ) filed Critical Федеральное государственное бюджетное образовательное учреждение высшего образования "Волжский государственный университет водного транспорта" (ФГБОУ ВО ВГУВТ)
Priority to RU2018110028A priority Critical patent/RU2685445C1/en
Application granted granted Critical
Publication of RU2685445C1 publication Critical patent/RU2685445C1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P3/00—Measuring linear or angular speed; Measuring differences of linear or angular speeds
    • G01P3/42—Devices characterised by the use of electric or magnetic means
    • G01P3/44—Devices characterised by the use of electric or magnetic means for measuring angular speed
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05D—SYSTEMS FOR CONTROLLING OR REGULATING NON-ELECTRIC VARIABLES
    • G05D13/00—Control of linear speed; Control of angular speed; Control of acceleration or deceleration, e.g. of a prime mover

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Combined Controls Of Internal Combustion Engines (AREA)

Abstract

FIELD: processes automation devices.SUBSTANCE: invention relates to automation means and can be used, in particular, in the driven by the internal combustion engine electric generating sets control systems. Gist: the device includes n receiving sensors 1-1, 1-2…, 1-i…, 1-n of corresponding settings, n first logical elements NOT 2-1, 2-2…, 2-i…, 2-n, n first shapers of short pulses 3-1, 3-2…, 3-i…, 3-n, n second shapers of short pulses 4-1, 4-2…, 4-i…, 4-n, third former of short pulses 5, failure indicator 6 in the information channels, first 7 and second 8 RS-triggers, second logical element is NOT 9, first 10, second 11, third 12, fourth 13 and fifth 14 logical elements OR, RESET bus 15, first 16 and second 17 logical elements are AND, first 18 and second 19 are a numerical comparator, first 20 and second 21 memory block, memory register 22 and decoder 23.EFFECT: technical result: enhanced functionality by increasing the number of controlled output channels.1 cl, 1 dwg, 2 tbl

Description

Изобретение относится к средствам автоматизации и может быть использовано в частности в системах управления электроагрегатов генераторных с приводом от двигателя внутреннего сгорания.The invention relates to automation and can be used in particular in the control systems of electrical generating sets driven by an internal combustion engine.

Известны аналоговые реле различного типа, содержащие измерительный преобразователь и выходной каскад, использующие различные способы измерения контролируемой физической величины /1, 2/.Known analog relays of various types, containing a measuring transducer and an output stage using different methods of measuring a monitored physical quantity / 1, 2 /.

Их недостатками являются ограниченные функциональные возможности в частности достоверность выходной информации и точность настройки.Their disadvantages are the limited functionality, in particular the accuracy of the output information and the accuracy of the settings.

Известен цифровой измеритель скорости вращения, содержащий импульсный датчик, генератор эталонной частоты, счетчик импульсов, элемент задержки и электронные ключи /3/. Он обеспечивает удовлетворительную точность.Known digital rotation speed meter containing a pulse sensor, a reference frequency generator, a pulse counter, a delay element and electronic switches / 3 /. It provides satisfactory accuracy.

Его недостатком являются невысокие функциональные возможности, заключающиеся в наличии лишь одного выходного канала и невысокая достоверность выходной информации.Its disadvantage is low functionality, consisting in the presence of only one output channel and low accuracy of the output information.

Известно реле частоты вращения (РЧВ) с трехканальным выходом по числу уставок, содержащее формирователь коротких импульсов, преобразователь частоты в постоянное напряжение, три пороговых устройства с задатчиками уставок, шесть индикаторов состояния и выходное устройство с тремя каскадами /4/. Наличие трех выходных каналов расширяет возможности РЧВ.Known relay speed (RFV) with a three-channel output by the number of settings, containing the driver short pulses, frequency converter to DC voltage, three threshold devices with setpoint settings, six status indicators and an output device with three stages / 4 /. The presence of three output channels extends the capabilities of the FSC.

Однако возможные сбои в измерительной части и в выходных каналах при отсутствии самодиагностики отражаются на достоверности выходной информации РЧВ и могут привести к сбою в работе системы управления.However, possible failures in the measuring part and in the output channels in the absence of self-diagnostics affect the accuracy of the output information of the RFI and can lead to a failure in the operation of the control system.

Наиболее близким по технической сущности к изобретению является цифровое реле частоты вращения с функцией реконструктивной диагностики, содержащее формирователь коротких импульсов, первый, второй и третий числовые компараторы, к разрядам первых входов которых подключены соответствующие разряды выходов соответственно первого, второго и третьего задающего регистра, выходное устройство с тремя выходными каскадами, три индикатора и элемент задержки, выход которого подключен к сбросовым входам первого и второго счетчика и входу записи исходного числа реверсивного счетчика, а вход соединен с выходом формирователя коротких импульсов, к которому так же подключены: вход распределителя импульсов, вход записи первого регистра памяти, единичный вход второго RS-триггера и первые входы пятого и десятого логического элемента И, вторые входы которых подключены соответственно к первому и второму выходу четвертого числового компаратора, разряды первого входа которого соединены с соответствующими разрядами выхода четвертого задающего регистра, разряды второго входа - с соответствующими разрядами выхода реверсивного счетчика, суммирующий вход которого подключен к выходу четвертого логического элемента И, вычитающий вход - к выходу третьего логического элемента И, а выход заема - к сбросовому входу второго RS-триггера прямой и инверсный выходы которого соответственно соединены со вторыми входами третьего и четвертого логических элементов И, первые входы которых подключены к выходу генератора импульсов стабильной частоты, к которому так же подключены первые входы первого и второго логических элементов И, ко вторым входам которых подключены соответственно прямой и инверсный выходы первого RS-триггера, а к выходам - счетные входы соответственно первого и второго счетчика, разряды выходов которых соответственно через первый и второй электронные ключи подключены к соответствующим разрядам входа первого регистра памяти, причем управляющий вход первого электронного ключа связан со вторым выходом распределителя импульсов и сбросовым входом первого RS-триггера, а управляющий вход второго электронного ключа - с первым выходом распределителя импульсов и единичным входом первого RS-триггера, кроме того соответствующие разряды выхода первого регистра памяти подключены к соответствующим разрядам входа исходного числа реверсивного счетчика и вторых входов первого, второго и третьего числовых компараторов выходы БОЛЬШЕ которых подключены соответственно к первому, второму и третьему разрядам входа дешифратора нулевой выход которого подключен к сбросовому входу третьего RS-триггера инверсный выход которого соединен с первым входом восьмого логического элемента И, прямой выход - с первым входом девятого логического элемента И, а единичный вход - с третьим выходом дешифратора, второй выход которого подключен к вторым входам восьмого и девятого логического элемента И, четвертый выход - к входу третьего индикатора входу первого логического элемента НЕ, выход которого подключен ко второму входу шестого логического элемента И, соединенного первым входом с выходом третьего числового компаратора, а выходом - с третьим разрядом входа второго регистра памяти, первый, второй и третий разряды выхода которого подключены соответственно к входам первого, второго и третьего выходного каскада, второй разряд входа - к выходу третьего логического элемента ИЛИ, а первый разряд входа - к выходу первого логического элемента ИЛИ, первый вход которого связан с выходом первого числового компаратора, второй вход - с вторым входом второго логического элемента ИЛИ и шестым выходом дешифратора, пятый выход которого соединен со вторым входом третьего логического элемента ИЛИ и первым входом четвертого логического элемента ИЛИ, выход которого подключен к входу второго индикатора, а второй вход - к выходу восьмого логического элемента И, связанного с входом второго логического элемента НЕ, выход которого соединен со вторым входом седьмого логического элемента И, подключенного выходом к первому входу третьего логического элемента ИЛИ, а первым входом - к выходу второго числового компаратора, кроме того выход девятого логического элемента И связан с третьим входом первого логического элемента ИЛИ и первым входом второго логического элемента ИЛИ, связанного выходом со входом первого индикатора, а выход десятого логического элемента И соединен с единичным входом четвертого RS-триггера, сбросовый вход которого подключен к шине сброс, а выход пятого логического элемента И - к входу записи второго регистра памяти 151. Три задающих регистра и три числовых компаратора по существу представляют три приемных реле. Самоконтроль обеспечивает достоверность выходной информации.The closest in technical essence to the invention is a digital rotational speed relay with reconstructive diagnostics function, containing a shaper of short pulses, first, second and third numerical comparators, the corresponding bits of the outputs of the first, second and third master register, respectively, are connected to the bits of the first inputs of which with three output stages, three indicators and a delay element, the output of which is connected to the reset inputs of the first and second counter and the recording input, and similar number of reversible counter, and the input is connected to the output of the short pulse shaper, to which are also connected: the input of the pulse distributor, the recording input of the first memory register, the single input of the second RS flip-flop and the first inputs of the fifth and tenth logical element I, the second inputs of which are connected respectively to the first and second output of the fourth numerical comparator, the bits of the first input of which are connected to the corresponding bits of the output of the fourth master register, the bits of the second input - with the corresponding The following bits of the output of the reversible counter, the summing input of which is connected to the output of the fourth logical element I, the subtractive input to the output of the third logical element I, and the output of the loan to the reset input of the second RS flip-flop, direct and inverse outputs of which are respectively connected to the second inputs of the third and the fourth logical elements And, the first inputs of which are connected to the output of a stable frequency pulse generator, to which the first inputs of the first and second logical elements And are also connected, to the second the inputs of which are connected, respectively, direct and inverse outputs of the first RS-flip-flop, and the outputs - counting inputs of the first and second counter, respectively, the outputs of which, respectively, through the first and second electronic keys are connected to the corresponding bits of the input of the first memory register, and the control input of the first electronic key connected with the second output of the pulse distributor and the fault input of the first RS flip-flop, and the control input of the second electronic key - with the first output of the pulse distributor and unit input of the first RS-flip-flop, in addition, the corresponding bits of the output of the first memory register are connected to the corresponding bits of the input of the initial number of the reversible counter and the second inputs of the first, second and third numerical comparators whose output is MORE than the first, second and third digits of the decoder input zero output respectively which is connected to the reset input of the third RS-flip-flop the inverse output of which is connected to the first input of the eighth logic element AND, the direct output to the first input the house of the ninth logical element I, and the single input - with the third output of the decoder, the second output of which is connected to the second inputs of the eighth and ninth logical element I, the fourth output - to the input of the third indicator the input of the first logical element NOT, the output of which is connected to the second input of the sixth logical And connected to the first input with the output of the third numerical comparator, and the output with the third digit of the input of the second memory register, the first, second and third bits of the output of which are connected respectively to the inputs of the first, second and third output stage, the second bit of the input to the output of the third logical element OR, and the first bit of the input to the output of the first logical element OR, the first input of which is connected to the output of the first numerical comparator, the second input to the second input of the second the OR gate and the sixth output of the decoder, the fifth output of which is connected to the second input of the third OR gate and the first input of the fourth OR gate, the output of which is connected to the input of the second indicator, and the second oh input - to the output of the eighth logical element AND connected to the input of the second logical element NOT, the output of which is connected to the second input of the seventh logical element AND connected by the output to the first input of the third logical element OR, and the first input to the output of the second numerical comparator, except In addition, the output of the ninth logical element AND is connected with the third input of the first logical element OR, and the first input of the second logical element OR, connected by the output with the input of the first indicator, and the output of the tenth logical The I element is connected to the single input of the fourth RS flip-flop, the fault input of which is connected to the reset bus, and the output of the fifth I logical element to the recording input of the second memory register 151. Three master registers and three numerical comparators essentially represent three receiving relays. Self-checking ensures the accuracy of the output information.

Однако это реле имеет возможность контроля лишь трех каналов информации.However, this relay has the ability to control only three channels of information.

Цель изобретения - расширение функциональных возможностей путем увеличения числа контролируемых каналов выходной информации.The purpose of the invention is the expansion of functionality by increasing the number of controlled output channels.

Цифровое n-канальное реле с функцией самодиагностики, содержащее n приемных реле, выходы которых соединены с соответствующими входами дешифратора, индикатор состояния, первый и второй числовой компаратор, первый и второй логические элементы И, первый из n логический элемент НЕ, второй логический элемент НЕ, первый и второй RS-триггер, регистр памяти, первый, второй и третий логический элемент ИЛИ, первый из n формирователей коротких импульсов, ОТЛИЧАЮЩЕЕСЯ тем, что с целью расширения функциональных возможностей снабжено со второго по n-й первыми формирователями коротких импульсов, n вторыми формирователями коротких импульсов и третьим формирователем коротких импульсов, четвертым и пятым логическими элементами ИЛИ, шиной СБРОС, первым и вторым блоками памяти, разряды входа адреса которых соединены с соответствующими разрядами выхода регистра памяти, а разряды выходов подключены к соответствующим разрядам вторых входов соответственно первого и второго числового компаратора, разряды первых входов которых связаны с соответствующими разрядами входа регистра памяти, выходами соответствующих с первого по n-й приемных реле, входами соответствующих с первого по n-й первых логических элементов НЕ и входами соответствующих с первого по n-й первых формирователей коротких импульсов, выходы которых подключены к соответствующим четным входам первого логического элемента ИЛИ, к нечетным входам которого подключены выходы соответствующих с первого по n-й вторых формирователей коротких импульсов, с входами которых соединены выходы соответствующих с первого по n-й первых логических элементов НЕ, а выход первого логического элемента ИЛИ подключен к первому входу второго логического элемента И и третьему входу первого логического элемента И, выход которого подключен к второму входу третьего логического элемента ИЛИ, связанного выходом с входом записи регистра памяти, а первым входом - с выходом третьего формирователя коротких импульсов, вход которого соединен с прямым выходом первого RS-триггера, связанного нулевым входом с шиной СБРОС, а единичным входом - с выходом второго логического элемента ИЛИ, входом второго логического элемента НЕ и первым входом первого логического элемента И, второй вход которого подключен к выходу пятого логического элемента ИЛИ, соединенного первым входом с выходом РАВНО первого числового компаратора, выход БОЛЬШЕ которого подключен к третьему входу четвертого логического элемента ИЛИ, связанного пятым входом с выходом второго логического элемента НЕ, четвертым входом - с выходом МЕНЬШЕ первого числового компаратора, вторым входом - с выходом МЕНЬШЕ второго числового компаратора, первым входом - с выходом БОЛЬШЕ второго числового компаратора, выход РАВНО которого подключен к второму входу пятого логического элемента ИЛИ, причем выход четвертого логического эле-мента ИЛИ соединен с вторым входом второго логического элемента И, выход которого соединен с единичным входом второго RS-триггера, связанного нулевым входом с шиной СБРОС, а выходом - с входом индикатора, кроме того (2i-1)-e разряды выхода дешифратора, где i=0, 1, 2, …, n, соединены с соответствующими входами второго логического элемента ИЛИ, а выходы регистра памяти являются выходами устройства. Введенные в схему логические элементы НЕ, формирователи коротких импульсов и их связи обеспечивают выбор момента для контроля состояния информационных каналов. Первый и второй блоки памяти содержат информацию для проверки исправности этих каналов. Четвертый логический элемент ИЛИ формирует сигнал, указывающий на неисправность информационных каналов, а пятый логический элемент ИЛИ формирует сигнал на передачу информации в САУ при исправном состоянии всех информационных каналах.Digital n-channel relay with self-diagnosis function, containing n receiving relays, the outputs of which are connected to the corresponding inputs of the decoder, a status indicator, the first and second numerical comparator, the first and second logical elements AND, the first of n logical elements NOT, the second logical element NOT, the first and second RS-flip-flop, memory register, the first, second and third logical element OR, the first of n short pulse shapers, DIFFERENT in that with the aim of expanding the functionality provided from the second to the n-th first short pulse shapers, n short pulse second shapers and a third short pulse shaper, fourth and fifth OR logic elements, a RESET bus, first and second memory blocks, the address input bits of which are connected to the corresponding memory register output bits, and the output bits are connected to the corresponding the bits of the second inputs, respectively, of the first and second numerical comparator, the bits of the first inputs of which are associated with the corresponding bits of the input memory register, the outputs corresponding to the first to the n-th receiving relay, the inputs of the corresponding first to the n-th first logical elements NOT and the inputs of the corresponding first to n-first first drivers of short pulses, the outputs of which are connected to the corresponding even inputs of the first logical element OR, to odd the inputs of which are connected to the outputs of the short pulses corresponding to the first to the nth second shaper, with the inputs of which are connected to the outputs of the corresponding first to nth first logic elements NOT, and the output of the first logical element OR is connected to the first input of the second logical element AND and the third input of the first logical element AND, the output of which is connected to the second input of the third logical element OR, the output connected to the write input of the memory register, and the first input to the output of the third shaper of short pulses, input which is connected to the direct output of the first RS-flip-flop, connected by a zero input to the RESET bus, and a single input to the output of the second logical element OR, the input of the second logical element NOT and the first input n The first logical element is And, the second input of which is connected to the output of the fifth logical element OR, connected by the first input to the output EQUAL to the first numerical comparator, the output MORE of which is connected to the third input of the fourth logical element OR, connected by the fifth input to the output of the second logical element NOT, the fourth input - with the output LESS than the first numerical comparator, the second input - with the output LESS than the second numerical comparator, the first input - with the output MORE than the second numerical comparator, the output is EQUAL connected to the second input of the fifth logical element OR, and the output of the fourth logical element OR is connected to the second input of the second logical element AND, the output of which is connected to the single input of the second RS flip-flop connected to the RESET bus with the zero input, and output to the input the indicator, in addition (2i-1) -e bits of the output of the decoder, where i = 0, 1, 2, ..., n, are connected to the corresponding inputs of the second logical element OR, and the outputs of the memory register are the outputs of the device. Logical elements NOT entered into the circuit, short pulse shapers and their connections provide a choice of moment for monitoring the status of information channels. The first and second memory blocks contain information for checking the health of these channels. The fourth logical element OR forms a signal indicating the malfunction of information channels, and the fifth logical element OR forms a signal to transmit information to the ACS in good condition of all information channels.

На фиг. 1 представлена схема цифрового пятиканального реле с функцией самодиагностики, на фиг. 2 - эпюры сигналов на элементах устройства.FIG. 1 is a diagram of a digital five-channel relay with a self-diagnostic function; FIG. 2 - signal plots on the elements of the device.

Реле (фиг. 1) включает n приемных датчиков 1-1, 1-2…, 1-i…, 1-n соответствующих уставок, n первых логических элементов НЕ 2-1, 2-2…, 2-i…, 2-n, n первых формирователей коротких импульсов 3-1, 3-2…, 3-i…, 3-n, , n вторых формирователей коротких импульсов 4-1, 4-2…, 4-i…, 4-n, третий формирователь коротких импульсов 5, индикатор 6 сбоя в информационных каналах, первый 7 и второй 8 RS-триггеры, второй логический элемент НЕ 9, первый 10, второй 11, третий 12, четвертый 13 и пятый 14 логические элементы ИЛИ, шину СБРОС 15, первый 16 и второй 17 логические элементы И, первый 18 и второй 19 числовой компаратор, первый 20 и второй 21 блок памяти, регистр памяти 22 и дешифратор 23. По адресам блока памяти 20 записаны коды, представленные в табл. 1, а по адресам блока памяти 21 - в табл. 2.The relay (Fig. 1) includes n receiving sensors 1-1, 1-2 ..., 1-i ..., 1-n corresponding settings, n first logical elements NOT 2-1, 2-2 ..., 2-i ..., 2 -n, n first drivers of short pulses 3-1, 3-2 ..., 3-i ..., 3-n, n of the second drivers of short pulses 4-1, 4-2 ..., 4-i ..., 4-n, the third driver of short pulses 5, indicator 6 failures in the information channels, the first 7 and second 8 RS-triggers, the second logical element is NOT 9, the first 10, the second 11, the third 12, the fourth 13 and the fifth 14 logical elements OR, the RESET bus 15, the first 16 and second 17 logical gates are And, the first 18 and the second 19 are numeric The first comparator, the first 20 and second 21 memory blocks, the memory register 22 and the decoder 23. The addresses of the memory block 20 recorded codes presented in Table. 1, and the addresses of the memory block 21 - in the table. 2

Figure 00000001
Figure 00000001

Реле работает следующим образом. Датчики 1-1, 1-2,…, 1-i, …, 1-n настроены на параметры срабатывания соответственно U1, U2, … Ui,… Un, причем Un>Un-1…>Ui>Ui-1…>U2>U1 (фиг. 2). При включении системы автоматического управления (САУ) подается сигнал на шину СБРОС 15, который поступает на сбросовые входы триггера 7 и 8. На прямых выходах триггеров 7 и 8 сигналы исчезают.The relay works as follows. Sensors 1-1, 1-2, ..., 1-i, ..., 1-n are set to trigger parameters, respectively U 1 , U 2 , ... U i , ... U n , and U n > U n-1 ...> U i > U i-1 ...> U 2 > U 1 (Fig. 2). When the automatic control system (ACS) is turned on, a signal is sent to the RESET 15 bus, which is fed to the reset inputs of trigger 7 and 8. On the direct outputs of trigger 7 and 8, the signals disappear.

Figure 00000002
Figure 00000002

Пусть в исходный момент времени t0 (фиг. 2) контролируемая величина u(t) меньше первой уставки U1, тогда на выходах датчиков 1-1, 1-2, 1-i, …, 1-n сигналы X1, X1, … XI, XN отсутствуют, поэтому на входы регистра 22 и дешифратора 23 поступает нулевой код КИ. Появляется сигнал на нулевом выходе дешифратора 23, который поступает на вход логического элемента ИЛИ 11. Сигнал с выхода переводит элемента ИЛИ 11 переводит триггер 7 в единичное состояние. По фронту сигнала с прямого выхода триггера 7 формирователь коротких импульсов 5 вырабатывает импульс, который проходит через элемента ИЛИ 12 и поступает на вход записи регистра 22. В регистр 22 записывается нулевой код КСАУ=КИ=00…000…00002=010, поступающий в САУ и на входы адреса блоков памяти 20 и 21.Let at the initial moment of time t 0 (Fig. 2) the monitored value u (t) is less than the first setpoint U 1 , then at the outputs of the sensors 1-1, 1-2, 1-i, ..., 1-n signals X1, X1, ... XI, XN are missing, so the inputs of the register 22 and the decoder 23 receives the zero code AND . A signal appears at the zero output of the decoder 23, which is fed to the input of the logical element OR 11. The signal from the output translates the element OR 11 translates the trigger 7 into a single state. On the front of the signal from the direct output of the trigger 7, the shaper of the short pulses 5 generates a pulse that passes through the element OR 12 and enters the input of the register entry 22. In the register 22 the zero code K SAU = KI = 00 ... 000 ... 0000 2 = 0 10 is written arriving at the ACS and at the inputs of the address of memory blocks 20 and 21.

По мере возрастания контролируемой величины u(t) в момент времени t1 (фиг. 2) срабатывает датчик 1-1 и на его выходе появляется сигнал X1. На входы регистра 22, первый вход компаратора 18 и дешифратора 23 поступает код КИ=00…000…00012=110. На первом выходе дешифратора 23 появляется сигнал, который подготавливает по первому входу логический элемент И 16. По нулевому коду на входе адреса блок памяти 20 подает на второй вход компаратора 18 код совпадающий с кодом КИ на первом входе (см. табл. 1), поэтому появляется сигнал на выходе РАВНО компаратора 18, который через элемент ИЛИ 14 подготавливает по второму входу элемент И 16.As the monitored value u (t) increases at time t 1 (Fig. 2), sensor 1-1 is activated and a signal X1 appears at its output. The inputs of the register 22, the first input of the comparator 18 and the decoder 23 receives the code K And = 00 ... 000 ... 0001 2 = 1 10 . At the first output of the decoder 23, a signal appears, which prepares the logical element I 16 for the first input. According to the zero code at the address input, the memory block 20 supplies the second input of the comparator 18 with a code that matches the K & I code at the first input (see Table 1), therefore, a signal appears at the output of the EQUALLY comparator 18, which through the element OR 14 prepares the element 16 for the second input.

Одновременно сигнал X1 с выхода датчика 1-1 поступает на формирователь коротких импульсов 3-1. Импульс с его выхода через элемент ИЛИ 10, элемент И 16 и элемент ИЛИ 12 поступает на вход записи регистра 22, в который заносится очередной код КСАУ=КИ=00…000…00012=110 поступающий в САУ и на входы адреса блоков памяти 20 и 21.At the same time, the signal X1 from the output of the sensor 1-1 goes to the short pulse generator 3-1. The impulse from its output through the element OR 10, the element AND 16 and the element OR 12 enters the input of the register entry 22, into which the next code K SAU = K AND = 00 ... 000… 0001 2 = 1 10 enters the SAU and the address inputs memory blocks 20 and 21.

В момент времени t2 (фиг. 2) срабатывает датчик 1-2 и на его выходе появляется сигнал Х2. На входы дешифратора 23, регистра 22 и первый вход компаратора 18 поступает код КИ=00…000…00112=310. На входе адреса блока памяти 20 присутствует предыдущий код КИ, по которому на выходе блока 20 появляется код совпадающий с кодом на первом входе компаратора 18 (см. табл. 1). Сигнал с выхода РАВНО компаратора 18 через элемент ИЛИ 14 подготавливает по второму входу элемент И 16, который по первому входу подготовлен сигналом с третьего выхода дешифратора 23, поступающим через элемент ИЛИ 11. По фронту сигнала Х2 с выхода датчика 1-2 формирователь коротких импульсов 3-2 вырабатывает импульс, который проходя через элементы И 16 и ИЛИ 12 записывает в регистр 22 новый код КСАУ=КИ=00…000…00112=310, подаваемый в САУ и на входы адреса блоков памяти 20 и 21.At time t 2 (Fig. 2), the sensor 1-2 triggers and at its output a signal X2 appears. At the inputs of the decoder 23, the register 22 and the first input of the comparator 18 receives the code And And = 00 ... 000 ... 0011 2 = 3 10 . At the input of the address of the memory block 20, there is the previous code K AND , according to which at the output of the block 20 a code coincides with the code at the first input of the comparator 18 (see Table 1). The signal from the EQUAL output of the comparator 18 through the OR element 14 prepares an element 16 for the second input, which is prepared for the first input by a signal from the third output of the decoder 23, coming through the element OR 11. The signal X2 from the sensor output 1-2 shaper of the short pulses 3 -2 generates a pulse that passes through the elements AND 16 and OR 12 writes to the register 22 a new code K SAU = K I = 00 ... 000 ... 0011 2 = 3 10 supplied to the SAU and to the inputs of the address of memory blocks 20 and 21.

При последующем возрастании контролируемой величины u(t) с появлением каждого очередного сигнала XI на выходах датчиков 1-i (момент времени 13 на фиг. 2) формирователь 3-i вырабатывает импульс, посредством которого в регистр 22 производится запись очередного большего кода КСАУ=КИ=00…011…11112=(2i-1)10. Запись кода предваряется его проверкой на компараторе 18, как описано выше.With a subsequent increase in the monitored value u (t) with the appearance of each successive signal XI at the outputs of sensors 1-i (time 13 in Fig. 2), driver 3-i generates a pulse, by means of which the next larger code K SAU = is recorded in register 22 K I = 00 ... 011 ... 1111 2 = (2 i -1) 10 . The code entry is preceded by checking it at comparator 18, as described above.

Когда контролируемая величина u(t) достигает предельного значения в момент времени t4 (фиг. 2) и появляется сигнал XN на выходе датчика 1-n формирователь 3-n вырабатывает импульс, которым в регистр 22 записывается единичный код КСАУ=КИ=11…111…11112=(2n-1)10.When the monitored value u (t) reaches the limit value at the time t 4 (Fig. 2) and the signal XN appears at the output of the sensor 1-n, the driver 3-n produces a pulse, with which the unit code K SAU = K AND = 11 ... 111 ... 11112 = (2 n -1) 10 .

Таким образом по мере монотонного возрастания контролируемой величины u(t) и исправном состоянии информационных каналов они формируют естественную последовательность кодов: КИ=00…000…00002=010, КИ=00…000…00012=110, КИ=00…000…00112=310, …, КИ=00…011…11112=(2n-1)10, …, КИ=11…111…11112=(2n-1)10, поступающих в САУ. Приведенная естественная последовательность кодов подчиняется закону КИ=(2i-1)10, при i=0, 1, 2, 3, …, n.Thus, as the monitored u (t) value increases and the information channels are in good condition, they form a natural sequence of codes: К И = 00 ... 000 ... 0000 2 = 0 10 , К И = 00 ... 000 ... 0001 2 = 1 10 , К And = 00 ... 000 ... 0011 2 = 3 10 , ..., K And = 00 ... 011 ... 1111 2 = (2 n -1) 10 , ..., K And = 11 ... 111 ... 1111 2 = (2 n -1) 10 , entering the ACS. The given natural sequence of codes obeys the law KI = (2 i -1) 10 , with i = 0, 1, 2, 3, ..., n.

При уменьшении контролируемой величины u(t) в момент времени t5 (фиг. 2) исчезает сигнал XN на выходе датчика 1-n, и на первый вход компаратора 19, входы регистра 22 и дешифратора 23 поступает код КИ=01…111…11112=(2n-1)10. Появляется сигнал на выходе дешифратора 23, который через элемент ИЛИ 11 подготавливает элемент И 16 по первому входу. По единичному коду, поступающему с выхода регистра 22 на вход адреса блока памяти 21 последний выдает на второй вход компаратора 19 код равный коду на первом его входе (см табл. 2). Сигнал с выхода РАВНО компаратора 19 через элемент ИЛИ 14 подготавливает элемент И 16 по второму входу. Одновременно с исчезновением сигнала XN на выходе датчика 1-n, появляется сигнал на выходе элемента НЕ 2-п, который поступает на вход формирователя 4-n. Импульс с выхода формирователя 4-п через элемент ИЛИ 10 поступает на третий вход элемента И 16. Импульс с выхода элемента И 16 через элемент ИЛИ 12 поступает на вход записи регистра 22, в который производится запись нового кода КСАУ=КИ=01…111…11112=(2n-1-1)10, поступающего в САУ.When the controlled value u (t) decreases at time t 5 (Fig. 2), the XN signal at the sensor output 1-n disappears, and the first input of the comparator 19, the inputs of the register 22 and the decoder 23 receives the code К И = 01 ... 111 ... 1111 2 = (2 n-1 ) 10 . There is a signal at the output of the decoder 23, which through the element OR 11 prepares the element AND 16 at the first input. For a single code coming from the output of the register 22 to the input of the address of the memory block 21, the latter outputs to the second input of the comparator 19 a code equal to the code at its first input (see Table 2). The signal from the output of the EQUAL comparator 19 through the element OR 14 prepares the element AND 16 on the second input. Simultaneously with the disappearance of the signal XN at the output of the sensor 1-n, a signal appears at the output of the element HE 2-n, which is fed to the input of the former 4-n. The pulse from the output of the shaper 4-p through the element OR 10 enters the third input of the element AND 16. The pulse from the output of the element AND 16 through the element OR 12 enters the input of the register entry 22, in which the new code K SAU = K And = 01 is recorded ... 111 ... 1111 2 = (2 n-1 -1) 10 entering the ACS.

По мере дальнейшего уменьшения контролируемой величины u(t) в момент времени t6 (фиг. 2) исчезает сигнал XI на выходе очередного датчика 1-i, а на выходе элемента НЕ 2-i сигнал появляется, и по его фронту формирователь 4-i вырабатывает импульс, с участием которого в регистр 22 заносится новый меньший код КСАУ=КИ=00…011…11112=(2i-1)10. Перед записью код проверяется на компараторе 19, как описано выше.As the monitored value u (t) further decreases at time t 6 (Fig. 2), signal XI disappears at the output of the next sensor 1-i, and at the output of the element HE 2-i, the signal appears, and along its front, driver 4-i generates a pulse, with the participation of which a new smaller code K SAU = K I = 00 ... 011 ... 1111 2 = (2 i -1) 10 is entered in register 22. Before recording, the code is checked on comparator 19, as described above.

Аналогично происходит перезапись кода в регистр 22 при последующем уменьшении контролируемой величины.Similarly, the code is overwritten in register 22 with a subsequent decrease in the monitored quantity.

В момент времени t7 (фиг. 2), когда исчезает сигнал Х2 на выходе датчика 1-2 и появлении импульса на выходе формирователя 4-2 в регистр 22 заносится код КСАУ=КИ=00…000…00012=110.At time t 7 (Fig. 2), when the signal X2 disappears at the output of the sensor 1-2 and the appearance of a pulse at the output of the shaper 4-2 in the register 22 is entered the code K SAU = K And = 00 ... 000 ... 0001 2 = 1 10 .

В момент времени t8 (фиг. 2) пропадает сигнал X1 на выходе датчика 1-1. Появляется импульс на выходе формирования 4-1, и в регистр 22 заносится код КСАУ=КИ=00…000…00002=010.At time t 8 (Fig. 2), the signal X1 at the output of the sensor 1-1 disappears. A pulse appears at the output of the formation 4-1, and the code K SAU = KI = 00 ... 000 ... 0000 2 = 0 10 is entered in register 22.

В результате при монотонном уменьшении контролируемой величины и исправности измерительных каналов в САУ поступают коды из указанной выше естественное последовательности кодов.As a result, with monotonous reduction of the monitored value and operability of the measuring channels, the ACS receives codes from the above natural sequence of codes.

Таким образом, при любом поведении контролируемой величины и исправности измерительных каналов в САУ поступают коды, входящие в естественную последовательность кодов. Появление сбойного кода, не принадлежащего этой последовательности, или нарушение очередности появления кодов является признаком неисправности измерительного канала.Thus, for any behavior of the monitored value and the health of the measuring channels, the ACS receives codes that are part of the natural sequence of codes. The appearance of a failed code that does not belong to this sequence, or the violation of the order of the appearance of the codes is a sign of a malfunction of the measuring channel.

Поступление сбойного кода предотвращается устройством следующим образом.The arrival of a failed code is prevented by the device as follows.

К входам логического элемента ИЛИ 11 подключены выходы дешифратора 23 с номерами соответствующими естественной последовательности кодов 0, 1, 3, 7, 15, …, (2n-1). Пусть в исходном состоянии на выходах всех датчиков 1-1…1-n присутствуют сигналы и в регистр 22 записан код КСАУ=КИ=11…111…11112, подаваемый в САУ.The inputs of the logic element OR 11 are connected to the outputs of the decoder 23 with numbers corresponding to the natural sequence of codes 0, 1, 3, 7, 15, ..., (2 n -1). Let in the initial state at the outputs of all sensors 1-1 ... 1-n there are signals and in the register 22 recorded code K SAU = K And = 11 ... 111 ... 1111 2 , fed to the SAU.

Если возникает сбой, например, датчика 1-1 и сигнал XI на его выходе пропадает, на вход дешифратора 23 поступает код КИ=11…111…11102, не принадлежащий к числу кодов из естественной последовательности, то сигнал появляется на выходе дешифратора 23, который не подключен к входу элемента ИЛИ 11. Поэтому сигнал на выходе элемента ИЛИ 11 исчезает. Элемент И 16 закрывается по первому входу, предотвращая перезапись кода в регистр 22. Вместе с тем появляется сигнал на выходе элемента НЕ 9. С выхода элемента НЕ 9 сигнал через элемент ИЛИ 13 подготавливает элемент И 17 по второму входу.If a failure occurs, for example, sensor 1-1 and the signal XI disappears at its output, the code KI = 11 ... 111 ... 1110 2 arrives at the input of the decoder 23, which does not belong to the number of codes from the natural sequence, then the signal appears at the output of the decoder 23 which is not connected to the input of the element OR 11. Therefore, the signal at the output of the element OR 11 disappears. Element AND 16 is closed at the first input, preventing code from being overwritten in register 22. At the same time, a signal appears at the output of the element NOT 9. At the output of the element NOT 9, the signal through the element OR 13 prepares the element AND 17 at the second input.

Одновременно с исчезновением сигнала XI на входе датчика 1-1 появляется сигнал на выходе элемента НЕ 2-1. По фронту этого сигнала формирователь 4-1 вырабатывает импульс, который через элемент И 17 поступает на единичный вход триггера 8 и он меняет состояние. Сигнал с прямого выхода триггера 8 включает индикатор 6, указывающий на сбой в информационных каналах.Simultaneously with the disappearance of the signal XI at the input of the sensor 1-1, a signal appears at the output of the element HE 2-1. On the front of this signal shaper 4-1 produces a pulse, which through the element And 17 enters the single input of the trigger 8 and it changes the state. The signal from the direct output of the trigger 8 includes an indicator 6, indicating a failure in the information channels.

При возникновении других сбойных кодов работа устройства осуществляется как описано выше.If other bad codes occur, the device operates as described above.

Коды, входящие в естественную последовательность, должны появляться в определенном порядке. За кодом КИ=(2i-1)10 при росте контролируемой величины должен следовать код КИ=(2i+1-1)10, а при уменьшении - код КИ=(2i+1-1)10. Нарушение такой последовательности появления кодов является признаком сбоя в информационных каналах. В таких случаях устройство работает следующим образом. В блоке памяти 20 по адресам записаны последующие коды при возрастании контролируемой величины, а в блоке памяти 21 - при снижении контролируемой величины. Пусть в регистр 22 записан код КСАУ=КИ=00…000…00112 при возрастании контролируемой величины, а в результате сбоя в информационных каналах одновременно появляются сигналы Х3, Х4 на выходах датчиков 1-3, 1-4 и формируется код КИ=00…000…11112, который поступает на входы регистра 22, дешифратора 23 и первые входы компараторов 18 и 19. По адресу заданному регистром 22 на выходе блока памяти 20 установится код 00…000…01112 (см. табл. 1), который поступает на второй вход компаратора 18. На выходе БОЛЬШЕ (А>В) компаратора 18 появляется сигнал, который подается на третий вход элемента ИЛИ 13. Сигнал с выхода элемента ИЛИ 13 подготавливает элемент И 17 по второму входу. Одновременно по фронту сигналов Х3, Х4 с выходов датчиков 1-3, 1-4 формируются импульсы на выходах формирователей 2-3, 2-4, которые поступают на входы элемента ИЛИ 10. Сигнал с выхода элемента ИЛИ 10 поступает на первый вход элемента И 17 и он открывается, подавая импульс на единичный вход триггера 8, который меняет свое состояние. Сигнал с прямого выхода триггера 8 включает индикатор 6, указывающего на сбой в информационных каналах. Вместе с тем по адресу заданному регистром 22 на выходе блока памяти 21 установится код 00…000…00012 (см. табл. 2), который подается на второй вход компаратора 19, поэтому сигнал появляется на его выходе БОЛЬШЕ (А>В). На выходах РАВНО компараторов 18 и 19 сигналы отсутствуют, потому сигнал отсутствует на выходе элемента ИЛИ 14, а элемент оказывается закрытым по второму входу, препятствуя записи в регистр 22 недостоверного кода КИ.Codes included in the natural sequence must appear in a specific order. The code К И = (2 i -1) 10 with the growth of the monitored quantity should be followed by the code К И = (2 i + 1 -1) 10 , and when decreasing - the code К И = (2 i + 1 -1) 10 . Violation of such a sequence of appearance of codes is a sign of failure in the information channels. In such cases, the device operates as follows. In the memory unit 20, the following codes are written with the addresses as the monitored value increases, and in the memory unit 21 as the monitored value decreases. Let the register K 22 recorded code K SAU = K I = 00 ... 000 ... 0011 2 with an increase in the monitored value, and as a result of a failure in the information channels simultaneously appear signals X3, X4 at the outputs of the sensors 1-3, 1-4 and form the code K And = 00 ... 000 ... 1111 2 , which is fed to the inputs of register 22, decoder 23 and the first inputs of comparators 18 and 19. At the address given by register 22, the output of memory block 20 will be set to 00 ... 000 ... 0111 2 (see table. 1 ), which is fed to the second input of the comparator 18. At the output of MORE (A> B) of the comparator 18, a signal appears, which is fed to the third input one of the element OR 13. The signal from the output of the element OR 13 prepares the element AND 17 at the second input. At the same time on the front of the signals X3, X4 from the outputs of the sensors 1-3, 1-4, pulses are generated at the outputs of the formers 2-3, 2-4, which are fed to the inputs of the element OR 10. The signal from the output of the element OR 10 is fed to the first input of the element AND 17 and it opens, giving impulse to a single input of the trigger 8, which changes its state. The signal from the direct output of the trigger 8 includes an indicator 6, indicating a failure in the information channels. However, at the address given by register 22, the output of memory block 21 is set to 00 ... 000 ... 0001 2 (see Table 2), which is fed to the second input of comparator 19, therefore the signal appears at its output MORE (A> B). The outputs of comparators 18 and NOR 19 signals are not available, because no signal at the output of OR gate 14, and the element is closed by the second entry, preventing writing to the register 22 the code K and unreliable.

При других случаях нарушения последовательности появления кодов устройство работает аналогично описанному выше.In other cases of violation of the sequence of the appearance of codes, the device operates as described above.

Таким образом, реле имеет расширенные функциональные возможности, заключающиеся в повышении достоверности выходной информации путем предотвращения поступления в САУ информации по необходимому числу n каналов при их сбое.Thus, the relay has enhanced functionality, which consists in increasing the accuracy of the output information by preventing the information on the required number of n channels from entering the ACS when they fail.

Источники информацииInformation sources

1. Сугаков В.Г. Основы автоматизации военных передвижных источников электрической энергии: учеб. пособие. - Кстово: НФВИУ, 2003. 168 с.1. Sugakov V.G. Fundamentals of automation of military mobile sources of electric energy: studies. allowance. - Kstovo: NFIIU, 2003. 168 p.

2. Дудченко В.Н., Аверкиев А. Н. Измерение неэлектрических величин: конспект лекций. - Кстово: НВВИКУ, 1997. 54 с.2. Dudchenko V.N., Averkiev A.N. Measurement of non-electric quantities: lecture notes. - Kstovo: NVVIKU, 1997. 54 p.

3. Цифровой измеритель скорости вращения. Описание изобретения к авторскому свидетельству RU 1075167, 1984.3. Digital speed meter. Description of the invention to the author's certificate RU 1075167, 1984.

4. Комплекс средств контроля дизеля КСКД 17.5. Техническое описание и инструкция по эксплуатации ЗУ2.008.006 ТО. 1994. С. 35-37.4. The complex of controls for diesel KSKD 17.5. Technical specification and maintenance instruction of ZU2.008.006 THAT. 1994. pp. 35-37.

5. Патент на изобретение №261495 по заявке 2016112100 от 30.03.2016, кл. G01P 3/545. The patent for the invention №261495 on the application 2016112100 from 03/30/2016, cl. G01P 3/54

Claims (1)

Цифровое n-канальное реле с функцией самодиагностики, содержащее n приемных реле, выходы которых соединены с соответствующими входами дешифратора, индикатор состояния, первый и второй числовой компаратор, первый и второй логические элементы И, первый из n логический элемент НЕ, второй логический элемент НЕ, первый и второй RS-триггер, регистр памяти, первый, второй и третий логический элемент ИЛИ, первый из n формирователей коротких импульсов, отличающееся тем, что с целью расширения функциональных возможностей снабжено со второго по n-й первыми формирователями коротких импульсов, n вторыми формирователями коротких импульсов и третьим формирователем коротких импульсов, четвертым и пятым логическими элементами ИЛИ, шиной СБРОС, первым и вторым блоками памяти, разряды входа адреса которых соединены с соответствующими разрядами выхода регистра памяти, а разряды выходов подключены к соответствующим разрядам вторых входов соответственно первого и второго числового компаратора, разряды первых входов которых связаны с соответствующими разрядами входа регистра памяти, выходами соответствующих с первого по n-й приемных реле, входами соответствующих с первого по n-й первых логических элементов НЕ и входами соответствующих с первого по n-й первых формирователей коротких импульсов, выходы которых подключены к соответствующим четным входам первого логического элемента ИЛИ, к нечетным входам которого подключены выходы соответствующих с первого по n-й вторых формирователей коротких импульсов, с входами которых соединены выходы соответствующих с первого по n-й первых логических элементов НЕ, а выход первого логического элемента ИЛИ подключен к первому входу второго логического элемента И и третьему входу первого логического элемента И, выход которого подключен к второму входу третьего логического элемента ИЛИ, связанного выходом с входом записи регистра памяти, а первым входом - с выходом третьего формирователя коротких импульсов, вход которого соединен с прямым выходом первого RS-триггера, связанного нулевым входом с шиной СБРОС, а единичным входом - с выходом второго логического элемента ИЛИ, входом второго логического элемента НЕ и первым входом первого логического элемента И, второй вход которого подключен к выходу пятого логического элемента ИЛИ, соединенного первым входом с выходом РАВНО первого числового компаратора, выход БОЛЬШЕ которого подключен к третьему входу четвертого логического элемента ИЛИ, связанного пятым входом с выходом второго логического элемента НЕ, четвертым входом - с выходом МЕНЬШЕ первого числового компаратора, вторым входом - с выходом МЕНЬШЕ второго числового компаратора, первым входом - с выходом БОЛЬШЕ второго числового компаратора, выход РАВНО которого подключен к второму входу пятого логического элемента ИЛИ, причем выход четвертого логического элемента ИЛИ соединен с вторым входом второго логического элемента И, выход которого соединен с единичным входом второго RS-триггера, связанного нулевым входом с шиной СБРОС, а выходом - с входом индикатора, кроме того, (2i-1)-е разряды выхода дешифратора, где i=0, 1, 2, …, n, соединены с соответствующими входами второго логического элемента ИЛИ, а выходы регистра памяти являются выходами устройства.Digital n-channel relay with self-diagnosis function, containing n receiving relays, the outputs of which are connected to the corresponding inputs of the decoder, a status indicator, the first and second numerical comparator, the first and second logical elements AND, the first of n logical elements NOT, the second logical element NOT, the first and second RS-flip-flop, memory register, the first, second and third logical element OR, the first of n shapers of short pulses, characterized in that in order to extend the functionality provided with the second to the n-th first short pulse shapers, n short pulse second shapers and a third short pulse shaper, fourth and fifth OR logic elements, a RESET bus, first and second memory blocks, the address input bits of which are connected to the corresponding memory register output bits, and the output bits are connected to the corresponding the bits of the second inputs, respectively, of the first and second numerical comparator, the bits of the first inputs of which are associated with the corresponding bits of the input memory register, the outputs corresponding to the first to the n-th receiving relay, the inputs of the corresponding first to the n-th first logical elements NOT and the inputs of the corresponding first to n-first first drivers of short pulses, the outputs of which are connected to the corresponding even inputs of the first logical element OR, to odd the inputs of which are connected to the outputs of the short pulses corresponding to the first to the nth second shaper, with the inputs of which are connected to the outputs of the corresponding first to nth first logic elements NOT, and the output of the first logical element OR is connected to the first input of the second logical element AND and the third input of the first logical element AND, the output of which is connected to the second input of the third logical element OR, the output connected to the write input of the memory register, and the first input to the output of the third shaper of short pulses, input which is connected to the direct output of the first RS-flip-flop, connected by a zero input to the RESET bus, and a single input to the output of the second logical element OR, the input of the second logical element NOT and the first input n The first logical element is And, the second input of which is connected to the output of the fifth logical element OR, connected by the first input to the output EQUAL to the first numerical comparator, the output MORE of which is connected to the third input of the fourth logical element OR, connected by the fifth input to the output of the second logical element NOT, the fourth input - with the output LESS than the first numerical comparator, the second input - with the output LESS than the second numerical comparator, the first input - with the output MORE than the second numerical comparator, the output is EQUAL connected to the second input of the fifth logical element OR, and the output of the fourth logical element OR is connected to the second input of the second logical element AND, the output of which is connected to the single input of the second RS flip-flop connected to the RESET bus with a zero input, and the output to the indicator input, in addition, (2 i -1) -e bits of the output of the decoder, where i = 0, 1, 2, ..., n, are connected to the corresponding inputs of the second logical element OR, and the outputs of the memory register are the outputs of the device.
RU2018110028A 2018-03-21 2018-03-21 Digital n-channel relay with self-diagnostic function RU2685445C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2018110028A RU2685445C1 (en) 2018-03-21 2018-03-21 Digital n-channel relay with self-diagnostic function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2018110028A RU2685445C1 (en) 2018-03-21 2018-03-21 Digital n-channel relay with self-diagnostic function

Publications (1)

Publication Number Publication Date
RU2685445C1 true RU2685445C1 (en) 2019-04-18

Family

ID=66168460

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2018110028A RU2685445C1 (en) 2018-03-21 2018-03-21 Digital n-channel relay with self-diagnostic function

Country Status (1)

Country Link
RU (1) RU2685445C1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU953570A1 (en) * 1981-01-14 1982-08-23 Институт черной металлургии Digital meter of speed deviation from the preset speed
SU1075167A1 (en) * 1981-04-01 1984-02-23 Центральное Конструкторское Бюро Главэнергоремонта Rotation speed digital meter
US5404304A (en) * 1993-11-19 1995-04-04 Delco Electronics Corporation Vehicle control system for determining verified wheel speed signals
US5740083A (en) * 1996-04-01 1998-04-14 Ford Motor Company Delta time measurement circuit for determining parameter derivatives of a rotational velocity sensor signal
RU2313099C2 (en) * 2002-07-04 2007-12-20 Сименс Акциенгезелльшафт Arrangement for definition of the turning frequency of the rotating detail of a car
RU2618495C1 (en) * 2016-03-30 2017-05-03 Федеральное государственное бюджетное образовательное учреждение высшего образования "Волжский государственный университет водного транспорта" (ФГБОУ ВО ВГУВТ) Digital frequency relay with function of reconstructive diagnostics

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU953570A1 (en) * 1981-01-14 1982-08-23 Институт черной металлургии Digital meter of speed deviation from the preset speed
SU1075167A1 (en) * 1981-04-01 1984-02-23 Центральное Конструкторское Бюро Главэнергоремонта Rotation speed digital meter
US5404304A (en) * 1993-11-19 1995-04-04 Delco Electronics Corporation Vehicle control system for determining verified wheel speed signals
US5740083A (en) * 1996-04-01 1998-04-14 Ford Motor Company Delta time measurement circuit for determining parameter derivatives of a rotational velocity sensor signal
RU2313099C2 (en) * 2002-07-04 2007-12-20 Сименс Акциенгезелльшафт Arrangement for definition of the turning frequency of the rotating detail of a car
RU2618495C1 (en) * 2016-03-30 2017-05-03 Федеральное государственное бюджетное образовательное учреждение высшего образования "Волжский государственный университет водного транспорта" (ФГБОУ ВО ВГУВТ) Digital frequency relay with function of reconstructive diagnostics

Similar Documents

Publication Publication Date Title
RU2618495C1 (en) Digital frequency relay with function of reconstructive diagnostics
RU2659990C1 (en) Digital four-channel relay with the reconstructive diagnostics function
RU2685445C1 (en) Digital n-channel relay with self-diagnostic function
RU2671545C1 (en) Digital five-channel relay with self-diagnostic function
RU2706198C1 (en) Digital five-channel relay with reconstructive diagnostic function
RU2707420C1 (en) Four-channel digital relay with reconstructive diagnostics function
RU198966U1 (en) A device for evaluating the probabilistic and temporal characteristics of signal formation in information management systems
SU1644168A1 (en) Self-diagnosing paraphase asynchronous device
SU1177816A1 (en) Device for simulating computer failures
SU1495752A1 (en) Device for fault location
SU1171797A1 (en) Signature analyser
SU841061A1 (en) Storage unit testing device
SU1175022A1 (en) Device for checking pulse trains
SU824178A1 (en) Random event flow generator
SU496561A1 (en) Fault finding device
SU1166120A1 (en) Device for checking digital units
SU836645A1 (en) Pulse counting device
SU1365093A1 (en) Device for simulating communication systems
SU1136166A2 (en) Device for checking digital systems
SU1125616A1 (en) Data input device
RU1833897C (en) Device for failures control and simulation
SU1091191A1 (en) Device for simulating probabilistic graph
SU840817A1 (en) Device for diagnosis of automatic control system
SU1674128A1 (en) Fault locator
SU1043668A1 (en) Pulse counter checking device

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20200322