RU2610676C1 - Мажоритарный модуль для систем с реконфигурацией - Google Patents

Мажоритарный модуль для систем с реконфигурацией Download PDF

Info

Publication number
RU2610676C1
RU2610676C1 RU2015155011A RU2015155011A RU2610676C1 RU 2610676 C1 RU2610676 C1 RU 2610676C1 RU 2015155011 A RU2015155011 A RU 2015155011A RU 2015155011 A RU2015155011 A RU 2015155011A RU 2610676 C1 RU2610676 C1 RU 2610676C1
Authority
RU
Russia
Prior art keywords
input
module
output
majority
information
Prior art date
Application number
RU2015155011A
Other languages
English (en)
Inventor
Олег Александрович Козелков
Original Assignee
Олег Александрович Козелков
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Олег Александрович Козелков filed Critical Олег Александрович Козелков
Priority to RU2015155011A priority Critical patent/RU2610676C1/ru
Application granted granted Critical
Publication of RU2610676C1 publication Critical patent/RU2610676C1/ru

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/23—Majority or minority circuits, i.e. giving output having the state of the majority or the minority of the inputs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
    • G06F7/575—Basic arithmetic logic units, i.e. devices selectable to perform either addition, subtraction or one of several logical operations, using, at least partially, the same circuitry
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0002—Multistate logic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Hardware Redundancy (AREA)

Abstract

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления с реконфигурацией. Техническим результатом изобретения является создание мажоритарного модуля, обеспечивающего реализацию мажоритарных функций, зависящих от трех аргументов, при четырех информационных входах модуля. Для этого предложен мажоритарный модуль для систем с реконфигурацией, который содержит четыре информационных входа модуля 1, 2, 3, 4, два настроечных входа модуля 5, 6, выход модуля 7, мажоритарный элемент 8, элементы И 9, 10, 11, 12, 13, 14, элементы ИЛИ 15, 16, 17, 18, 19, два элемента НЕ 20, 21. 1 ил., 1 табл.

Description

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления с реконфигурацией.
Известны мажоритарные модули (см., например, патент РФ 2242044, кл. G06F 7/38, 2004 г.), которые содержат трехвходовые мажоритарные элементы и реализуют мажоритарную функцию n аргументов.
К причине, препятствующей достижению указанного ниже технического результата при использовании известного мажоритарного модуля для реализации мажоритарной функции, зависящих от трех аргументов, относятся ограниченные функциональные возможности, обусловленные тем, что он реализует только одну мажоритарную функцию, зависящую от трех аргументов.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип мажоритарный модуль (патент РФ 2533079, МПК H03K 19/23, G06F 7/57, 2014 г.), который содержит элементы 2И, трехвходовые мажоритарные элементы и реализует мажоритарную функцию n аргументов - входных двоичных сигналов либо дизъюнкцию (конъюнкцию) тех же n аргументов.
К причине, препятствующей достижению указанного ниже технического результата при использовании известного мажоритарного модуля для реализации мажоритарной функции, зависящих от трех аргументов, относятся ограниченные функциональные возможности, обусловленные тем, что он реализует только одну мажоритарную функцию, зависящую от трех аргументов.
Техническим результатом изобретения является расширение функциональных возможностей мажоритарного модуля за счет обеспечения реализации всех мажоритарных функций, зависящих от трех аргументов, при четырех информационных входах модуля.
Указанный технический результат при осуществлении изобретения достигается тем, что мажоритарный модуль для систем с реконфигурацией, предназначенный для реализации мажоритарных функций от трех аргументов при четырех информационных входах модуля, содержащий три информационных входа модуля, два настроечных входа модуля, выход модуля, мажоритарный элемент, первый элемент И, причем первый информационный вход модуля соединен с первым входом первого элемента И, выход мажоритарного элемента соединен с выходом модуля, дополнительно содержит четвертый информационный вход модуля, второй, третий, четвертый, пятый и шестой элементы И, пять элементов ИЛИ, два элемента НЕ, причем второй информационный вход модуля соединен с первым входом второго элемента И и с первым входом третьего элемента И, третий информационный вход модуля соединен с первым входом четвертого элемента И и первым входом пятого элемента И, четвертый информационный вход модуля соединен с первым входом шестого элемента И, первый настроечный вход модуля соединен со вторым входом второго элемента И, со вторым входом четвертого элемента И и первым входом первого элемента ИЛИ и через первый элемент НЕ соединен с первым входом второго элемента ИЛИ, вторым входом третьего элемента И и вторым входом пятого элемента И, второй настроечный вход модуля соединен с третьим входом второго элемента И и вторым входом первого элемента ИЛИ и через второй элемент НЕ соединен со вторым входом второго элемента ИЛИ и третьим входом пятого элемента И, выход второго элемента ИЛИ соединен со вторым входом первого элемента И, выход третьего элемента И соединен с первым входом третьего элемента ИЛИ, выход четвертого элемента И соединен со вторым входом третьего элемента ИЛИ, выход первого элемента ИЛИ соединен со вторым входом шестого элемента И, выход первого элемента И соединен с первым входом четвертого элемента ИЛИ, выход второго элемента И соединен со вторым входом четвертого элемента ИЛИ, выход которого соединен с первым входом мажоритарного элемента, выход третьего элемента ИЛИ соединен со вторым входом мажоритарного элемента, выход пятого элемента И соединен с первым входом пятого элемента ИЛИ, выход шестого элемента И соединен со вторым входом пятого элемента ИЛИ, выход которого соединен с третьим входом мажоритарного элемента.
На чертеже представлена схема мажоритарного модуля для систем с реконфигурацией, предназначенного для реализации мажоритарных функций от трех аргументов при четырех входах модуля, который содержит четыре информационных входа модуля 1, 2, 3, 4, два настроечных входа модуля 5, 6, выход модуля 7, мажоритарный элемент 8, элементы И 9, 10, 11, 12, 13, 14, элементы ИЛИ 15, 16, 17, 18, 19, два элемента НЕ 20, 21, причем первый информационный вход модуля 1 соединен с первым входом первого элемента И 9, выход мажоритарного элемента 8 соединен с выходом модуля 7, второй информационный вход модуля 2 соединен с первым входом второго элемента И 10 и с первым входом третьего элемента И 11, третий информационный вход модуля 3 соединен с первым входом четвертого элемента И 12 и первым входом пятого элемента И 13, четвертый информационный вход модуля 4 соединен с первым входом шестого элемента И 14, первый настроечный вход модуля 5 соединен со вторым входом второго элемента И 10, со вторым входом четвертого элемента И 12 и первым входом первого элемента ИЛИ 18 и через первый элемент НЕ 20 соединен с первым входом второго элемента ИЛИ 15, вторым входом третьего элемента И 11 и вторым входом пятого элемента И 13, второй настроечный вход модуля 6 соединен с третьим входом второго элемента И 10 и вторым входом первого элемента ИЛИ 18 и через второй элемент НЕ 21 соединен со вторым входом второго элемента ИЛИ 15 и третьим входом пятого элемента И 13, выход второго элемента ИЛИ 15 соединен со вторым входом первого элемента И 9, выход третьего элемента И 11 соединен с первым входом третьего элемента ИЛИ 17, выход четвертого элемента И 12 соединен со вторым входом третьего элемента ИЛИ 17, выход первого элемента ИЛИ 18 соединен со вторым входом шестого элемента И 14, выход первого элемента И 9 соединен с первым входом четвертого элемента ИЛИ 16, выход второго элемента И 10 соединен со вторым входом четвертого элемента ИЛИ 16, выход которого соединен с первым входом мажоритарного элемента 8, выход третьего элемента ИЛИ 17 соединен со вторым входом мажоритарного элемента 8, выход пятого элемента И 13 соединен с первым входом пятого элемента ИЛИ 19, выход шестого элемента И 14 соединен со вторым входом пятого элемента ИЛИ 19, выход которого соединен с третьим входом мажоритарного элемента 8.
Работа мажоритарного модуля для систем с реконфигурацией осуществляется следующим образом.
В зависимости от значений входных сигналов X1, Х2, Х3, Х4 на входах 1, 2, 3, 4 и настроечных сигналов (5 и 6) на выходе 7 реализуются мажоритарные функции, приведенные в табл. 1.
Figure 00000001
В исходном состоянии на входы 5 и 6 подаются сигналы «0, 0», при этом на выходе 7 реализуется мажоритарная функция Maj(X1, Х2, Х3). Сигналы X1, Х2, Х3 являются основными, а сигнал Х4 является резервным. При отказе какого-то из основных сигналов происходит соответствующая настройка схемы и на выходе 7 реализуется мажоритарная функция с подключенным резервным сигналом и отключенным неисправным.
Сравнение характеристик прототипа и заявляемого устройства показывает, что заявленное устройство имеет более широкие функциональные возможности, т.к. реализует все мажоритарные функции, зависящие от трех аргументов при четырех входах модуля, и позволяет в зависимости от отказа входных источников перестраивать работу с подключением резервного источника.

Claims (1)

  1. Мажоритарный модуль для систем с реконфигурацией, предназначенный для реализации мажоритарных функций от трех аргументов при четырех информационных входах модуля, содержащий три информационных входа модуля, два настроечных входа модуля, выход модуля, мажоритарный элемент, первый элемент И, причем первый информационный вход модуля соединен с первым входом первого элемента И, выход мажоритарного элемента соединен с выходом модуля, отличающийся тем, что дополнительно содержит четвертый информационный вход модуля, второй, третий, четвертый, пятый и шестой элементы И, пять элементов ИЛИ, два элемента НЕ, причем второй информационный вход модуля соединен с первым входом второго элемента И и с первым входом третьего элемента И, третий информационный вход модуля соединен с первым входом четвертого элемента И и первым входом пятого элемента И, четвертый информационный вход модуля соединен с первым входом шестого элемента И, первый настроечный вход модуля соединен со вторым входом второго элемента И, со вторым входом четвертого элемента И и первым входом первого элемента ИЛИ и через первый элемент НЕ соединен с первым входом второго элемента ИЛИ, вторым входом третьего элемента И и вторым входом пятого элемента И, второй настроечный вход модуля соединен с третьим входом второго элемента И и вторым входом первого элемента ИЛИ и через второй элемент НЕ соединен со вторым входом второго элемента ИЛИ и третьим входом пятого элемента И, выход второго элемента ИЛИ соединен со вторым входом первого элемента И, выход третьего элемента И соединен с первым входом третьего элемента ИЛИ, выход четвертого элемента И соединен со вторым входом третьего элемента ИЛИ, выход первого элемента ИЛИ соединен со вторым входом шестого элемента И, выход первого элемента И соединен с первым входом четвертого элемента ИЛИ, выход второго элемента И соединен со вторым входом четвертого элемента ИЛИ, выход которого соединен с первым входом мажоритарного элемента, выход третьего элемента ИЛИ соединен со вторым входом мажоритарного элемента, выход пятого элемента И соединен с первым входом пятого элемента ИЛИ, выход шестого элемента И соединен со вторым входом пятого элемента ИЛИ, выход которого соединен с третьим входом мажоритарного элемента.
RU2015155011A 2015-12-22 2015-12-22 Мажоритарный модуль для систем с реконфигурацией RU2610676C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2015155011A RU2610676C1 (ru) 2015-12-22 2015-12-22 Мажоритарный модуль для систем с реконфигурацией

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2015155011A RU2610676C1 (ru) 2015-12-22 2015-12-22 Мажоритарный модуль для систем с реконфигурацией

Publications (1)

Publication Number Publication Date
RU2610676C1 true RU2610676C1 (ru) 2017-02-14

Family

ID=58458538

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2015155011A RU2610676C1 (ru) 2015-12-22 2015-12-22 Мажоритарный модуль для систем с реконфигурацией

Country Status (1)

Country Link
RU (1) RU2610676C1 (ru)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2759700C1 (ru) * 2020-12-30 2021-11-17 Федеральное государственное унитарное предприятие "Научно-производственный центр автоматики и приборостроения имени академика Н.А. Пилюгина" (ФГУП "НПЦАП") Перестраиваемое мажоритарное устройство
RU2789728C1 (ru) * 2022-03-18 2023-02-07 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Мажоритарный модуль

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2040040C1 (ru) * 1990-07-09 1995-07-20 Головное конструкторское бюро научно-производственного объединения "Энергия" им.акад.С.П.Королева Устройство для мажоритарного выбора сигналов
US5577199A (en) * 1993-06-01 1996-11-19 Mitsubishi Denki Kabushiki Kaisha Majority circuit, a controller and a majority LSI
RU2476923C1 (ru) * 2012-03-14 2013-02-27 Открытое акционерное общество "Концерн "Созвездие" Устройство для мажоритарного выбора сигналов
RU2533079C1 (ru) * 2013-07-09 2014-11-20 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Мажоритарный модуль

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2040040C1 (ru) * 1990-07-09 1995-07-20 Головное конструкторское бюро научно-производственного объединения "Энергия" им.акад.С.П.Королева Устройство для мажоритарного выбора сигналов
US5577199A (en) * 1993-06-01 1996-11-19 Mitsubishi Denki Kabushiki Kaisha Majority circuit, a controller and a majority LSI
RU2476923C1 (ru) * 2012-03-14 2013-02-27 Открытое акционерное общество "Концерн "Созвездие" Устройство для мажоритарного выбора сигналов
RU2533079C1 (ru) * 2013-07-09 2014-11-20 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Мажоритарный модуль

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2759700C1 (ru) * 2020-12-30 2021-11-17 Федеральное государственное унитарное предприятие "Научно-производственный центр автоматики и приборостроения имени академика Н.А. Пилюгина" (ФГУП "НПЦАП") Перестраиваемое мажоритарное устройство
RU2789728C1 (ru) * 2022-03-18 2023-02-07 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Мажоритарный модуль
RU2812683C1 (ru) * 2023-06-15 2024-01-31 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Мажоритарный модуль

Similar Documents

Publication Publication Date Title
RU2618899C1 (ru) Мажоритарный модуль
MX2018001206A (es) Tablero de control de señal de modulo de control de vehiculo y tablas de entrada.
RU2701461C1 (ru) Мажоритарный модуль
RU2700554C1 (ru) Мажоритарный модуль
JP2016105590A5 (ja) 論理回路、半導体装置、電子部品
RU2602382C1 (ru) Ранговый фильтр
RU2610678C1 (ru) Универсальный логический модуль
RU2610676C1 (ru) Мажоритарный модуль для систем с реконфигурацией
RU2628117C1 (ru) Мажоритарный модуль "три из пяти"
RU2622841C1 (ru) Устройство селекции экстремального числа из двух двоичных чисел
RU2621281C1 (ru) Логический преобразователь
RU2610246C1 (ru) Универсальный мажоритарный модуль
RU2629451C1 (ru) Логический преобразователь
RU2641454C2 (ru) Логический преобразователь
RU2697727C2 (ru) Мажоритарный модуль
RU2634229C1 (ru) Логический преобразователь
RU2676888C1 (ru) Логический модуль
RU2714216C1 (ru) Пороговый модуль
RU2626346C1 (ru) Многофункциональный мажоритарный модуль
RU2629452C1 (ru) Логический преобразователь
RU2626343C1 (ru) Настраиваемый логический модуль
RU2616890C1 (ru) Формирователь симметричных булевых функций
RU2609743C1 (ru) Логический модуль
RU2610673C1 (ru) Устройство обработки логической информации
RU2700552C1 (ru) Мажоритарный модуль

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20171223