RU2580444C1 - Digital computational synthesiser of frequency-modulated signals - Google Patents

Digital computational synthesiser of frequency-modulated signals Download PDF

Info

Publication number
RU2580444C1
RU2580444C1 RU2014144033/08A RU2014144033A RU2580444C1 RU 2580444 C1 RU2580444 C1 RU 2580444C1 RU 2014144033/08 A RU2014144033/08 A RU 2014144033/08A RU 2014144033 A RU2014144033 A RU 2014144033A RU 2580444 C1 RU2580444 C1 RU 2580444C1
Authority
RU
Russia
Prior art keywords
digital
dac
input
outputs
frequency
Prior art date
Application number
RU2014144033/08A
Other languages
Russian (ru)
Inventor
Игорь Владимирович Рябов
Андрей Николаевич Дедов
Денис Алексеевич Чернов
Сергей Владимирович Толмачев
Original Assignee
Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Поволжский государственный технологический университет"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Поволжский государственный технологический университет" filed Critical Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Поволжский государственный технологический университет"
Priority to RU2014144033/08A priority Critical patent/RU2580444C1/en
Application granted granted Critical
Publication of RU2580444C1 publication Critical patent/RU2580444C1/en

Links

Images

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

FIELD: radio engineering; communication.
SUBSTANCE: invention relates to computer engineering and radio engineering. Digital computer synthesizer of frequency-modulated signals comprises: a reference generator, generating and delay unit, three memory registers, four digital storage systems, divider with variable division factor, two functional converter code x - sin x, two inverse filters sin x/x switch, two digital-analog converters. Digital inputs of the SCS WM signals are inputs of the first, second and third memory registers, and its analogue outputs are outputs of the first and second DAC.
EFFECT: technical result consists in improvement of efficiency and possibility of generating multifrequency frequency-modulated signals.
1 cl, 2 dwg

Description

Изобретение относится к электронно-вычислительной технике и радиотехнике, предназначено для формирования многочастотных частотно-модулированных сигналов и может использоваться в радиолокации, навигации и современных системах связи.The invention relates to electronic computing and radio engineering, is intended for the formation of multi-frequency frequency-modulated signals and can be used in radar, navigation and modern communication systems.

Известны цифровые синтезаторы частотно- и фазомодулированных сигналов, содержащие эталонный генератор, блок задержки, блок постоянного запоминания, регистр памяти, делитель с переменным коэффициентом деления, цифровой накопитель, преобразователь кодов, цифроаналоговый преобразователь (ЦАП), фильтр нижних частот, ждущий мультивибратор, реверсивный счетчик с предварительной установкой, схему сравнения [1].Known digital synthesizers of frequency and phase-modulated signals containing a reference generator, a delay unit, a permanent memory unit, a memory register, a divider with a variable division ratio, a digital storage device, a code converter, a digital-to-analog converter (DAC), a low-pass filter, a waiting multivibrator, a reversible counter with pre-installation, a comparison scheme [1].

Наиболее близким техническим решением (прототипом) является цифровой синтезатор) частотно- и фазомодулированных сигналов, содержащий эталонный генератор, блок задержки, первый регистр памяти, первый цифровой накопитель, второй регистр памяти, второй цифровой накопитель, сумматор, преобразователь кодов, ЦАП, фильтр нижних частот, третий регистр памяти, делитель частоты с переменным коэффициентом деления, четвертый регистр памяти, третий цифровой накопитель [2].The closest technical solution (prototype) is a digital synthesizer) of frequency and phase-modulated signals, containing a reference generator, a delay unit, a first memory register, a first digital drive, a second memory register, a second digital drive, an adder, code converter, DAC, low-pass filter , a third memory register, a frequency divider with a variable division ratio, a fourth memory register, a third digital storage device [2].

Однако у известных цифровых синтезаторов нет возможности формирования многочастотных частотно-модулированных сигналов.However, the known digital synthesizers do not have the ability to generate multi-frequency frequency-modulated signals.

Положительный эффект - повышение быстродействия и возможность формирования многочастотных частотно-модулированных сигналов - достигается за счет того, что в цифровой вычислительный синтезатор частотно-модулированных сигналов, содержащий последовательно соединенные эталонный генератор и блок формирования и задержки; первый, второй и третий регистры памяти, выход последнего подключен к входу делителя с переменным коэффициентом деления; первый, второй и третий цифровые накопители; первый цифроаналоговый преобразователь (ЦАП); цифровым входом ЦВС является вход третьего регистра памяти; выход делителя с переменным коэффициентом деления подключен к входу последовательного переноса первого цифрового накопителя, а выходы блока формирования и задержки подключены к тактовым входам первого, второго и третьего цифровых накопителей и первого ЦАП, причем новым является то, что введены последовательно соединенные первый функциональный преобразователь и первый инверсный sin х/х фильтр; последовательно соединенные второй функциональный преобразователь и второй инверсный sin х/х фильтр; коммутатор; выходы первого и второго инверсных sin х/х фильтров подключены к первому и второму входам коммутатора соответственно, вход коммутации которого подсоединен с выходом блока формирования и задержки; второй ЦАП, вход которого подключен ко второму выходу коммутатора, а первый выход коммутатора подключен к входу первого ЦАП; выходы блока формирования и задержки подключены к тактовым входам четвертого цифрового накопителя и второго ЦАП; выход делителя с переменным коэффициентом деления подключен к входу последовательного переноса третьего цифрового накопителя; цифровыми входами ЦВС являются входы первого и второго регистров памяти, а его аналоговыми выходами являются выходы первого и второго ЦАП.A positive effect - increased speed and the possibility of forming multi-frequency frequency-modulated signals - is achieved due to the fact that a digital computer synthesizer of frequency-modulated signals containing a series-connected reference generator and a block for generating and delaying; the first, second and third memory registers, the output of the latter is connected to the input of the divider with a variable division ratio; first, second and third digital drives; first digital-to-analog converter (DAC); the digital input of the DAC is the input of the third memory register; the output of the divider with a variable division ratio is connected to the serial transfer input of the first digital drive, and the outputs of the generation and delay unit are connected to the clock inputs of the first, second, and third digital drives and the first DAC, the new one being that the first functional converter and the first are connected in series inverse sin x / x filter; a second functional converter and a second inverse sin x / x filter connected in series; switch; the outputs of the first and second inverse sin x / x filters are connected to the first and second inputs of the switch, respectively, the switching input of which is connected to the output of the formation and delay unit; the second DAC, the input of which is connected to the second output of the switch, and the first output of the switch is connected to the input of the first DAC; the outputs of the formation and delay unit are connected to the clock inputs of the fourth digital drive and the second DAC; the output of the divider with a variable division ratio is connected to the input of the sequential transfer of the third digital drive; the digital inputs of the DAC are the inputs of the first and second memory registers, and its analog outputs are the outputs of the first and second DACs.

На фиг. 1 приведена структурная схема ЦВС частотно-модулированных сигналов.In FIG. 1 shows a structural diagram of a DAC of frequency-modulated signals.

Цифровой вычислительный синтезатор частотно-модулированных сигналов (по фиг. 1) содержит эталонный генератор 1, блок формирования и задержки 2 первый регистр памяти 3, первый и второй цифровые накопители 4 и 5, первый функциональный преобразователь код x - sin x 6, первый инверсный sin х/х фильтр 7, коммутатор 8 первый ЦАП 9, второй регистр памяти 10, третий и четвертый цифровые накопители 11 и 12, второй функциональный преобразователь код x - sin x 13, первый инверсный sin х/х фильтр 14, второй ЦАП 15, третий регистр памяти 16, делитель с переменным коэффициентом деления 17. Цифровыми входами ЦВС 4M сигналов являются входы первого, второго и третьего регистров памяти, а его аналоговыми выходами являются выходы первого и второго ЦАП.The digital computer synthesizer of the frequency-modulated signals (Fig. 1) contains a reference generator 1, a generation and delay unit 2, the first memory register 3, the first and second digital drives 4 and 5, the first functional converter code x - sin x 6, the first inverse sin x / x filter 7, switch 8, first DAC 9, second memory register 10, third and fourth digital drives 11 and 12, second functional converter code x - sin x 13, first inverse sin x / x filter 14, second DAC 15, third memory register 16, divider with a variable coefficient de 17. eniya CMC 4M digital input signals are inputs of the first, second and third memory registers and its analog outputs are the outputs of the first and second DACs.

ЦВС содержит последовательно соединенные эталонный генератор 1, блок формирования и задержки 2; последовательно соединенные первый регистр памяти 3, первый и второй цифровые накопители 4 и 5, первый функциональный преобразователь код x - sin x 6, первый инверсный sin х/х фильтр 7, первый вход коммутатора 8, первый выход которого соединен с информационным входом первого ЦАП 9; последовательно соединенные второй регистр памяти 10, третий и четвертый цифровые накопители 11 и 12, второй функциональный преобразователь код x - sin x 13, второй инверсный sin х/х фильтр 14, второй вход коммутатора 8, второй выход последнего подключен к информационному входу второго ЦАП 15; последовательно соединенные третий регистр памяти 16 и делитель с переменным коэффициентом деления 17, выход которого подключен к входам последовательного переноса первого и третьего цифровых накопителей 4 и 11; выходы блока формирования и задержки 2 подключены к тактовым входам первого, второго, третьего и четвертого цифровых накопителей 4, 5, 11 и 12, а также тактовым входам первого и второго ЦАП 9 и 15 и управляющему входу коммутатора 8. Цифровыми входами ЦВС являются входы первого, второго и третьего регистров памяти, 3, 10, 16 а его аналоговыми выходами являются выходы первого и второго ЦАП 9 и 15.The DAC contains a series-connected reference generator 1, the block formation and delay 2; connected in series are the first memory register 3, the first and second digital drives 4 and 5, the first functional converter code x - sin x 6, the first inverse sin x / x filter 7, the first input of switch 8, the first output of which is connected to the information input of the first DAC 9 ; connected in series are the second memory register 10, the third and fourth digital drives 11 and 12, the second functional converter code x - sin x 13, the second inverse sin x / x filter 14, the second input of the switch 8, the second output of the latter is connected to the information input of the second DAC 15 ; a third memory register 16 and a divider with a variable division ratio 17, the output of which is connected to the serial transfer inputs of the first and third digital drives 4 and 11, connected in series; the outputs of the formation and delay unit 2 are connected to the clock inputs of the first, second, third and fourth digital drives 4, 5, 11 and 12, as well as the clock inputs of the first and second DACs 9 and 15 and the control input of the switch 8. The digital inputs of the DAC are the inputs of the first , second and third memory registers, 3, 10, 16 and its analog outputs are the outputs of the first and second DACs 9 and 15.

Цифровой вычислительный синтезатор частотно-модулированных сигналов работает следующим образом.Digital computing synthesizer frequency-modulated signals operates as follows.

Эталонный генератор 1 вырабатывает синусоидальный сигнал опорной частоты, из которого в блоке формирования и задержки 2 формируются последовательности прямоугольных импульсов формы «меандр», служащие для синхронизации работы основных узлов ЦВС. Они поступают на тактовые входы первого, второго, третьего и четвертого цифровых накопителей 4, 5, 11 и 12, тактовые входы первого и второго ЦАП 9 и 15 и управляющий вход коммутатора 8.The reference generator 1 generates a sinusoidal signal of the reference frequency, from which in the block of formation and delay 2 are formed a sequence of rectangular pulses of the form "meander", which serve to synchronize the operation of the main nodes of the DAC. They arrive at the clock inputs of the first, second, third and fourth digital drives 4, 5, 11 and 12, the clock inputs of the first and second DACs 9 and 15 and the control input of the switch 8.

По первому тактовому импульсу в момент времени t1 код Ai записывается из первого регистра памяти 3 в первый цифровой накопитель 4, код Bj из второго регистра памяти 10 - в третий цифровой накопитель 11, код Dk из третьего регистра памяти 16 - в делитель с переменным коэффициентом деления 17. В момент t12 по второму тактовому импульсу код Ai из первого цифрового накопителя 4 записывается во второй цифровой накопитель 5, а код Bj из третьего цифрового накопителя 11 записывается в четвертый цифровой накопитель 12 Код Dk будет определять скорость изменения частоты в первом и третьем цифровых накопителях, чем больше значение кода Dk, тем ниже скорость изменения информации в первом и третьем цифровых накопителях.According to the first clock pulse at time t 1, code A i is written from the first memory register 3 to the first digital memory 4, code B j from the second memory register 10 to the third digital memory 11, code D k from the third memory register 16 to the divider with a variable division ratio 17. At time t 12, according to the second clock pulse, the code A i from the first digital drive 4 is written to the second digital drive 5, and the code B j from the third digital drive 11 is written to the fourth digital drive 12 Code D k will determine the speed changes h In the first and third digital drives, the larger the value of the code D k , the lower the rate of change of information in the first and third digital drives.

Далее с каждым последующим тактовым импульсом информация в первом тактовым импульсом в первом цифровом накопителе будет изменяться по формулеFurther, with each subsequent clock pulse, the information in the first clock pulse in the first digital storage device will change according to the formula

Figure 00000001
Figure 00000001

В третьем цифровом накопителе информация будет изменяться по формулеIn the third digital drive, the information will change according to the formula

Figure 00000002
Figure 00000002

Информация во втором и четвертом цифровых накопителях будет описываться следующими формулами:The information in the second and fourth digital drives will be described by the following formulas:

Figure 00000003
Figure 00000003

Figure 00000004
Figure 00000004

В функциональных преобразователях 6 и 13 происходит сопоставление кодов Ф1 и Ф2 в коды sin(Ф)1 и sin (Ф2)In functional converters 6 and 13, codes Ф1 and Ф2 are compared to sin (Ф) 1 and sin (Ф2) codes

Далее коды sin Ф поступают через инверсные фильтры 7 и 14 на коммутатор 8, а оттуда на информационные входы первого и второго ЦАП 9, 15. Инверсные фильтры 7 и 14 служат для выравнивания АЧХ на высоких частотах.Next, the sin sin codes pass through inverse filters 7 and 14 to the switch 8, and from there to the information inputs of the first and second DACs 9, 15. Inverse filters 7 and 14 serve to equalize the frequency response at high frequencies.

Если ввести обозначенияIf we introduce the notation

f1=Ai; f2=Bj;

Figure 00000005
; T=Δt, то сигналы на выходах ЦАП можно описать следующими выражениями:f 1 = A i ; f 2 = Bj;
Figure 00000005
; T = Δt, then the signals at the outputs of the DAC can be described by the following expressions:

Figure 00000006
Figure 00000006

Figure 00000007
Figure 00000007

Форма сигнала на выходе первого ЦАП 9 приведена на фиг. 2. Таким образом цифровой вычислительный синтезатор формирует два двухчастотных частотно-модулированных сигнала, описываемые формулами (5) и (6).The waveform at the output of the first DAC 9 is shown in FIG. 2. Thus, the digital computational synthesizer generates two two-frequency frequency-modulated signals described by formulas (5) and (6).

ЛитератураLiterature

1. Патент №2204197 Российской Федерации МПК H03L 7/18. Цифровой синтезатор частотно-модулированных сигналов / Рябов И.В., Рябов В.И., Заявл. 06.04.2001. Опубл. 10.05.2003. Бюл. №13. 5 с.1. Patent No. 2204197 of the Russian Federation, IPC H03L 7/18. Digital synthesizer of frequency-modulated signals / Ryabov I.V., Ryabov V.I., Decl. 04/06/2001. Publ. 05/10/2003. Bull. No. 13. 5 sec

2. Патент №2358384 Российской Федерации МПК H03L 7/18. Цифровой синтезатор частотно- и фазомодулированных сигналов / Рябов И.В., Юрьев П.М. Заявл. 31.05.2007. Опубл. 10.06.2009. Бюл. №16. 6 с.2. Patent No. 2358384 of the Russian Federation, IPC H03L 7/18. Digital synthesizer of frequency and phase-modulated signals / Ryabov I.V., Yuryev P.M. Claim 05/31/2007. Publ. 06/10/2009. Bull. No. 16. 6 sec

Claims (1)

Цифровой вычислительный синтезатор (ЦВС) частотно-модулированных сигналов, содержащий последовательно соединенные эталонный генератор и блок формирования и задержки; первый, второй и третий регистры памяти, выход последнего подключен к входу делителя с переменным коэффициентом деления; первый, второй и третий цифровые накопители; первый цифроаналоговый преобразователь (ЦАП); цифровым входом ЦВС является вход третьего регистра памяти; выход делителя с переменным коэффициентом деления подключен к входу последовательного переноса первого цифрового накопителя, а выходы блока формирования и задержки подключены к тактовым входам первого, второго и третьего цифровых накопителей и первого ЦАП, отличающийся тем, что введены последовательно соединенные первый функциональный преобразователь и первый инверсный sin x/x фильтр; последовательно соединенные второй функциональный преобразователь и второй инверсный sin x/x фильтр; коммутатор; выходы первого и второго инверсных sin x/x фильтров подключены к первому и второму входам коммутатора соответственно, вход коммутации которого подсоединен с выходом блока формирования и задержки; второй ЦАП, вход которого подключен ко второму выходу коммутатора, а первый выход коммутатора подключен к входу первого ЦАП; выходы блока формирования и задержки подключены к тактовым входам четвертого цифрового накопителя и второго ЦАП; выход делителя с переменным коэффициентом деления подключен к входу последовательного переноса третьего цифрового накопителя; цифровыми входами ЦВС являются входы первого и второго регистров памяти, а его аналоговыми выходами являются выходы первого и второго ЦАП. A digital computer synthesizer (CVS) of frequency-modulated signals containing a series-connected reference generator and a block for generating and delaying; the first, second and third memory registers, the output of the latter is connected to the input of the divider with a variable division ratio; first, second and third digital drives; first digital-to-analog converter (DAC); the digital input of the DAC is the input of the third memory register; the output of the divider with a variable division ratio is connected to the serial transfer input of the first digital drive, and the outputs of the generation and delay unit are connected to the clock inputs of the first, second and third digital drives and the first DAC, characterized in that the first functional converter and the first inverse sin are connected in series x / x filter; the second functional converter and the second inverse sin x / x filter connected in series; switch; the outputs of the first and second inverse sin x / x filters are connected to the first and second inputs of the switch, respectively, the switching input of which is connected to the output of the formation and delay unit; the second DAC, the input of which is connected to the second output of the switch, and the first output of the switch is connected to the input of the first DAC; the outputs of the formation and delay unit are connected to the clock inputs of the fourth digital drive and the second DAC; the output of the divider with a variable division ratio is connected to the input of the sequential transfer of the third digital drive; the digital inputs of the DAC are the inputs of the first and second memory registers, and its analog outputs are the outputs of the first and second DACs.
RU2014144033/08A 2014-10-30 2014-10-30 Digital computational synthesiser of frequency-modulated signals RU2580444C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2014144033/08A RU2580444C1 (en) 2014-10-30 2014-10-30 Digital computational synthesiser of frequency-modulated signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2014144033/08A RU2580444C1 (en) 2014-10-30 2014-10-30 Digital computational synthesiser of frequency-modulated signals

Publications (1)

Publication Number Publication Date
RU2580444C1 true RU2580444C1 (en) 2016-04-10

Family

ID=55794093

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2014144033/08A RU2580444C1 (en) 2014-10-30 2014-10-30 Digital computational synthesiser of frequency-modulated signals

Country Status (1)

Country Link
RU (1) RU2580444C1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2682847C1 (en) * 2017-10-13 2019-03-21 Федеральное государственное бюджетное образовательное учреждение высшего образования "Поволжский государственный технологический университет" Digital synthesizer with m-shape law of frequency changes
RU2710280C1 (en) * 2019-04-18 2019-12-25 Федеральное государственное бюджетное образовательное учреждение высшего образования "Поволжский государственный технологический университет" Digital computing synthesizer for double-frequency signals

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4A (en) * 1836-08-10 Stock
RU2058659C1 (en) * 1993-09-23 1996-04-20 Игорь Владимирович Рябов Digital oscillator
RU2257669C1 (en) * 2004-02-12 2005-07-27 Марийский государственный технический университет Digital signals synthesizer
RU2358384C2 (en) * 2007-05-31 2009-06-10 Государственное образовательное учреждение высшего профессионального образования Марийский государственный технический университет Digital synthesiser of frequency and phase modulated signals

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4A (en) * 1836-08-10 Stock
RU2058659C1 (en) * 1993-09-23 1996-04-20 Игорь Владимирович Рябов Digital oscillator
RU2257669C1 (en) * 2004-02-12 2005-07-27 Марийский государственный технический университет Digital signals synthesizer
RU2358384C2 (en) * 2007-05-31 2009-06-10 Государственное образовательное учреждение высшего профессионального образования Марийский государственный технический университет Digital synthesiser of frequency and phase modulated signals

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2682847C1 (en) * 2017-10-13 2019-03-21 Федеральное государственное бюджетное образовательное учреждение высшего образования "Поволжский государственный технологический университет" Digital synthesizer with m-shape law of frequency changes
RU2710280C1 (en) * 2019-04-18 2019-12-25 Федеральное государственное бюджетное образовательное учреждение высшего образования "Поволжский государственный технологический университет" Digital computing synthesizer for double-frequency signals

Similar Documents

Publication Publication Date Title
RU2635278C1 (en) Digital frequency synthesizer with high linearity of law of frequency variation
RU2682847C1 (en) Digital synthesizer with m-shape law of frequency changes
CN103780254A (en) Phase lock loop with multiphase oscillator
CN101917187A (en) Stepped frequency signal generation method based on frequency selective output of initialize switch of phase-locked loop
RU2358384C2 (en) Digital synthesiser of frequency and phase modulated signals
RU2628216C1 (en) Direct digital synthesizer with frequency modulation
RU2580444C1 (en) Digital computational synthesiser of frequency-modulated signals
RU2536385C1 (en) Digital synthesiser for generating multi-frequency telegraphy signals
RU2566962C1 (en) Digital computational synthesiser of frequency-modulated signals
RU2298825C1 (en) Device for modeling movement process of moving object
RU2726833C1 (en) Digital computer synthesizer with suppression of crosstalk
RU2452085C1 (en) Digital computing synthesizer for multifrequency telegraphy
RU2423782C1 (en) Digital synthesiser of multiphase signals
RU2491710C1 (en) Frequency agile digital computational synthesiser
RU2294054C1 (en) Digital quadrature-output computing synthesizer
RU2718461C1 (en) Digital computing synthesizer of frequency-modulated signals
RU2721408C1 (en) Digital computer synthesizer with fast frequency tuning
RU2710280C1 (en) Digital computing synthesizer for double-frequency signals
RU2701050C1 (en) Digital synthesizer of phase-shift keyed signals
RU2257669C1 (en) Digital signals synthesizer
RU2204197C2 (en) Digital synthesizer of frequency-modulated signals
RU2566961C1 (en) Digital frequency synthesiser for multifrequency telegraphy
RU2286645C1 (en) Digital computing synthesizer
RU2346381C1 (en) Digital frequency synthesiser with phase sample switching
RU2540796C1 (en) Digital synthesiser of double-level signals

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20161031