RU2538312C1

RU2538312C1 - Ring oscillator based on transistors with metal-insulator-semiconductor (mis) structure

Info

Publication number: RU2538312C1
Application number: RU2013151850/08A
Authority: RU
Inventors: Владимир Ануфриевич Лементуев
Priority date: 2013-11-22
Filing date: 2013-11-22
Publication date: 2015-01-10

Abstract

FIELD: electricity.

SUBSTANCE: invention is related to the area of computation engineering and may be used in clock systems for microprocessor units. The ring oscillator based on transistors with MIS structure contains an uneven number of in series inverters, at that output of the last inverter is coupled to output of the first one, the first inverting element containing in series transistors of p-type and n-type, which connection point is the output of the inverting element, and the second inverting element is identical to the first one, gates of p-transistors of the first and second inverting elements are coupled to input and output of one of the inverters respectively, a gate of n-transistor of the first inverting element is coupled to output of the second inverting element and the gate of n-transistor of the second inverting element is coupled to output of the first inverting element, at that outputs of the inverting elements are the device outputs.

EFFECT: expansion of functionality by generating signals of meander-trapezoid shape besides sinusoidal signals.

2 dwg

Description

Изобретение относится к области вычислительной техники и может быть использовано в системах тактовой синхронизации микропроцессорных устройств.The invention relates to the field of computer technology and can be used in clock synchronization systems of microprocessor devices.

Известен кольцевой генератор на КМДП транзисторах (US 6424192, Fig 4, МКИ H03L 7/06, НКИ 327/156 от 23.07.2002). В нем используются триггерные элементы-каскады, соединенные последовательно в кольцо. Недостатком элемента является сложность устройства - каждый каскад содержит 14 транзисторов.Known ring generator on KMDP transistors (US 6424192, Fig 4, MKI H03L 7/06, NCI 327/156 from 07/23/2002). It uses trigger elements-cascades connected in series in a ring. The disadvantage of this element is the complexity of the device - each stage contains 14 transistors.

Наиболее близким техническим решением к предлагаемому является кольцевой генератор на КМДП транзисторах (US 5677650, МКИ H03B 5/02, НКИ 331/57 от 14.10.1997). Это устройство, принятое за прототип, содержит нечетное число КМДП последовательно включенных инверторов, соединенных в кольцо, и выходной элемент в виде инвертора.The closest technical solution to the proposed one is a ring generator on KMDP transistors (US 5677650, MKI H03B 5/02, NCI 331/57 from 10/14/1997). This device, taken as a prototype, contains an odd number of KMDP series-connected inverters connected in a ring, and the output element in the form of an inverter.

Недостаток этого устройства - ограниченные функциональные возможности, т.к. устройство формирует периодические сигналы типа синусоидальных, в то время как в цифровой технике требуются тактовые сигналы типа меандра-трапеции (с полочкой на уровнях напряжения питания).The disadvantage of this device is its limited functionality, as the device generates periodic signals of the sinusoidal type, while in digital technology, clock signals of the meander-trapezoid type (with a shelf at the supply voltage levels) are required.

Техническим результатом предложенного изобретения является расширение функциональных возможностей устройства.The technical result of the proposed invention is to expand the functionality of the device.

Технический результат достигается тем, что кольцевой генератор на КМДП транзисторах содержит нечетное число инверторов, соединенных последовательно, причем выход последнего подключен к входу первого, и первый инвертирующий элемент, содержащий последовательно соединенные транзисторы p-типа и n-типа, точка соединения которых является выходом инвертирующего элемента. Кроме того, устройство содержит второй инвертирующий элемент, идентичный первому, затворы транзисторов p-типа первого и второго инвертирующих элементов подключены соответственно к входу и к выходу одного из инверторов, затвор транзистора n-типа первого инвертирующего элемента подключен к выходу второго инвертирующего элемента, а затвор транзистора n-типа второго инвертирующего элемента подключен к выходу первого инвертирующего элемента, причем выходы инвертирующих элементов являются выходами устройства.The technical result is achieved by the fact that the ring generator on the CMSC transistors contains an odd number of inverters connected in series, the output of the latter being connected to the input of the first, and the first inverting element containing series-connected transistors of p-type and n-type, the connection point of which is the output of the inverting item. In addition, the device contains a second inverting element identical to the first, the gates of p-type transistors of the first and second inverting elements are connected respectively to the input and output of one of the inverters, the gate of the n-type transistor of the first inverting element is connected to the output of the second inverting element, and the gate an n-type transistor of the second inverting element is connected to the output of the first inverting element, the outputs of the inverting elements being the outputs of the device.

Существенными отличительными признаками в указанной совокупности признаков является наличие второго инвертирующего элемента, подключение затворов транзисторов p-типа инвертирующих элементов к входу и выходу одного из инверторов, а затворов транзисторов n-типа к соответствующему выходу инвертирующего элемента по схеме обратной связи.The essential distinguishing features in this set of features is the presence of a second inverting element, the connection of the gates of transistors of p-type inverting elements to the input and output of one of the inverters, and the gates of transistors of n-type to the corresponding output of the inverting element according to the feedback circuit.

Наличие в предлагаемом устройстве перечисленных выше существенных признаков обеспечивает решение поставленной технической задачи - расширение функциональных возможностей устройства. В устройстве-прототипе генератор формирует периодические сигналы синусоидальной формы, то время как в цифровой технике требуются тактовые сигналы типа меандра (с полочкой на уровнях напряжения питания). В заявленном устройстве инвертирующие элементы, управляемые в противофазе соответственно с входа и выхода одного и того же инвертора за счет обратной связи между собой, обеспечивают расширение длительности выходного сигнала на уровнях напряжения питания, в результате чего периодический сигнал приобретает форму меандра (трапеции), что позволяет использовать устройство в системах синхронизации цифровых устройств.The presence in the proposed device of the above essential features provides a solution to the technical problem - the expansion of the functionality of the device. In the prototype device, the generator generates periodic signals of a sinusoidal shape, while in digital technology clock signals of the meander type are required (with a shelf at the supply voltage levels). In the claimed device, inverting elements controlled in antiphase, respectively, from the input and output of the same inverter due to feedback from each other, extend the duration of the output signal at the supply voltage levels, as a result of which the periodic signal takes the form of a meander (trapezoid), which allows use the device in digital device synchronization systems.

На фиг.1 приведена принципиальная схема заявленного устройства.Figure 1 shows a schematic diagram of the claimed device.

На фиг.2 приведены эпюры напряжений на входе и выходе одного из инверторов за период колебаний и соответствующие сигналы на выходах устройства.Figure 2 shows the plot of the voltages at the input and output of one of the inverters during the oscillation period and the corresponding signals at the outputs of the device.

Кольцевой генератор на МДП транзисторах содержит нечетное число инверторов 1, первый 2 и второй 3 инвертирующие элементы, каждый из которых содержит последовательно соединенные транзисторы p-типа 4 и n-типа 5, точки соединения которых являются выходами 6, 7 элементов 2, 3 и устройства. Затворы транзисторов 4 p-типа первого 2 и второго 3 инвертирующих элементов подключены соответственно к входу 8 и к выходу 9 одного из инверторов 1, затвор транзистора n-типа 5 первого инвертирующего элемента 2 подключен к выходу 7 второго инвертирующего элемента 3, а затвор транзистора 5 n-типа второго инвертирующего элемента 3 подключен к выходу 6 первого инвертирующего элемента 2. Инверторы включены последовательно, причем выход последнего соединен с входом первого инвертора. Инверторы и инвертирующие элементы включены между шиной положительного питания и шиной земли.The ring generator on MIS transistors contains an odd number of inverters 1, the first 2 and second 3 inverting elements, each of which contains p-type 4 and n-type 5 transistors connected in series, the connection points of which are outputs 6, 7 of elements 2, 3 and the device . The gates of transistors 4 p-type of the first 2 and second 3 inverting elements are connected respectively to the input 8 and to the output 9 of one of the inverters 1, the gate of the n-type transistor 5 of the first inverting element 2 is connected to the output 7 of the second inverting element 3, and the gate of the transistor 5 The n-type of the second inverting element 3 is connected to the output 6 of the first inverting element 2. The inverters are connected in series, the output of the latter being connected to the input of the first inverter. Inverters and inverting elements are connected between the positive power bus and the ground bus.

Устройство работает следующим образом. В кольцевой структуре инверторов формируются периодические псевдосинусоидальные сигналы с периодом T. Как показано на рис.2, минимума и максимума амплитуда колебаний достигает при достижении сигнала на входе инвертора, отличающегося от напряжения питания (или шины земли) на величину порогового напряжения МДП транзистора (в симметрированном инверторе пороговые напряжения транзисторов p- и n-типов равны U₀ по абсолютной величине). В исходной точке отсчета 0 (и слева от 0) напряжение на входе 8 инвертора положительное, а на выходе 9 - нулевое, т.е. транзистор 4 p-типа первого инвертирующего элемента 2 закрыт, а такой же транзистор 4 p-типа второго инвертирующего элемента 3 открыт. В результате на выходе 7 устройства - напряжение высокого уровня (питания), а на другом выходе 6 - низкого уровня (земли), как результат действия обратных связей по затворам транзисторов 5 n-типа. Справа от т. 0 транзистор 4 p-типа первого инвертирующего элемента 2 начинает открываться и напряжение в узле 6 начинает расти. При достижении в узле 6 порогового напряжения U₀ (т.A) транзистора 5 n-типа второго инвертирующего элемента 3 транзистор открывается и за счет обратной связи рост напряжения в узле 6 и падение напряжения в узле 7 происходит с более крутыми фронтами, чем в инверторе. Далее (от т. B до т. D) транзистор 4 p-типа второго инвертирующего элемента 2 закрыт и в узлах 6 и 7 сохраняются напряжения соответственно высокого и низкого уровня. B т. D транзистор 4 p-типа второго инвертирующего элемента 3 начинает открываться и при достижении порогового напряжения (т. E) открывается транзистор 5 n-типа второго инвертирующего элемента 3, причем транзистор 4 p-типа первого инвертирующего элемента 2 при этом закрыт, что обуславливает крутые фронты нарастания и спада за счет обратной связи. Далее уровни напряжений сохраняются до точки T (конец периода колебаний) с возвратом в исходную т. 0. Таким образом на выходах 6, 7 устройства формируются парафазные цифровые сигналы типа меандра-трапеции с крутыми фронтами с той же частотой, что в кольцевой структуре инверторов, которая определяется числом инверторов в цепочке.The device operates as follows. Periodic pseudo-sinusoidal signals with a period T are formed in the ring structure of inverters. As shown in Fig. 2, the oscillation amplitude reaches a minimum and maximum when the signal at the inverter input is different from the supply voltage (or ground bus) by the value of the threshold voltage of the MOS transistor (in the balanced threshold voltage of transistors of p- and n-types are equal to U ₀ in absolute value). At the starting point of reference 0 (and to the left of 0), the voltage at the inverter input 8 is positive, and at the output 9, it is zero, i.e. the p-type transistor 4 of the first inverting element 2 is closed, and the same p-type transistor 4 of the second inverting element 3 is open. As a result, at the output 7 of the device there is a high level voltage (power), and at the other output 6 a low level (ground), as a result of the feedbacks on the gates of the n-type transistors 5. To the right of T. 0, the p-type transistor 4 of the first inverting element 2 begins to open and the voltage at node 6 begins to increase. When node 6 reaches the threshold voltage U ₀ (t.A) of the n-type transistor 5 of the second inverting element 3, the transistor opens and, due to feedback, the voltage increases in node 6 and the voltage drops in node 7 with steeper edges than in the inverter . Further (from t. B to t. D), the p-type transistor 4 of the second inverting element 2 is closed and, at nodes 6 and 7, voltages of a correspondingly high and low level are stored. B T. D, the p-type transistor 4 of the second inverting element 3 starts to open and when the threshold voltage (t. E) is reached, the n-type transistor 5 of the second inverting element 3 opens, and the p-type transistor 4 of the first inverting element 2 is closed, which leads to steep rising and falling fronts due to feedback. Further, the voltage levels are stored up to point T (end of the oscillation period) with a return to the initial value of 0. Thus, at the outputs 6, 7 of the device, paraphase digital signals of the meander-trapezoid type with steep edges with the same frequency as in the ring structure of inverters are formed, which is determined by the number of inverters in the chain.

Claims

A ring generator on KMDP transistors containing an odd number of inverters connected in series, the output of the latter being connected to the input of the first, and the first inverting element containing p-type and n-type transistors connected in series, the connection point of which is the output of the inverting element, characterized in which contains a second inverting element identical to the first, the gates of p-type transistors of the first and second inverting elements are connected respectively to the input and output of one of the inverters Or, the gate of the n-type transistor of the first inverting element is connected to the output of the second inverting element, and the gate of the n-type transistor of the second inverting element is connected to the output of the first inverting element, and the outputs of the inverting elements are the outputs of the device.