RU2445697C1 - Реляторный модуль - Google Patents

Abstract

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для воспроизведения бесповторных функций бесконечнозначной логики, зависящих от трех аргументов - входных аналоговых сигналов. Техническим результатом является реализация любой из бесповторных функций min(x₁,x₂,x₃), min(x₁,max(х₂,х₃)), max(х₁,min(х₂,x₃)), max(х₁,x₂,х₃). Устройство содержит три релятора, каждый из которых содержит дифференциальный компаратор, булевый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, размыкающий и замыкающий ключи. 2 ил., 1 табл.

Description

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.

Известны реляторные модули (см., например, фиг.6 в описании изобретения к авт.св. СССР 1622888, кл. G06G 7/25, 1991 г.), которые реализуют бесповторные функции min(x₁,x₂,x₃) либо max(x₁,x₂,x₃), где x₁, x₂, x₃ - входные аналоговые сигналы.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных реляторных модулей, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация бесповторных функций min(x₁,max(x₂,x₃)), max(x₁,min(x₂,x₃)), max(x₁,x₂,x₃) либо min(x₁,x₂,x₃), min(x₁,max(x₂,x₃)), max(x₁,min(x₂,x₃)) соответственно.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип реляторный модуль (патент РФ 2143740, кл. G06G 7/25, 1999 г.), который содержит три релятора и при объединении выходов и объединении j-ых

информационного и идентифицирующего входов реализует любую из бесповторных функций min(x₁,x₂,x₃), max(x₁,x₂,x₃), где x₁, x₂, x₃ - входные аналоговые сигналы.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация бесповторных функций min(x₁,max(x₂,x₃)), max(x₁,min(x₂,x₃)).

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации любой из бесповторных функций (min(x₁,x₂,x₃), min(x₁,max(x₂,x₃)), max(x₁,min(x₂,x₃)), max(x₁,x₂,x₃), где x₁, x₂, x₃ - входные аналоговые сигналы.

Указанный технический результат при осуществлении изобретения достигается тем, что в реляторном модуле, содержащем три релятора, каждый из которых содержит дифференциальный компаратор, булевый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, размыкающий и замыкающий ключи, в каждом реляторе выход дифференциального компаратора соединен с первым входом булевого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, подсоединенного вторым входом и выходом соответственно к входу управления релятора и управляющему входу размыкающего и замыкающего ключей, входы которых образуют соответственно первый и второй переключательные входы релятора, первым и вторым компараторными входами которого являются соответственно неинвертирующий и инвертирующий входы дифференциального компаратора, объединенные вторые компараторные входы первого, второго реляторов, объединенные первый компараторный вход первого, второй компараторный вход третьего реляторов и объединенные первые компараторные входы второго, третьего реляторов соединены соответственно с первым, вторым и третьим информационными входами реляторного модуля, особенность заключается в том, что выход каждого релятора образован объединенными выходами его размыкающего и замыкающего ключей, вход управления, первый переключательный вход и выход i-го

релятора соединены соответственно с первым настроечным, первым информационным входами реляторного модуля и i-ым переключательным входом третьего релятора, вход управления и выход которого соединены соответственно с вторым настроечным входом и выходом реляторного модуля, подсоединенного вторым и третьим информационными входами соответственно к вторым переключательным входам первого и второго реляторов.

На фиг.1 и фиг.2 представлены соответственно схема предлагаемого реляторного модуля и схема релятора, использованного при построении указанного модуля.

Реляторный модуль содержит реляторы 1₁, 1₂, 1₃. Каждый релятор содержит дифференциальный компаратор 2, подсоединенный выходом к первому входу булевого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3, второй вход которого является входом управления релятора, а выход соединен с управляющим входом размыкающего и замыкающего ключей 4₁ и 4₂, входы которых являются соответственно первым и вторым переключательными входами релятора, первый, второй компараторные входы и выход которого образованы соответственно неинвертирующим, инвертирующим входами компаратора 2 и объединенными выходами ключей 4₁, 4₂. Объединенные вторые компараторные входы реляторов 1₁, 1₂, объединенные первый компараторный вход релятора 1₁, второй компараторный вход релятора 1₃ и объединенные первые компараторные входы реляторов 1₂, 1₃ соединены соответственно с первым, вторым и третьим информационными входами реляторного модуля, вход управления, первый переключательный вход и выход релятора 1_i

соединены соответственно с первым настроечным, первым информационным входами реляторного модуля и i-ым переключательным входом релятора 1₃, вход управления и выход которого соединены соответственно с вторым настроечным входом и выходом реляторного модуля, подсоединенного вторым и третьим информационными входами соответственно к вторым переключательным входам реляторов 1₁ и 1₂.

Работа предлагаемого реляторного модуля осуществляется следующим образом. На его первый, второй и третий информационные входы подаются соответственно аналоговые сигналы (напряжения) x₁, x₂ и x₃; на его первом, втором настроечных входах фиксируются соответственно необходимые управляющие сигналы f₁, f₂∈{0,1}. Если на входе управления релятора присутствует логический «0» (логическая «1») и сигнал на его первом компараторном входе больше либо меньше сигнала на его втором компараторном входе, то ключ 4₁ соответственно разомкнут (замкнут) либо замкнут (разомкнут), а ключ 4₂ соответственно замкнут (разомкнут) либо разомкнут (замкнут). Таким образом, сигнал Z на выходе предлагаемого реляторного модуля при всех возможных вариантах упорядочения сигналов x₁, x₂, x₃ и всех возможных комбинациях значений сигналов f₁, f₂ будет принимать значения, указанные в представленной ниже таблице.

Варианты упорядочения	Z
	f1=f2=1	f1=1, f2=0	f1=0, f2=1	f1=f2=0
x1<x2<x3	x1	x1	x2	x3
x1<x3<x2	x1	x1	x3	x2
x2<x1<x3	x2	x1	x1	x3
x2<x3<x1	x2	x3	x1	x1
x3<x1<x2	x3	x1	x1	x2
x3<x2<x1	x3	x2	x1	x1

С учетом данных, приведенных в таблице, имеем

.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый реляторный модуль обладает более широкими по сравнению с прототипом функциональными возможностями, так как обеспечивает реализацию любой из бесповторных функций min(x₁,x₂,x₃), min(x₁,max(x₂,x₃)), max(x₁,min(x₂,x₃)), max(x₁,x₂,x₃), где x₁, x₂, x₃ - входные аналоговые сигналы.

Claims (1)

1. Реляторный модуль, предназначенный для воспроизведения бесповторных функций бесконечнозначной логики, зависящих от трех аргументов - входных аналоговых сигналов, содержащий три релятора, каждый из которых содержит дифференциальный компаратор, булевый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, размыкающий и замыкающий ключи, в каждом реляторе выход дифференциального компаратора соединен с первым входом булевого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, подсоединенного вторым входом и выходом соответственно к входу управления релятора и управляющему входу размыкающего и замыкающего ключей, входы которых образуют соответственно первый и второй переключательные входы релятора, первым и вторым компараторными входами которого являются соответственно неинвертирующий и инвертирующий входы дифференциального компаратора, объединенные вторые компараторные входы первого, второго реляторов, объединенные первый компараторный вход первого, второй компараторный вход третьего реляторов и объединенные первые компараторные входы второго, третьего реляторов соединены соответственно с первым, вторым и третьим информационными входами реляторного модуля, отличающийся тем, что выход каждого релятора образован объединенными выходами его размыкающего и замыкающего ключей, вход управления, первый переключательный вход и выход i-го

   

   релятора соединены соответственно с первым настроечным, первым информационным входами реляторного модуля и i-м переключательным входом третьего релятора, вход управления и выход которого соединены соответственно с вторым настроечным входом и выходом реляторного модуля, подсоединенного вторым и третьим информационными входами соответственно к вторым переключательным входам первого и второго реляторов.

Images