RU2406111C1

RU2406111C1 - Блок исполнительный

Info

Publication number: RU2406111C1
Application number: RU2009140276/07A
Authority: RU
Inventors: Виктор Николаевич Фомченко (RU); Виктор Николаевич Фомченко; Владимир Леонидович Ведерников (RU); Владимир Леонидович Ведерников; Зуфар Нурлеевич Биктимиров (RU); Зуфар Нурлеевич Биктимиров; Алексей Александрович Ершов (RU); Алексей Александрович Ершов; Сергей Алексеевич Селезнев (RU); Сергей Алексеевич Селезнев; Андрей Сергеевич Матвеенко (RU); Андрей Сергеевич Матвеенко; Алексей Григорьевич Маланцев (RU); Алексей Григорьевич Маланцев; Александр Валерьевич Зарубин (RU); Александр Валерьевич Зарубин
Priority date: 2009-10-30
Filing date: 2009-10-30
Publication date: 2010-12-10

Abstract

Изобретение относится к импульсной технике и может быть использовано в устройствах обработки информации, управления и измерения, в частности в устройствах приема униполярных старт-стоповых последовательных комбинаций импульсов для контроля отклонения длительности импульсов от заданного значения, контроля местоположения импульсов в комбинации и сравнения с эталонными значениями. Технический результат заключается в расширении функциональных возможностей. Заявленное устройство содержит программник, схему начальной установки, схему кварцевого генератора, последовательный интерфейс, схему согласования приемника, схему согласования передатчика, схему контроля режима, запоминающее устройство, схему управления, схему контроля питания и схему совпадения. 1 ил.

Description

Изобретение относится к импульсной технике и может быть использовано в устройствах обработки информации, управления и измерения, в частности в устройствах приема униполярных старт-стоповых последовательных комбинаций импульсов для контроля отклонения длительности и количества импульсов от заданного значения, контроля местоположения импульсов в комбинации.

Известно устройство оперативного контроля (см. патент №2337389, опубл. 26.02.2007, БИ №30), содержащее программник, схемы совпадения и антисовпадения, схему кварцевого генератора, входное согласующее устройство, инвертор, схему управления, схему согласования передатчика, схему согласования приемника, последовательный интерфейс, схему начальной установки, выход которой соединен с первым входом программника, первый выход которого соединен с входом схемы кварцевого резонатора, выход которой соединен со вторым входом программника, входы входного согласующего устройства являются входами устройства оперативного контроля, а выходы входного согласующего устройства соединены с группой третьих входов программника, второй выход которого через инвертор соединен со схемой согласования передатчика, выход которой соединен с входом последовательного интерфейса, последовательный тракт которого является входом/выходом устройства оперативного контроля, выход последовательного интерфейса соединен через схему согласования приемника с четвертым входом программника, группа третьих выходов которого через последовательно соединенные инвертор и схему управления соединены с входами схем совпадения и антисовпадения, выходы которых являются выходами устройства оперативного контроля. Вышеуказанное устройство является наиболее близким к заявляемому изобретению и поэтому выбрано в качестве прототипа.

Недостатками данного устройства являются:

- отсутствие возможности контролировать внутреннее напряжение питания и восстанавливать в исходное состояние схему совпадения при исчезновении внутреннего напряжения питания;

- сравнение униполярной старт-стоповой последовательной комбинации импульсов с одной постоянной комбинацией импульсов, записанной в памяти программника;

- отсутствие возможности перезаписи (изменения) постоянной комбинации импульсов, записанной в памяти программника;

- отсутствие возможности контролировать униполярные старт-стоповые последовательные комбинации импульсов с различным количеством импульсов в комбинации.

Задача, на решение которой направлено заявляемое изобретение, заключается в создании блока исполнительного с расширенными функциональными возможностями.

Достигаемым техническим результатом заявляемого изобретения является:

- сравнение принятой униполярной старт-стоповой последовательной комбинации импульсов с одной заданной из множества эталонных комбинаций импульсов, хранящихся в запоминающем устройстве;

- контроль униполярных старт-стоповых последовательных комбинаций импульсов с различным количеством импульсов в комбинации;

- возможность перезаписи эталонных комбинаций импульсов, хранящихся в запоминающем устройстве;

- контроль внутреннего напряжения питания и восстановления в исходное состояние схемы совпадения при исчезновении внутреннего напряжения питания.

Указанный технический результат достигается тем, что в блоке исполнительном, содержащем схему начальной установки, выход которой соединен с первым входом программника, второй вход и первый выход которого соединены с выходом и входом схемы кварцевого генератора соответственно, схему согласования приемника, выход которой соединен с третьим входом программника, а вход - с выходом последовательного интерфейса, вход которого соединен с выходом схемы согласования передатчика, при этом вход/выход последовательного интерфейса, является входом/выходом блока исполнительного, схему управления, первая группа выходов которой соединена с первой группой входов схемы совпадения, группа выходов которой является группой выходов блока исполнительного, новым является то, что дополнительно введены схема контроля режима, группа входов которой являются группами входов блока исполнительного, а выходы соединены с четвертым и пятым входами программника, второй выход которого соединен с входом схемы согласования передатчика, запоминающее устройство, вход и выход которого соединены с третьим выходом и шестым входом программника соответственно, группа выходов которого соединена с группой входов схемы управления, вторая группа выходов которой соединена со второй группой входов схемы совпадения, первый вход которой соединен с выходом схемы контроля питания.

Схема кварцевого генератора предназначена для формирования импульсов тактовой частоты, необходимой для работы программника.

Программник, содержащий микропроцессор, постоянное запоминающее устройство и регистр, предназначен для приема комбинаций импульсов, поступающих с последовательного интерфейса, контроля отклонения длительности, количества импульсов от заданных значений и контроля местоположения импульсов в комбинациях, а также в соответствии с результатами сравнения выдачи в схему совпадения необходимой комбинации импульсов. Эталонные значения отклонения длительности, количества импульсов и местоположения импульсов в комбинациях хранятся в запоминающем устройстве. Программник стирает комбинацию импульсов в запоминающем устройстве, с которой произошло совпадение входной комбинации. После получения входной старт-стоповой комбинации импульсов программник формирует ответную старт-стоповую комбинацию импульсов.

Схема контроля режима предназначена для определения области памяти в запоминающем устройстве, в которой хранятся эталонные значения комбинаций импульсов.

Запоминающее устройство предназначено для хранения перезаписываемых эталонных значений комбинаций импульсов.

Схема контроля питания предназначена для контроля внутреннего напряжения питания и восстановления в исходное состояние схемы совпадения при исчезновении внутреннего напряжения питания.

Схема управления предназначена для формирования тактовых импульсов потенциала низкого уровня, необходимых для управления схемой совпадения.

Схема согласования передатчика предназначена для преобразования уровня напряжения униполярной старт-стоповой последовательной комбинации импульсов, полученной от программника, в уровень напряжения, необходимый для работы последовательного интерфейса.

Схема согласования приемника предназначена для преобразования уровня напряжения униполярной старт-стоповой последовательной комбинации импульсов, полученной от последовательного интерфейса, в уровень напряжения, необходимый для работы программника.

Новая совокупность существенных признаков заявляемого устройства позволяет расширить его функциональные возможности.

На чертеже приведена блок-схема блока исполнительного.

Блок исполнительный содержит программник 1, схему 2 начальной установки, схему 3 кварцевого генератора, последовательный интерфейс 4, схему 5 согласования приемника, схему 6 согласования передатчика, схему 7 контроля режима, запоминающее устройство 8, схему 9 управления, схему 10 контроля питания, схему 11 совпадения. Выход схемы 2 начальной установки соединен с первым входом 12 программника 1, второй вход 13 и первый выход 14 которого соединены с выходом и входом схемы 3 кварцевого генератора соответственно. Выход схемы 5 согласования приемника соединен с третьим входом 15 программника 1, а вход - с выходом последовательного интерфейса 4, при этом вход/выход которого является входом/выходом блока исполнительного. Вход последовательного интерфейса 4 соединен с выходом схемы 6 согласования передатчика, вход которого соединен со вторым выходом 16 программника 1. Четвертый вход 17 и пятый вход 18 которого соединены с выходами схемы 7 контроля режима, группа входов которой является группой входов блока исполнительного. Вход и выход запоминающего устройства 8 соединены с третьим выходом 19 и шестым входом 20 программника 1 соответственно, группа выходов 21 которого соединена с группой входов схемы 9 управления. Первая группа выходов 22 которой соединена с первой группой входов схемы 11 совпадения, группа выходов которой является группой выходов блока исполнительного. Вторая группа выходов 23 схемы 9 управления соединена со второй группой входов схемы 11 совпадения, первый вход которой соединен с выходом схемы 10 контроля питания.

Блок исполнительный работает следующим образом.

Перед началом работы в запоминающее устройство записываются последовательные комбинации импульсов с различными длительностями, количеством и местоположением импульсов в комбинации.

При подаче напряжения питания на блок исполнительный на выходе схемы 2 начальной установки формируется импульс логической «1», необходимый для приведения в исходное состояние программника 1, схема 3 кварцевого генератора формирует импульсы тактовой частоты программника 1, выходы программника 1 устанавливаются в логическую «1», на группе выходов 24 схемы 11 совпадения устанавливаются логические «0». Через схему 7 контроля режима на вход программника 1 поступают импульсы, с помощью которых программник 1 определяет область данных с эталонными комбинациями импульсов, с которыми будут сравниваться принятые комбинации импульсов.

На вход/выход последовательного интерфейса 4 подается униполярная старт-стоповая последовательная комбинация импульсов. С выхода последовательного интерфейса 4 последовательная комбинация импульсов поступает на вход схемы 5 согласования приемника. Схема 5 согласования приемника преобразует уровень напряжения полученной униполярной старт-стоповой последовательной комбинации импульсов в уровень напряжения, необходимый для работы программника 1. Последовательная комбинация импульсов с выхода схемы 5 согласования приемника поступает на вход 15 программника 1, который сравнивает полученную комбинацию импульсов с эталонной комбинацией импульсов, хранящиеся в выбранной области данных запоминающего устройства 8. Если входная комбинация импульсов соответствует выбранной комбинации импульсов в заданной области данных, то на группе выходов 21 программника 1 формируются импульсы, необходимые для управления схемой 11 совпадения. На группах выходов 22 и 23 схемы 9 управления устанавливаются потенциалы низкого уровня. На группе выходов 24 схемы 11 совпадения устанавливаются логические «1». Программник 1 стирает комбинацию импульсов в запоминающем устройстве 8, с которой произошло совпадение входной комбинации. Программник 1 на выходе 16 формирует ответную старт-стоповую последовательную комбинацию имцульсов на вход схемы 6 согласования передатчика. Схема 6 согласования передатчика преобразует уровень напряжения полученной от программника 1 ответной старт-стоповой последовательной комбинации импульсов в уровень напряжения, необходимый для работы последовательного интерфейса 4. Ответная старт-стоповая последовательная комбинация импульсов через последовательный интерфейс 4 поступает на вход/выход блока исполнительного.

Для восстановления в исходное состояние схемы 11 совпадения необходимо подать на вход/выход блока исполнительного униполярную старт-стоповую последовательную комбинацию импульсов, соответствующую комбинации восстановления блокировки, записанной в памяти программника 1.

Если при работе блока исполнительного происходит сбой напряжения питания, схема 10 контроля питания формирует импульс, необходимый для восстановления в исходное состояние схемы 11 совпадения.

Изготовлен макет, который подтвердил работоспособность блока исполнительного.

Claims

Блок исполнительный, содержащий схему начальной установки, выход которой соединен с первым входом программника, второй вход и первый выход которого соединены с выходом и входом схемы кварцевого генератора соответственно, схему согласования приемника, выход которой соединен с третьим входом программника, а вход - с выходом последовательного интерфейса, вход которого соединен с выходом схемы согласования передатчика, при этом вход/выход последовательного интерфейса является входом/выходом блока исполнительного, схему управления, первая группа выходов которой соединена с первой группой входов схемы совпадения, группа выходов которой является группой выходов блока исполнительного, отличающийся тем, что дополнительно введены схема контроля режима, группа входов которой является группой входов блока исполнительного, а выходы соединены с четвертым и пятым входами программника, второй выход которого соединен с входом схемы согласования передатчика, запоминающее устройство, вход и выход которого соединены с третьим выходом и шестым входом программника соответственно, группа выходов которого соединена с группой входов схемы управления, вторая группа выходов которой соединена со второй группой входов схемы совпадения, первый вход которой соединен с выходом схемы контроля питания.