RU2313125C1 - Generator of pseudo-random series - Google Patents
Generator of pseudo-random series Download PDFInfo
- Publication number
- RU2313125C1 RU2313125C1 RU2006119577/09A RU2006119577A RU2313125C1 RU 2313125 C1 RU2313125 C1 RU 2313125C1 RU 2006119577/09 A RU2006119577/09 A RU 2006119577/09A RU 2006119577 A RU2006119577 A RU 2006119577A RU 2313125 C1 RU2313125 C1 RU 2313125C1
- Authority
- RU
- Russia
- Prior art keywords
- bit
- input
- inputs
- generator
- output
- Prior art date
Links
Images
Landscapes
- Complex Calculations (AREA)
Abstract
Description
Изобретение относится к вычислительной технике и предназначено для получения случайной последовательности элементов заданного набора данных с требуемыми характеристиками.The invention relates to computer technology and is intended to obtain a random sequence of elements of a given data set with the required characteristics.
Известно устройство для получения случайных чисел с заданным законом распределения (см. Авт.св. СССР № 478298, кл. G06F 1/02, 1973), содержащее генератор равномерно распределенных случайных чисел, многоступенчатый дешифратор, наборное поле, блок элементов ИЛИ и выходное устройство, в состав которого входит блок элементов И-НЕ, счетчик и дешифратор.A device for obtaining random numbers with a given distribution law (see Aut. St. USSR No. 478298, class G06F 1/02, 1973), containing a generator of uniformly distributed random numbers, a multi-stage decoder, a set-up field, an OR block, and an output device , which includes a block of AND-NOT elements, a counter and a decoder.
Недостатком генератора является то, что он имеет ограниченную область использования, так как не позволяет генерировать с заданным законом распределения символьные и строковые константы.The disadvantage of the generator is that it has a limited area of use, since it does not allow generating symbolic and string constants with a given distribution law.
Известен генератор последовательностей случайных чисел (см. Авт.св. СССР № 447706, кл. G06F 1/02, 1974), содержащий датчик равномерно распределенных чисел, коммутатор, первый и второй генераторы тактовых импульсов, счетчик, регистры, клапаны, элемент задержки, преобразователь, формирователь импульса сбора и ключ.A known random number sequence generator (see Aut. St. USSR No. 447706, class G06F 1/02, 1974), containing a uniformly distributed number sensor, switch, first and second clock generators, counter, registers, valves, delay element, transducer, acquisition pulse generator and key.
Недостатком генератора является ограниченная область применения, так как данное устройство не позволяет получать последовательности заданных значений набора данных.The disadvantage of the generator is the limited scope, since this device does not allow to obtain a sequence of set values of the data set.
Известен генератор случайных чисел (см. Авт.св. СССР № 771654, кл. G06F 1/02, G07C 15/00, 1978), содержащий источник равномерно распределенных случайных сигналов, два блока памяти, сумматор, переключатель и умножитель.A known random number generator (see Aut. St. USSR No. 771654, class G06F 1/02, G07C 15/00, 1978) containing a source of uniformly distributed random signals, two memory blocks, adder, switch and multiplier.
Известный генератор позволяет получать случайные числа с заданной точностью аппроксимации как с непрерывными распределениями, так и с распределениями, имеющими разрывы первого рода. Недостатком генератора является ограниченная область его использования вследствие невозможности формирования им случайной конечной последовательности заданных значений набора данных с заданным законом распределения.The known generator allows to obtain random numbers with a given approximation accuracy both with continuous distributions and with distributions having discontinuities of the first kind. The disadvantage of the generator is the limited area of its use due to the impossibility of generating a random finite sequence of given values of a data set with a given distribution law.
Из известных наиболее близким аналогом (прототипом) по своей технической сущности заявленному устройству является генератор случайных чисел заданных значений набора данных (см. Авт.св. РФ №2138074, кл. G06F 1/02, 1999), состоящий из источника случайных чисел, первого и второго оперативных запоминающих устройств (выполненных в виде набора из 16-ти оперативных запоминающих устройств каждое), TV-разрядного селектора-мультиплексора (выполненного в виде набора из 3-х селектров-мультиплексоров), блока сравнения и блока элементов И. М-разрядный выход блока элементов И, где М≥2 - разрядность генерируемых чисел, является N-разрядным выходом «Результат» генератора. Разряды N-разрядного выхода источника случайных чисел, где N≥2 - количество разрядов, достаточное для адресации элементов заданного набора данных, подключены к соответствующим входам второй группы информационных входов N-разрядного селектора-мультиплексора, N-разрядный выход которого подключен к N-разрядным адресным входам первого и второго оперативного запоминающего устройства. N входов первой группы информационных входов N-разрядного селектора-мультиплексора являются соответствующими разрядами N-разрядного адресного входа генератора. M-разрядные информационные входы первого оперативного запоминающего устройства и второго оперативного запоминающего устройства объединены и являются первым M-разрядным информационным входом генератора. M-разрядный выход первого оперативного запоминающего устройства подключен к M-разрядному информационному входу блока сравнения, а M-разрядный выход второго оперативного запоминающего устройства подключен к M-разрядному входу блока элементов И. Каждое оперативное запоминающее устройство снабжено инверсными входами выбора кристалла и чтения/записи, которые являются соответствующими входами «Выбор кристалла 1», «Выбор кристалла 2», «Чтение/запись 1», «Чтение/запись 2» генератора. Выход блока сравнения подключен к второму управляющему входу блока элементов И. Управляющий вход источника случайных чисел, вход выбора N-разрядного селектора-мультиплексора и управляющий вход блока элементов И объединены и являются управляющим входом генератора. Инверсный разрешающий вход N-разрядного селектора-мультиплексора является первым разрешающим входом генератора.Of the known closest analogue (prototype) in terms of its technical essence, the claimed device is a random number generator of given values of a data set (see Aut. St. RF №2138074,
Известный генератор обеспечивает формирование случайной конечной последовательности элементов заданного набора данных с заданным законом распределения.The known generator provides the formation of a random finite sequence of elements of a given data set with a given distribution law.
Однако устройство-прототип имеет недостаток - относительную низкую достоверность генерируемой последовательности заданных значений набора данных. При этом под достоверностью следует понимать степень соответствия характеристик генерируемой последовательности заданных значений набора данных характеристикам случайных процессов, протекающих в реальных системах.However, the prototype device has the disadvantage of a relatively low reliability of the generated sequence of set values of the data set. At the same time, reliability should be understood as the degree to which the characteristics of the generated sequence of given values of the data set correspond to the characteristics of random processes that occur in real systems.
Невысокая достоверность генерируемой последовательности заданных значений набора данных обусловлена следующими причинами:The low reliability of the generated sequence of set values of the data set is due to the following reasons:
1. Заданием закона распределения посредством указания абсолютных значений требуемого числа наблюдений заданных элементов набора данных, что приводит к детерминированной частоте их появления на выходе генератора и к неоднородности генерируемой последовательности, выражающейся в том, что на начальном периоде функционирования генератора последовательность определяется только законом распределения источника случайных чисел, используемого для выбора очередного генерируемого элемента, а на конечном этапе - законом распределения источника случайных чисел и значениями требуемого числа наблюдений элементов заданного набора данных.1. By setting the distribution law by indicating the absolute values of the required number of observations of the given elements of the data set, which leads to a determinate frequency of their occurrence at the output of the generator and to heterogeneity of the generated sequence, expressed in the fact that in the initial period of the generator’s functioning, the sequence is determined only by the distribution law of the random source numbers used to select the next generated element, and at the final stage - the law of distribution of the source random numbers and the values of the required number of observations of elements of a given data set.
2. Ограничением длины генерируемой последовательности суммой заданного количества генераций для каждого элемента заданного набора данных.2. By limiting the length of the generated sequence by the sum of a given number of generations for each element of a given data set.
Целью изобретения является разработка генератора случайной последовательности, обеспечивающего более высокую достоверность генерируемой последовательности значений из заданного набора данных за счет обеспечения зависимости выбора очередного генерируемого значения только от заданной законом распределения вероятности появления этого значения.The aim of the invention is to develop a random sequence generator that provides higher reliability of the generated sequence of values from a given data set by ensuring that the choice of the next generated value depends only on the probability distribution of the appearance of this value specified by the law.
Поставленная цель в заявленном генераторе случайной последовательности достигается тем, что в известном генераторе случайной последовательности заданных значений набора данных, содержащем источник случайных чисел, первое и второе оперативные запоминающие устройства, N-разрядный селектор-мультиплексор, где N≥1 - количество разрядов, достаточное для адресации элементов заданного набора данных, блок сравнения и блок элементов И, М-разрядный выход которого, где M≥2 - разрядность генерируемых чисел, является М-разрядным выходом «Результат» генератора, разряды N-разрядного выхода источника случайных чисел подключены к соответствующим входам второй группы информационных входов N-разрядного селектора-мультиплексора, N-разрядный выход которого подключен к N-разрядным адресным входам первого и второго оперативного запоминающего устройства, N входов первой группы информационных входов TV-разрядного селектора-мультиплексора являются соответствующими разрядами N-разрядного адресного входа генератора, M-разрядные информационные входы первого оперативного запоминающего устройства и второго оперативного запоминающего устройства объединены и являются первым М-разрядным информационным входом генератора, М-разрядный выход первого оперативного запоминающего устройства подключен к M-разрядному информационному входу блока сравнения, а М-разрядный выход второго оперативного запоминающего устройства подключен к М-разрядному входу блока элементов И, каждое оперативное запоминающее устройство снабжено инверсными входами выбора кристалла и чтения/записи, которые являются соответствующими входами «Выбор кристалла 1», «Выбор кристалла 2», «Чтение/запись 1», «Чтение/запись 2» генератора, выход блока сравнения подключен к второму управляющему входу блока элементов И, управляющий вход источника случайных чисел, вход выбора N-разрядного селектора-мультиплексора и управляющий вход блока элементов И объединены и являются управляющим входом генератора, инверсный разрешающий вход N-разрядного селектора-мультиплексора является первым разрешающим входом генератора, дополнительно введены К P-разрядных регистров, где К≥2 - количество элементов в заданном наборе данных, а Р≥2, шифратор приоритетов, N инверторов, (К-1) блоков сравнения. Источник случайных чисел выполнен с P-разрядным выходом. Входы инициализации Р-разрядных регистров объединены и являются входом «Установка» генератора. Р-разрядный информационный вход k-го Р-разрядного регистра, где k=1, 2, ..., К, является k-м первым Р-разрядным входом "Верхняя граница" генератора, P-разрядный выход «Случайное число» источника случайных чисел соединен с Р-разрядными входами К блоков сравнения. Р-разрядный выход k-го Р-разрядного регистра подключен к второму P-разрядному входу «Верхняя граница» k-го блока сравнения. Выход «Результат сравнения» k-го блока сравнения подключен к k-му инверсному входу шифратора приоритетов, n-й инверсный выход которого, где n=1, 2, ..., N, соединен с входом n-то инвертора. Инверсные выходы N инверторов подключены к соответствующим разрядам второго N-разрядного информационного входа N-разрядного селектора-мультиплексора, M-разрядный выход оперативного запоминающего устройства является M-разрядным выходом «Результат» генератора.The goal in the claimed random sequence generator is achieved by the fact that in the known random sequence generator of the given values of the data set containing the random number source, the first and second random access memory, N-bit selector-multiplexer, where N≥1 is the number of bits sufficient for addressing the elements of a given data set, a comparison unit and a block of AND elements, whose M-bit output, where M≥2 is the bit capacity of the generated numbers, is the “Result” M-bit output generator, the bits of the N-bit output of the random number source are connected to the corresponding inputs of the second group of information inputs of the N-bit selector-multiplexer, the N-bit output of which is connected to the N-bit address inputs of the first and second random access memory, N inputs of the first group of information inputs TV-bit selector-multiplexer are the corresponding bits of the N-bit address input of the generator, M-bit information inputs of the first random access memory two of the second random access memory are combined and are the first M-bit information input of the generator, the M-bit output of the first random access memory is connected to the M-bit information input of the comparison unit, and the M-bit output of the second random access memory is connected to the M-bit input block of elements And, each random access memory is equipped with inverse inputs of the choice of the chip and read / write, which are the corresponding inputs of the "Select crystal 1 ”,“ Choice of crystal 2 ”,“ Read / write 1 ”,“ Read / write 2 ”of the generator, the output of the comparison unit is connected to the second control input of the block of elements And, the control input of the source of random numbers, the input of the selection of the N-bit selector multiplexer and the control input of the block of elements AND are combined and are the control input of the generator, the inverse enable input of the N-bit selector-multiplexer is the first enable input of the generator, K K-bit registers are additionally introduced, where K≥2 is the number of elements in a given set D data, and R≥2, priority encoder, N inverters (K-1) comparison blocks. The random number source is made with a P-bit output. The initialization inputs of the P-bit registers are combined and are the input “Installation” of the generator. P-bit information input of the k-th P-bit register, where k = 1, 2, ..., K, is the k-th first P-bit input "Upper boundary" of the generator, P-bit output "Random number" of the source random numbers connected to the P-bit inputs of the comparison blocks. The P-bit output of the k-th P-bit register is connected to the second P-bit input "Upper boundary" of the k-th comparison block. The “Comparison Result” output of the k-th comparison block is connected to the k-th inverse input of the priority encoder, the nth inverse output of which, where n = 1, 2, ..., N, is connected to the input of the nth inverter. The inverse outputs of N inverters are connected to the corresponding bits of the second N-bit information input of the N-bit selector-multiplexer, the M-bit output of random access memory is the M-bit output "Result" of the generator.
Блок сравнения состоит из компаратора, Р-входового элемента ИЛИ-НЕ и элемента ИЛИ, первый вход которого подключен к выходу «Неравенство» компаратора. Второй вход элемента ИЛИ подключен к инверсному выходу Р-входового элемента ИЛИ-НЕ. Выход элемента ИЛИ является выходом «Результат сравнения» блока сравнения. Р входов первой группы информационных входов компаратора являются Р-разрядным входом «Случайное число» блока сравнения. Р входов второй группы информационных входов компаратора соединены с соответствующими входами Р-входового элемента ИЛИ-НЕ и являются вторым Р-разрядным входом «Верхняя граница» блока сравнения.The comparison unit consists of a comparator, a P-input element OR-NOT and an OR element, the first input of which is connected to the output "Inequality" of the comparator. The second input of the OR element is connected to the inverse output of the P-input element OR-NOT. The output of the OR element is the output “Compare Result” of the comparison block. The P inputs of the first group of information inputs of the comparator are the P-bit input "Random number" of the comparison unit. The P inputs of the second group of information inputs of the comparator are connected to the corresponding inputs of the P-input element OR NOT and are the second P-bit input "Upper boundary" of the comparison unit.
Поставленная цель достигается за счет введения К регистров, шифратора приоритетов, N инверторов и блоков сравнения, обеспечивающих задание закона распределения элементов заданного набора данных посредством указания вероятностей их появления, а также зависимость выбора очередного генерируемого элемента только от заданной законом распределения вероятности его появления и независимость длины генерируемой последовательности от исходных данных.This goal is achieved through the introduction of K registers, a priority encoder, N inverters and comparison blocks that provide the setting of the distribution law for the elements of a given data set by indicating the probabilities of their occurrence, as well as the dependence of the choice of the next generated element only on the probability distribution of its appearance specified by the law and independence of length the generated sequence from the source data.
Проведенный заявителем анализ уровня техники позволил установить, что аналоги, характеризующиеся совокупностями признаков, тождественных всем признакам заявленного технического решения отсутствуют. Следовательно, заявленное изобретение соответствует условию патентоспособности «Новизна».The analysis of the prior art by the applicant made it possible to establish that there are no analogs characterized by sets of features identical to all the features of the claimed technical solution. Therefore, the claimed invention meets the condition of patentability "Novelty."
Результаты поиска известных решений в данной и смежных областях техники, с целью выявления признаков, совпадающих с отличительными от прототипа признаками заявленного изобретения, показали, что они не следуют явным образом из уровня техники. Из определенного заявителем уровня техники не выявлена известность влияния предусматриваемых существенными признаками заявленного изобретения преобразований на достижение указанного технического результата. Следовательно, заявленное изобретение соответствует условию патентоспособности «Изобретательский уровень».The search results for known solutions in this and related fields of technology, in order to identify features that match the distinctive features of the prototype of the claimed invention, showed that they do not follow explicitly from the prior art. From the prior art determined by the applicant, the influence of the transformations provided for by the essential features of the claimed invention on the achievement of the specified technical result has not been revealed. Therefore, the claimed invention meets the condition of patentability "Inventive step".
Заявленное устройство поясняется чертежами, на которых:The claimed device is illustrated by drawings, in which:
на фиг.1 - генератор случайной последовательности;figure 1 - random sequence generator;
на фиг.2 - блок контроля интервалов.figure 2 - block monitoring intervals.
Генератор случайной последовательности (см. фиг.1) состоит из N-разрядного селектора-мультиплексора 1, оперативного запоминающего устройства 2, источника случайных чисел 3, К Р-разрядных регистров 41-4K, К блоков сравнения 51-5K, шифратора приоритетов 6 и N инверторов 71-7N.The random sequence generator (see Fig. 1) consists of an N-bit selector-
Вход выбора SE N-разрядного селектора-мультиплексора 1 соединен с управляющим входом источника случайных чисел 3 и является управляющим входом 11 генератора. Первая группа из N информационных входов A1-AN N-разрядного селектора-мультиплексора 1 является N-разрядным адресным входом 10 генератора. Вторая группа из N информационных входов B1-ВN N-разрядного селектора-мультиплексора 1 подключены к соответствующим инверсным выходам инверторов 71-7N. N выходов Q1-QN N-разрядного селектора-мультиплексора 1 подключены к соответствующим адресным входам A1-AN оперативного запоминающего устройства 2, М информационных входов D1-DM которого являются соответствующими разрядами M-разрядного информационного входа 12 генератора. Оперативное запоминающее устройство 2 снабжено инверсным входом выбора кристалла и инверсным входом чтения/записи , которые являются соответственно входом «Выбор кристалла» 9 и входом «Чтение/запись» 8 генератора Р-разрядные информационные входы D1-DP каждого из К Р-разрядных регистров 41-4K являются первыми Р-разрядными входами «Верхняя граница» 141-14K генератора. Входы инициализации С всех К Р-разрядных регистров 41-4K объединены и являются входом «Установка» 13 генератора. Р-разрядные информационные выходы Q1-QP каждого из К Р-разрядных регистров 41-4K подключены к соответствующим вторым Р-разрядным входам «Верхняя граница» 181-18K каждого из К блоков сравнения 51-5K. Р-разрядный выход «Случайное число» 17 источника случайных чисел 3 соединен с Р-разрядными входами «Случайное число» К блоков сравнения. Каждый из К выходов «Результат сравнения» 191-19K всех блоков сравнения 51-5K подключен к соответствующему инверсному входу шифратора приоритетов 6. N инверсных выходов шифратора приоритетов 6 соединены с соответствующими входами N инверторов 71-7N. M выходов C1-СM оперативного запоминающего устройства являются М-разрядным выходом «Результат» 20 генератора.The input select SE N-bit selector-
N-разрядный селектор-мультиплексор 1 предназначен для коммутации на свой N-разрядный выход сигналов одной из двух групп из N информационных входов. Схема реализации N-разрядного селектора-мультиплексора известна. См., например, в книге И.И.Петровского и др. «Логические ИС КР1533, КР1554», справочник в двух частях. Часть 1. - M.: Бином, 1993, с.211.N-bit selector-
Оперативное запоминающее устройство 2 предназначено для хранения значений элементов заданного набора данных. Схема реализации оперативного запоминающего устройства известна. См., например, в книге В.Л.Шило «Популярные цифровые микросхемы». - M.: «Радио и связь», 1987, с.164-166.Random access memory 2 is intended to store the values of the elements of a given data set. A random access memory implementation scheme is known. See, for example, in the book by V. L. Shilo “Popular Digital Microcircuits”. - M .: "Radio and Communications", 1987, p.164-166.
Источник случайных чисел 3, предназначенный для генерирования P-разрядных случайных чисел, известен и показан, например, в книге М.П.Бобнева «Генерирование случайных сигналов». - M.: Энергия, 1971, с.168-174.The source of random numbers 3, intended for generating P-bit random numbers, is known and shown, for example, in the book of MP Bobnev “Generating random signals”. - M .: Energy, 1971, p.168-174.
Регистры 41-4K предназначены для хранения двоичных кодов, определяющих вероятности появления соответствующих элементов заданного набора данных. Описание работы и схема таких регистров известны и приведены, например, в книге: П.П.Мальцев, Н.С.Долидзе и др. «Цифровые интегральные микросхемы: справочник». - M.: «Радио и связь», 1994, с.57-62.Registers 4 1 -4 K are designed to store binary codes that determine the probability of occurrence of the corresponding elements of a given data set. The description of the operation and the scheme of such registers are known and are given, for example, in the book: P. P. Maltsev, N. S. Dolidze, etc. “Digital Integrated Circuits: A Reference Book”. - M .: "Radio and Communications", 1994, p. 57-62.
Шифратор приоритетов 6 предназначен для преобразования значения логического нуля на одном из его входов в соответствующий двоичный код на его выходе, причем преобразование осуществляется с учетом приоритетов, определяемых номером входа. Схема реализации шифратора приоритетов известна. См., например, в книге: П.П.Мальцев, Н.С.Долидзе и др. Справочник «Цифровые интегральные микросхемы». - М.: «Радио и связь», 1994. с.40-41.Priority encoder 6 is designed to convert the value of logical zero at one of its inputs into the corresponding binary code at its output, and the conversion is carried out taking into account the priorities determined by the input number. The priority encryption implementation scheme is known. See, for example, in the book: P. P. Maltsev, N. S. Dolidze and others. Reference book “Digital Integrated Circuits”. - M.: “Radio and Communications”, 1994. p.40-41.
Инверторы 71-7N предназначены для инвертирования сигналов с инверсных выходов шифратора приоритетов. Схема реализации инвертора известна. См., например, в книге И.И.Петровского и др. «Логические ИС КР1533, КР1554», справочник в двух частях. Часть 2. - М.: Бином, 1993, с.471-472.Inverters 7 1 -7 N are designed to invert signals from the inverted outputs of the priority encoder. The inverter implementation scheme is known. See, for example, in the book of I.I. Petrovsky et al. “Logical ICs КР1533, КР1554”, a reference in two parts. Part 2. - M .: Binom, 1993, p. 471-472.
Блоки сравнения 51-5К предназначены для сравнения случайного значения, генерируемого источником случайных чисел, и значения на выходе соответствующего регистра, а также для формирования результата сравнения. Блок сравнения может быть реализован в различных вариантах. В частности, его схема, показанная на фиг.2, содержит компаратор 5.1, Р-входовый элемент ИЛИ-НЕ 5.2 и элемент ИЛИ 5.3. Первый вход элемента ИЛИ 5.3 подключен к выходу «Неравенство» 5.4 (который на фиг.2 обозначен символом «А>В») компаратора 5.1. Второй вход элемента ИЛИ 5.3 подключен к инверсному выходу Р-входового элемента ИЛИ-НЕ 5.2. Выход элемента ИЛИ является выходом «Результат сравнения» 19 блока сравнения 5. Р входов первой группы информационных входов компаратора 5.1 являются Р-разрядным входом «Случайное число» 17 блока сравнения 5. Р входов второй группы информационных входов компаратора соединены с соответствующими входами Р-входового элемента ИЛИ-НЕ 5.2 и являются вторым Р-разрядным входом «Верхняя граница» 18 блока сравнения 5.Comparison blocks 5 1 -5 K are intended for comparing a random value generated by a random number source and a value at the output of the corresponding register, as well as for generating a comparison result. The comparison unit can be implemented in various ways. In particular, its circuit shown in FIG. 2 comprises a comparator 5.1, a P-input element OR NOT 5.2 and an element OR 5.3. The first input of the OR element 5.3 is connected to the output "Inequality" 5.4 (which is indicated by the symbol "A>B" in figure 2) of the comparator 5.1. The second input of the OR 5.3 element is connected to the inverse output of the P-input element OR NOT 5.2. The output of the OR element is the output “Comparison result” 19 of the comparison unit 5. The P inputs of the first group of information inputs of the comparator 5.1 are the P-bit input “Random number” 17 of the comparison unit 5. The P inputs of the second group of information inputs of the comparator are connected to the corresponding inputs of the P-input element OR NOT 5.2 and are the second P-bit input "Upper border" 18 of the comparison unit 5.
Компаратор 5.1 предназначен для сравнения двух Р-разрядных чисел и формирования результата сравнения. Описание работы и схема компаратора приведены, например, в книге: В.Л.Шило «Популярные цифровые микросхемы». - М.: «Радио и связь», 1987, с.183-184.Comparator 5.1 is intended for comparing two P-bit numbers and generating a comparison result. A description of the work and the comparator circuit are given, for example, in the book: V.L.Shilo “Popular Digital Microcircuits”. - M.: “Radio and Communications”, 1987, p.183-184.
Элемент ИЛИ-НЕ 5.2 предназначен для формирования на своем выходе значения логического нуля, если на всех разрядах второго Р-разрядного входа «Верхняя граница» блока сравнения установлены значения логической единицы. Схема реализации элементов ИЛИ-НЕ известна. См., например, в книге И.И.Петровского и др.: «Логические ИС КР1533, КР1554», справочник в двух частях, часть 1. - М.: Бином, 1993, с.246-247.The OR-NOT 5.2 element is designed to generate a logical zero value at its output, if the logical unit values are set on all bits of the second P-bit input “Upper boundary” of the comparison unit. The implementation scheme of the elements is NOT known. See, for example, in the book of I.I. Petrovsky et al .: “Logical ICs КР1533, КР1554”, the reference book in two parts,
Элемент ИЛИ 5.3 предназначен для формирования на своем выходе значения логической единицы, если на одном из его входов имеется значение логической единицы. Схема реализации такого элемента ИЛИ известна. См., например, в книге: Б.В.Тарабрин, С.В.Якубовский, Н.А.Барканов и др. «Справочник по интегральным микросхемам». - 2-е изд., перераб. и доп. - М.: Энергия, 1981, с.109.The OR element 5.3 is designed to form a logical unit value at its output if one of its inputs has a logical unit value. The implementation scheme of such an OR element is known. See, for example, in the book: B.V. Tarabrin, S.V. Yakubovsky, N. A. Barkanov and others. "Reference on integrated circuits." - 2nd ed., Revised. and add. - M .: Energy, 1981, p. 109.
В предлагаемом устройстве выбор значения элемента из заданного набора данных осуществляется на основе закона распределения, который задается путем указания требуемой вероятности появления соответствующего элемента заданного набора данных. При этом применяется подход (Моделирование информационных систем. / Под ред. О.И.Шелухина. Учебное пособие. - М.: Радиотехника, 2005. - 368 с.: ил.), основанный на использовании источника случайных чисел, распределенных равномерно в диапазоне [0; 1). Данный диапазон разбивается на совокупность интервалов, количество которых соответствует количеству элементов в заданном наборе данных. Величины интервалов соответствуют значениям требуемых вероятностей наблюдения соответствующих элементов заданного набора данных. Вероятность попадания случайного числа, сформированного источником случайных чисел, внутрь каждого интервала равна его длине.In the proposed device, the choice of the value of an element from a given data set is carried out on the basis of the distribution law, which is set by indicating the required probability of occurrence of the corresponding element of a given data set. In this case, the approach is applied (Modeling of information systems. / Ed. By OI Shelukhin. Textbook. - M .: Radio engineering, 2005. - 368 pp., Ill.), Based on the use of a source of random numbers distributed uniformly in the range [0; one). This range is divided into a set of intervals, the number of which corresponds to the number of elements in a given data set. The values of the intervals correspond to the values of the required probabilities of observation of the corresponding elements of a given data set. The probability of a random number generated by a random number source falling into each interval is equal to its length.
В предлагаемом устройстве номер интервала используется в качестве адреса для извлечения элемента заданного набора данных из оперативного запоминающего устройства, а для задания интервалов указываются их верхние границы.In the proposed device, the interval number is used as an address for retrieving an element of a given data set from random access memory, and for setting intervals, their upper boundaries are indicated.
Задание вероятностей появления элементов заданного набора данных осуществляется следующим образом. Пусть Н={h1, h2, ..., hk, ..., hK} - множество требуемых вероятностей появления элементов заданного набора данных, где , К - количество элементов заданного набора данных, а В={b1, b2, ..., bk, ..., bK} - множество соответствующих значений верхних границ интервалов. Тогда значение верхней границы k-го интервала будет равно сумме значений вероятностей появления элементов из заданного набора данных от 1-го до k-го:The probability of occurrence of elements of a given data set is defined as follows. Let H = {h 1 , h 2 , ..., h k , ..., h K } be the set of required probabilities of occurrence of elements of a given data set, where , K is the number of elements of a given data set, and B = {b 1 , b 2 , ..., b k , ..., b K } is the set of corresponding values of the upper boundaries of the intervals. Then the value of the upper boundary of the kth interval will be equal to the sum of the values of the probabilities of the appearance of elements from a given data set from the 1st to the kth:
Таким образом, диапазон [0; 1) будет разбит на следующие интервалы:Thus, the range [0; 1) will be divided into the following intervals:
В заявленном устройстве используется Р-разрядный источник случайных чисел с равномерным законом распределения. При этом Р-разрядный двоичный код, формируемый на выходе источника случайных чисел, и Р-разрядный двоичный код, используемый для задания верхней границы интервала, рассматриваются как числа из диапазона [0; 1) без указания целой части.In the claimed device uses a P-bit source of random numbers with a uniform distribution law. In this case, the P-bit binary code generated at the output of the random number source and the P-bit binary code used to set the upper boundary of the interval are considered as numbers from the range [0; 1) without specifying the integer part.
Например, задано множество требуемых вероятностей появления элементов заданного набора данных Н={0,125; 0,125; 0,25; 0,5}. Тогда значения верхних границ интервалов будут равны соответственно 0,125, 0,25, 0,5 и 1. В соответствии с правилами перевода (Б.Я.Никитин, В.И.Скребков «Теоретические основы вычислительной техники», часть 2, - Л: ЛВВИУС, 1988, стр.9-11) правильных десятичных дробей в двоичное представление данные значения в четырехразрядном коде представляются соответственно в виде чисел 0,0010, 0,0100, 0,1000, 0,1111. А в предлагаемое устройство заносятся только дробная часть этих чисел: соответственно значения 0010, 0100, 1000 и 1111.For example, a set of required probabilities of the appearance of elements of a given data set is given H = {0.125; 0.125; 0.25; 0.5}. Then the values of the upper bounds of the intervals will be equal to 0.125, 0.25, 0.5, and 1, respectively. In accordance with the translation rules (B.Ya. Nikitin, V.I. Skrebkov, “Theoretical Foundations of Computing Engineering,” part 2, L LVVIUS, 1988, pp. 9-11) of the correct decimal fractions in binary representation; these values in a four-digit code are represented, respectively, in the form of numbers 0.0010, 0.0100, 0.1000, 0.1111. And only the fractional part of these numbers are entered in the proposed device: the values 0010, 0100, 1000 and 1111, respectively.
Аналогичным образом, если источник случайных чисел сформировал значение 1101 (в десятичном представлении 0,8125), то, представляя это значение как дробную часть числа из диапазона [0; 1), т.е. как 0,1101, и учитывая множество верхних границ интервалов из предыдущего абзаца, видно, что случайное значение попало в интервал, ограниченный числами 0,1000 и 0,1111.Similarly, if the source of random numbers generated a value of 1101 (in decimal 0.8125), then, representing this value as a fractional part of a number from the range [0; 1), i.e. as 0.1101, and given the many upper bounds for the intervals from the previous paragraph, it can be seen that a random value fell into the interval limited by the numbers 0,1000 and 0,1111.
Заявленное устройство работает следующим образом.The claimed device operates as follows.
В исходном положении на управляющем входе 11 и входе «Установка» 13 установлены значения логического нуля, а на входе «Чтение/запись» 8 и входе «Выбор кристалла» 9 - значения логической единицы.In the initial position, at the control input 11 and the input “Installation” 13, the values of logical zero are set, and at the input “Read / write” 8 and the input “Choice of crystal” 9 - the values of the logical unit.
Генератор работает в следующих режимах:The generator operates in the following modes:
режим подготовки к генерации;preparation mode for generation;
режим генерации.generation mode.
Режим работы генератора определяется комбинацией сигналов на управляющем входе 11 генератора, входе «Установка» 13, входе «Чтение/Запись» 8 и входе «Выбор кристалла» 9.The operating mode of the generator is determined by the combination of signals at the control input 11 of the generator, the input "Installation" 13, the input "Read / Write" 8 and the input "Choice of crystal" 9.
Для перевода устройства в режим подготовки необходимо на управляющий вход генератора и входы «Выбор кристалла» и «Чтение/Запись» подать значения логического нуля, а на вход «Установка» - значение логической единицы.To put the device into preparation mode, it is necessary to apply the values of logical zero to the control input of the generator and the inputs “Choice of crystal” and “Read / Write”, and the value of the logical unit to the input “Installation”.
В режиме генерации управляющий вход генератора и вход «Чтение/Запись» устанавливаются значения логической единицы, а на входы «Выбор кристалла» и «Установка» - значения логического нуля.In the generation mode, the control input of the generator and the input “Read / Write” are set to the values of the logical unit, and to the inputs “Choice of the crystal” and “Setting” - the values of the logical zero.
В режиме подготовки генератора к работе выполняются следующие шаги.In the mode of preparing the generator for operation, the following steps are performed.
Первый шаг - занесение множества А=[а1, а2, ..., аK} значений элементов заданного набора данных в оперативное запоминающее устройство, при этом:The first step is to enter the set A = [a 1 , a 2 , ..., a K } of the values of the elements of a given data set into the random access memory, while:
0≤ak≤2M-1 - элемент заданного набора данных, где ;0≤a k ≤2 M -1 - element of a given data set, where ;
М≥2 - количество двоичных разрядов, достаточное для представления значений элементов заданного набора данных;M≥2 - the number of bits that is sufficient to represent the values of the elements of a given data set;
К≥2 - количество элементов в заданном наборе данных;K≥2 - the number of elements in a given data set;
N≥1 - количество двоичных разрядов, достаточное для адресации элементов набора данных.N≥1 - the number of bits sufficient to address the elements of the data set.
Второй шаг - установка множества В={b1, b2, ..., bK} значений верхних границ интервалов, на которые разбивается множество адресов заданного набора данных А.The second step is to set the set B = {b 1 , b 2 , ..., b K } of the values of the upper boundaries of the intervals into which the set of addresses of the given data set A is divided.
Первый шаг подготовки генератора к работе включает следующие действия. По N-разрядному адресному входу 10 генератора на первую группу информационных входов A1-АN селектора мультиплексора 1 подается N-разрядный адрес, по которому должно быть записано значение первого элемента а1. На управляющем входе 11 генератора устанавливают значение логического нуля, который поступает на вход SE селектора-мультиплексора 1, что приводит к коммутации адреса, установленного на входах A1-АN селектора-мультиплексора, на второй N-разрядный вход «Случайный адрес» 16 оперативного запоминающего устройства 2. По М-разрядному информационному входу 12 генератора на информационные входы D1-DM оперативного запоминающего устройства подают значение первого элемента а1 заданного набора данных, которое записывается в оперативное запоминающее устройство при поступлении на его входы и значений логического нуля по входам «Выбор кристалла» 9 и «Чтение/запись» 8 соответственно. Затем по TV-разрядному адресному входу 10 генератора на первую группу информационных входов A1-АN селектора мультиплексора 1 подается TV-разрядный адрес, по которому должно быть записано значение второго элемента а2, а по М-разрядному информационному входу 12 генератора на информационные входы D1-DM оперативного запоминающего устройства подают значение элемента а2 и путем установки значений логического нуля на входах «Выбор кристалла» 14 и «Чтение/запись» 15 генератора записывают значение а1 в оперативное запоминающее устройство. Аналогичным образом в оперативное запоминающее устройство заносятся все К значений элементов заданного набора данных. После чего на входе «Чтение/запись» 8 генератора устанавливают значение логической единицы.The first step in preparing the generator for work includes the following steps. The N-bit address input of the generator 10 to the first group of information inputs A 1 -A N of the selector of
Второй шаг подготовки генератора к работе выполняется следующим образом. На первые P-разрядные входы «Верхняя граница» 141-14K генератора устанавливают значения верхних границ интервалов. При этом на вход 141 устанавливают значение b1, которое поступает на группу информационных входов D1-DP регистра 41, на вход 142 - значение b2, которое поступает на группу информационных входов D1-DP регистра 42, на вход 14K - значение bK, которое поступает на группу информационных входов D1-DP регистра 4K. Для записи значений верхних границ интервалов в регистры 41-4K на входе «Установка» 13 устройства устанавливают значение логической единицы, которая поступает на входы инициализации С каждого регистра. По окончании записи верхних границ интервалов в соответствующие регистры на входе «Установка» 13 устройства устанавливают значение логического нуля.The second step in preparing the generator for operation is as follows. At the first P-bit inputs "Upper boundary" 14 1 -14 K generator set the values of the upper boundaries of the intervals. In this case, the input b 1 is set to the value of b 1 , which goes to the group of information inputs D 1 -D P register 4 1 , the input 14 2 is the value of b 2 that goes to the group of information inputs D 1 -D P register 4 2 , input 14 K - the value of b K , which is fed to the group of information inputs D 1 -D P register 4 K. To record the values of the upper boundaries of the intervals in the registers 4 1 -4 K at the input "Installation" 13 devices set the value of the logical unit, which is fed to the initialization inputs from each register. Upon completion of the recording of the upper boundaries of the intervals in the corresponding registers at the input "Installation" 13 devices set the value of logical zero.
После вышеописанных действий генератор готов к работе.After the above steps, the generator is ready for operation.
В режиме генерации работа устройства происходит следующим образом. На управляющий вход 11 генератора подают значение логической единицы, который поступает на вход выбора SE селектора-мультиплексора 1, что обеспечивает коммутацию адреса, поступающего с выхода инверторов 71-7N, на адресные входы A1-АN оперативного запоминающего устройства 2.In the generation mode, the operation of the device is as follows. The value of the logical unit is supplied to the control input 11 of the generator, which is fed to the input of the SE selection of the selector-
Источник случайных чисел 1 при наличии на управляющем входе 11 генератора значения логической единицы формирует Р-разрядное случайное значение адреса, которое поступает одновременно на первые группы информационных входов A1-АP всех компараторов 5.11-5.1K блока сравнения 5, где происходит сравнение случайного значения адреса со значениями верхних границ заданных интервалов В=[b1, b2, ..., bK}. В случае, если поступившее значение адреса принадлежит k-му интервалу, т.е. оно меньше либо равно значения верхней границы k-го интервала, то на выходе «Неравенство» компараторов 5.11-5.1k-1 формируются значения логической единицы, а на выходах «Неравенство» остальных компараторов значения логического нуля.The source of random numbers in the presence of 1 on the control input of the generator 11 generates a value of logic-one F-bit random address value which is sent simultaneously to the first group of information inputs A 1 -A P all comparators 5.1 1 -5.1 K comparison unit 5 where a comparison of a random address values with the upper bounds of the specified intervals B = [b 1 , b 2 , ..., b K }. If the received address value belongs to the kth interval, i.e. it is less than or equal to the value of the upper boundary of the kth interval, then the output of the "Inequality" of the comparators 5.1 1 -5.1 k-1 values of the logical unit are formed, and the outputs of the "Inequality" of the other comparators are the values of the logical zero.
Сигналы с выходов «Неравенство» каждого компаратора поступают на соответствующие инверсные входы шифратора приоритетов.The signals from the outputs "Inequality" of each comparator are fed to the corresponding inverse inputs priority encoder.
Таким образом, при выполнении условия bk-1<ak<bk, на входах шифратора приоритетов 6 будут установлены значения логической единицы, а на входах - значения логического нуля. В этом случае на N-разрядном выходе шифратора приоритетов 6 будет сформирован двоичный код в инверсном представлении, соответствующий значению первого номера входа с установленным значением логического нуля, т.е. код, соответствующий числу k - номеру интервала, которому принадлежит значение аk. Полученный код после инвертирования в элементах 71-7N поступает на первый N-разрядный вход «Случайный адрес» 15 второй группы информационных входов селектора-мультиплексора 1 и далее на адресные входы A1-АN оперативного запоминающего устройства 2. При этом по входу «Выбор кристалла» 9 генератора на вход оперативного запоминающего устройства 2 подают значение логического нуля, а по входу «Чтение/запись» 15 генератора на вход оперативного запоминающего устройства 2 подают значение логической единицы, что соответствует операции чтения данных. Таким образом, в соответствии со случайными адресами, формируемыми источником случайных чисел, происходит чтение значений элементов А={а1, а2, ..., аk} заданного набора данных из оперативного запоминающего устройства, которые поступают на выход «Результат» 20 генератора.Thus, under the condition b k-1 <a k <b k , at the inputs priority encoder 6 will be set to a logical unit, and at the inputs - values of logical zero. In this case, at the N-bit output priority encoder 6, a binary code will be generated in the inverse representation corresponding to the value of the first input number with a set value of logical zero, i.e. the code corresponding to the number k is the number of the interval to which the value of a k belongs. The resulting code after inverting in elements 7 1 -7 N goes to the first N-bit input "Random address" 15 of the second group of information inputs of the selector-
Генератор прекращает работу, когда на его управляющий вход 11 подается значение логического нуля, что соответствует прекращению формирования источником случайных чисел случайных адресов, либо когда по входу «Выбор кристалла» 9 генератора на вход оперативного запоминающего устройства подают значение логической единицы.The generator stops working when a logical zero value is supplied to its control input 11, which corresponds to the termination of the generation of random numbers by the source of random addresses, or when the input to the Choice Crystal 9 of the generator is input random access memory serves the value of a logical unit.
В отличие от устройства-прототипа, в предлагаемом устройстве выбор очередного генерируемого элемента зависит только от заданной законом распределения вероятности его появления и, при этом, длина генерируемой последовательности не зависит от исходных данных. Таким образом, в предлагаемом устройстве обеспечивается более высокая степень соответствия характеристик генерируемой последовательности заданных значений набора данных характеристикам случайных процессов, протекающих в реальных системах, что, в конечном счете, приводит к повышению достоверности генерируемой последовательности заданного набора данных.Unlike the prototype device, in the proposed device, the choice of the next generated element depends only on the probability distribution of its occurrence specified by the law and, at the same time, the length of the generated sequence does not depend on the source data. Thus, in the proposed device provides a higher degree of compliance of the characteristics of the generated sequence of given values of the data set with the characteristics of random processes occurring in real systems, which, ultimately, increases the reliability of the generated sequence of a given data set.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2006119577/09A RU2313125C1 (en) | 2006-06-05 | 2006-06-05 | Generator of pseudo-random series |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2006119577/09A RU2313125C1 (en) | 2006-06-05 | 2006-06-05 | Generator of pseudo-random series |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2313125C1 true RU2313125C1 (en) | 2007-12-20 |
Family
ID=38917330
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2006119577/09A RU2313125C1 (en) | 2006-06-05 | 2006-06-05 | Generator of pseudo-random series |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2313125C1 (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ES2334007A1 (en) * | 2009-07-07 | 2010-03-03 | Universidad Politecnica De Madrid | Device and method generator of random sequences with probability distributions stabilized regarding a preferred distribution. (Machine-translation by Google Translate, not legally binding) |
RU2542903C1 (en) * | 2014-06-10 | 2015-02-27 | Федеральное государственное казенное военное образовательное учреждение высшего профессионального образования "ВОЕННАЯ АКАДЕМИЯ СВЯЗИ имени Маршала Советского Союза С.М. Буденного" Министерства обороны Российской Федерации | Random sequence generator |
RU2589348C2 (en) * | 2009-08-24 | 2016-07-10 | МАЙКРОСОФТ ТЕКНОЛОДЖИ ЛАЙСЕНСИНГ, ЭлЭлСи | Entropy pools for virtual machines |
RU2626329C1 (en) * | 2016-03-23 | 2017-07-26 | Олег Александрович Козелков | Comparator of binary numbers |
RU2717629C1 (en) * | 2019-10-08 | 2020-03-24 | федеральное государственное казенное военное образовательное учреждение высшего образования "Военная академия связи имени Маршала Советского Союза С.М. Буденного" Министерства обороны Российской Федерации | Random sequence generator |
RU2797406C1 (en) * | 2022-10-28 | 2023-06-05 | Фдеральное государственное казенное военное образовательное учреждение высшего образования ВОЕННАЯ ОРДЕНОВ ЖУКОВА И ЛЕНИНА КРАСНОЗНАМЕННАЯ АКАДЕМИЯ СВЯЗИ ИМЕНИ МАРШАЛА СОВЕТСКОГО СОЮЗА С.М. БУДЕННОГО Министерства обороны Российской Федерации | Random series generator |
-
2006
- 2006-06-05 RU RU2006119577/09A patent/RU2313125C1/en not_active IP Right Cessation
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ES2334007A1 (en) * | 2009-07-07 | 2010-03-03 | Universidad Politecnica De Madrid | Device and method generator of random sequences with probability distributions stabilized regarding a preferred distribution. (Machine-translation by Google Translate, not legally binding) |
RU2589348C2 (en) * | 2009-08-24 | 2016-07-10 | МАЙКРОСОФТ ТЕКНОЛОДЖИ ЛАЙСЕНСИНГ, ЭлЭлСи | Entropy pools for virtual machines |
US9495190B2 (en) | 2009-08-24 | 2016-11-15 | Microsoft Technology Licensing, Llc | Entropy pools for virtual machines |
RU2542903C1 (en) * | 2014-06-10 | 2015-02-27 | Федеральное государственное казенное военное образовательное учреждение высшего профессионального образования "ВОЕННАЯ АКАДЕМИЯ СВЯЗИ имени Маршала Советского Союза С.М. Буденного" Министерства обороны Российской Федерации | Random sequence generator |
RU2626329C1 (en) * | 2016-03-23 | 2017-07-26 | Олег Александрович Козелков | Comparator of binary numbers |
RU2717629C1 (en) * | 2019-10-08 | 2020-03-24 | федеральное государственное казенное военное образовательное учреждение высшего образования "Военная академия связи имени Маршала Советского Союза С.М. Буденного" Министерства обороны Российской Федерации | Random sequence generator |
RU2797406C1 (en) * | 2022-10-28 | 2023-06-05 | Фдеральное государственное казенное военное образовательное учреждение высшего образования ВОЕННАЯ ОРДЕНОВ ЖУКОВА И ЛЕНИНА КРАСНОЗНАМЕННАЯ АКАДЕМИЯ СВЯЗИ ИМЕНИ МАРШАЛА СОВЕТСКОГО СОЮЗА С.М. БУДЕННОГО Министерства обороны Российской Федерации | Random series generator |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3709157A1 (en) | Random number generator | |
US7421563B2 (en) | Hashing and serial decoding techniques | |
RU2313125C1 (en) | Generator of pseudo-random series | |
US10419004B2 (en) | NVFF monotonic counter and method of implementing same | |
US5375091A (en) | Method and apparatus for memory dynamic burn-in and test | |
US10922055B2 (en) | Random number generator and method for generating random numbers | |
US10074436B1 (en) | Memory device and data reading method thereof | |
CN109669669A (en) | Error code generation method and error code generator | |
US20120185654A1 (en) | Semiconductor apparatus and semiconductor system including random code generation circuit, and data programming method | |
CN113539334A (en) | Measurement mechanism for physically unclonable functions | |
RU2542903C1 (en) | Random sequence generator | |
KR100892723B1 (en) | Digital temperature information generator of semiconductor integrated circuit | |
US20120002487A1 (en) | Nonvolatile memory apparatus and method for processing configuration information thereof | |
CN115146769A (en) | Digital circuit module for calculating tanh function based on range addressable lookup table | |
US6691142B2 (en) | Pseudo random address generator for 0.75M cache | |
JPH04195899A (en) | Semiconductor device | |
KR100902124B1 (en) | Test circuit for memory apparatus | |
RU2395834C1 (en) | Random permutation generator | |
US20040125685A1 (en) | Pointer generator for stack | |
CN219046527U (en) | Analog-to-digital conversion circuit and image sensor | |
RU2518998C1 (en) | Device for solving linear integer programming problems | |
CN110597488A (en) | Random number generator and random number generating method | |
Zhou et al. | Design of a low power high entropy chaos-based truly random number generator | |
US20230283289A1 (en) | Analog-to-digital converter capable of quick conversion | |
CN110609672B (en) | True random number generating device and generating method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20080606 |