Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных структурах, функционирующих в модулярной системе счисления.The invention relates to the field of automation and computer engineering and can be used in computational structures operating in a modular number system.
Известно устройство (аналог) (авт.св. СССР № 1571583, МКИ G06F 7/72, БИ № 22, 1990 г.), содержащее дешифраторы, группы элементов И, элементы ИЛИ, сумматор по модулю 2, элементы И, элементы НЕ, группы элементов ИЛИ, коммутатор, шифраторы. Недостаток устройства - невозможность выполнения модульной операции умножения.A device (analog) is known (ed. St. USSR No. 1571583, MKI G06F 7/72, BI No. 22, 1990) containing decoders, groups of AND elements, OR elements, adder modulo 2, AND elements, NOT elements, element groups OR, switch, encoders. The disadvantage of this device is the inability to perform a modular operation of multiplication.
Известно также устройство (аналог) (авт.св. СССР № 1689949, МКИ G06F 7/72, БИ № 41, 1991 г.), содержащее дешифраторы, элементы И и НЕ, элемент ИЛИ-НЕ, группы элементов ИЛИ, коммутатор, группы элементов И, шифратор. Недостаток устройства - невозможность выполнения модульной операции умножения.It is also known a device (analogue) (ed. St. USSR No. 1689949, MKI G06F 7/72, BI No. 41, 1991) containing decoders, elements AND and NOT, element OR NOT, groups of elements OR, switch, groups elements And, encoder. The disadvantage of this device is the inability to perform a modular operation of multiplication.
Наиболее близким по технической сущности (прототипом к предлагаемому изобретению) является устройство (патент РФ № 2188448, МКИ G06F 7/72, БИ № 24, 2002 г.), содержащее дешифраторы, шифратор, управляемые фазовращатели, генератор гармонического сигнала, фазовращатели на фиксированное значение фазы и измеритель фазы гармонического сигнала.The closest in technical essence (the prototype of the present invention) is a device (RF patent No. 2188448, MKI G06F 7/72, BI No. 24, 2002), containing decoders, encoder, controlled phase shifters, harmonic signal generator, phase shifters to a fixed value phase and phase meter of the harmonic signal.
Недостаток прототипа - низкие функциональные возможности, заключающиеся в том, что устройство реализует выполнение исключительно аддитивной модульной операции. Это определяется алгоритмом функционирования и структурой составляющих его узлов.The disadvantage of the prototype is the low functionality, which consists in the fact that the device implements the implementation of exclusively additive modular operations. This is determined by the functioning algorithm and the structure of its constituent nodes.
Задача, на решение которой направлено заявляемое устройство, состоит в реализации проведения мультипликативных модульных операций.The task to which the claimed device is directed is to implement multiplicative modular operations.
Технический результат выражается в возможности выполнения модульной операции умножения и нахождения остатка по модулю от числа.The technical result is expressed in the ability to perform a modular operation of multiplication and finding the remainder modulo of the number.
Технический результат достигается тем, что в устройство, содержащее l дешифраторов (l=]log2[, где р - модуль устройства), l управляемых фазовращателей, генератор гармонического сигнала, измеритель фазы гармонического сигнала, (р-1) фазовращателей на фиксированные значения фазы и шифратор, причем выход генератора гармонического сигнала соединен с первым входом первого управляемого фазовращателя, выход i-го управляемого фазовращателя - с первым входом (i+1)-го управляемого фазовращателя, выход l-го управляемого фазовращателя - с первым входом измерителя фазы гармонического сигнала, второй вход которого соединен с выходом генератора гармонического сигнала, вход измерителя фазы гармонического сигнала соединен с выходом генератора гармонического сигнала через фазовращатель на фиксированное значение фазы, равное , при этом вход (p+2) измерителя фазы гармонического сигнала является тактовым входом устройства, выход измерителя фазы гармонического сигнала соединен со входом шифратора, выход которого является выходом устройства, а выходы дешифраторов подключены ко вторым входам соответствующих управляемых фазовращателей, введены (l-1) блоков умножения на константу по модулю и l блоков элементов И, причем вход первого сомножителя устройства соединен со входами блоков умножения на константу по модулю и вторым входом l-го блока элементов И, входы разрядов второго сомножителя соединены с первыми входами соответствующих блоков элементов И, выходы которых подключены к входам соответствующих дешифраторов, а выходы блоков умножения на константу по модулю соединены со вторыми входами соответствующих блоков элементов И.The technical result is achieved by the fact that in a device containing l decoders (l =] log 2 [, where p is the unit of the device), l controlled phase shifters, a harmonic signal generator, a phase meter of a harmonic signal, (p-1) phase shifters for fixed phase values and an encoder, wherein the output of the harmonic signal generator is connected to the first input of the first controlled phase shifter, the output of the i-th controlled phase shifter is connected to the first input of the (i + 1) -th controlled phase shifter, the output of the l-th controlled phase shifter - with the first input of the phase meter of the harmonic signal, the second input of which is connected to the output of the harmonic signal generator, input a harmonic signal phase meter is connected to the output of the harmonic signal generator through a phase shifter to a fixed phase value equal to wherein the input (p + 2) of the harmonic signal phase meter is the device clock input, the output of the harmonic signal phase meter is connected to the encoder input, the output of which is the device output, and the decoder outputs are connected to the second inputs of the corresponding controlled phase shifters, (l-1 ) blocks of multiplication by a constant modulo and l blocks of elements And, and the input of the first factor of the device is connected to the inputs of the blocks of multiplication by a constant modulo and the second input of the l-th block of elements And, inputs of bits the second factor are connected to the first inputs of the corresponding blocks of AND elements, the outputs of which are connected to the inputs of the corresponding decoders, and the outputs of the blocks of multiplication by a constant modulo are connected to the second inputs of the corresponding blocks of elements I.
Сущность изобретения состоит в следующем: пусть А - первый операнд, В - второй и необходимо провести операцию модульного умножения |А·В|p, где р - модуль. Представим число В в виде B=Sl-1·2l-1+Sl-2·2l-2+...+S0·20(l=]log2p[). Тогда (Si=0 либо 1, т.е. соответствует значению соответствующего разряда в двоичном представлении числа В). Произведение вида |А·2i|p можно получить при помощи блока умножения на константу по модулю (авт.св. СССР № 1617439, МКИ G06F 7/72, 1990 г.). Следовательно, для получения результата операции |А·В|p необходимо произвести последовательное сложение чисел вида |А·2i|p для тех разрядов двоичного представления числа В, Si которых равны 1. Немодульная операция - нахождение остатка по модулю от числа возможна, если операнд А равен единице, тогда на выходе устройства имеем результат операции |В|p при 2>р. Дополнительной возможностью заявляемого устройства является то, что при соответствующей коммутации его можно использовать для сложения ]log2p[ чисел по модулю.The essence of the invention is as follows: let A be the first operand, B the second, and it is necessary to carry out the operation of modular multiplication | A · B | p , where p is the module. We represent the number B in the form B = S l-1 · 2 l-1 + S l-2 · 2 l-2 + ... + S 0 · 2 0 (l =] log 2 p [). Then (S i = 0 or 1, i.e. corresponds to the value of the corresponding digit in the binary representation of the number B). The product of the form | A · 2 i | p can be obtained using the unit of multiplication by a constant modulo (ed. St. USSR No. 1617439, MKI G06F 7/72, 1990). Therefore, to obtain the result of the operation | A · B | p, it is necessary to make sequential addition of numbers of the form | A · 2 i | p for those bits of the binary representation of number B, S i of which are equal to 1. The non-modular operation — finding the remainder modulo the number is possible, if operand A is equal to one, then at the output of the device we have the result of operation | B | p for 2> p. An additional feature of the claimed device is that with appropriate switching it can be used to add] log 2 p [numbers modulo.
На фиг.1 представлена структурная схема предлагаемого устройства, где: 1 - генератор гармонического сигнала, 21÷2l (l=]log2p[) - управляемые фазовращатели, 3 - измеритель фазы гармонического сигнала, 4 - группа фазовращателей на фиксированное значение фазы , 5 - шифратор, 6 - выход устройства, 7 - вход первого сомножителя, 81÷8(l-1) - блоки умножения на константу по модулю, 91÷9l - блоки элементов И, 101÷10(l-1) - входы разрядов второго сомножителя, 111÷11l - дешифраторы. Выход генератора гармонического сигнала 1 соединен с первым входом первого управляемого фазовращателя 21, выход управляемого фазовращателя 2i - с первым входом управляемого фазовращателя 2(i+1) (; где l=]log2p[, а р - модуль устройства), выход управляемого фазовращателя 2l - с первым входом измерителя фазы гармонического сигнала 3, второй вход которого соединен с выходом генератора 1 гармонического сигнала, вход измерителя фазы гармонического сигнала 3 соединен с выходом генератора 1 гармонического сигнала через фазовращатель 4(q-2) на фиксированное значение фазы, равное , при этом вход (р+2) измерителя фазы гармонического сигнала 3 является тактовым входом устройства, выход измерителя фазы гармонического сигнала 3 соединен со входом шифратора 5, выход которого является выходом 6 устройства, вход первого сомножителя 7 устройства соединен со входами блоков умножения 8i, на константу по модулю и вторым входом l-го блока 9l, элементов И, входы разрядов 10j второго сомножителя соединены с первыми входами блоков 9m элементов И соответственно, выходы которых подключены к входам соответствующих дешифраторов 11m, выходы блоков умножения на константу по модулю 8i соединены со вторыми входами соответствующих блоков 9i элементов И, вторые входы управляемых фазовращателей 2m, соединены с выходами соответствующих дешифраторов 11m.Figure 1 shows the structural diagram of the proposed device, where: 1 - harmonic signal generator, 2 1 ÷ 2 l (l =] log 2 p [) - controlled phase shifters, 3 - phase meter of the harmonic signal, 4 - group of phase shifters at a fixed value phase 5 - encoder, 6 - output of the device, 7 - input of the first factor, 8 1 ÷ 8 (l-1) - blocks of multiplication by a constant modulo, 9 1 ÷ 9 l - blocks of elements And, 10 1 ÷ 10 (l- 1) - the inputs of the discharges of the second factor, 11 1 ÷ 11 l - decoders. The output of the harmonic signal generator 1 is connected to the first input of the first controlled phase shifter 2 1 , the output of the controlled phase shifter 2 i is connected to the first input of the controlled phase shifter 2 (i + 1) ( ; where l =] log 2 p [, and p is the device module), the output of the controlled phase shifter 2 l is with the first input of the phase meter of the harmonic signal 3, the second input of which is connected to the output of the generator 1 of the harmonic signal, input a harmonic signal phase meter 3 is connected to the output of the harmonic signal generator 1 through a phase shifter 4 (q-2) by a fixed phase value equal to while the input (p + 2) of the phase meter of the harmonic signal 3 is the clock input of the device, the output of the phase meter of the harmonic signal 3 is connected to the input of the encoder 5, the output of which is the output 6 of the device, the input of the first factor 7 of the device is connected to the inputs of the multiplication units 8 i , to a constant modulo and the second input of the l-th block 9 l , elements And, inputs of bits 10 j the second factor connected to the first inputs of blocks 9 m And, respectively, the outputs of which are connected to the inputs of the corresponding decoders 11 m , the outputs of the blocks of multiplication by a constant modulo 8 i are connected to the second inputs of the corresponding blocks 9 i of the elements And, the second inputs of the controlled phase shifters 2 m are connected to the outputs of the corresponding decoders 11 m .
На фиг.2 представлена структурная схема измерителя фазы гармонического сигнала 3, где Bx1÷Вх(p+2) - входы измерителя фазы, 121÷12p - аналоговые перемножители, 131÷13p - интеграторы, 14 - решающее устройство.Figure 2 shows the structural diagram of the phase meter of the harmonic signal 3, where Bx 1 ÷ Bx (p + 2) are the inputs of the phase meter, 12 1 ÷ 12 p are the analog multipliers, 13 1 ÷ 13 p are the integrators, 14 is the decisive device.
На фиг.3 представлена структурная схема управляемого фазовращателя 2t , где Вх1 и Вх2 - входы управляемого фазовращателя, 151÷15p - коммутаторы гармонического сигнала, 16k - линии задержки на (ω - несущая частота гармонического сигнала).Figure 3 presents the structural diagram of a controlled phase shifter 2 t , where Вх 1 and Вх 2 - inputs of a controlled phase shifter, 15 1 ÷ 15 p - harmonic signal switches, 16 k - delay lines on (ω is the carrier frequency of the harmonic signal).
Рассмотрим работу устройства. Первый сомножитель А поступает на входы блоков 8i умножения на константу по модулю, а также на второй вход блока 9l элементов И. На выходах блоков 8i умножения на константу по модулю получаем произведения вида , а на втором входе блока 9l элементов И имеем . Данные числа будут представлены в двоичном коде. На входы разрядов 10j второго сомножителя поступает второй операнд В. С выходов блоков 9l элементов И на входы дешифраторов 11m поступают числа в двоичном коде вида для тех разрядов операнда В, которые не равны нулю. В противном случае на вход соответствующего дешифратора 11 поступит двоичный позиционный код числа ноль.Consider the operation of the device. The first factor A goes to the inputs of blocks 8 i of multiplication by a constant modulo, and also to the second input of block 9 l of elements I. At the outputs of blocks 8 i of multiplication by a constant modulo we obtain products of the form , and at the second input of block 9 l elements And we have . These numbers will be presented in binary code. The second operand B arrives at the inputs of bits 10 j of the second factor. From the outputs of blocks of 9 l elements And the numbers in a binary code of the form go to the inputs of decoders 11 m for those bits of operand B that are not equal to zero. Otherwise, the binary positional code of the number zero will be input to the corresponding decoder 11.
После их преобразования в дешифраторах 11m, в унитарные коды числа поступают на Вх2 соответствующих управляемых фазовращателей 21÷2l. В соответствии со значениями унитарных кодов чисел в управляемых фазовращателях 21÷2l путем подключения коммутаторами 151÷15p соответствующих линий задержки 161÷16p-1 устанавливаются набеги фазы, равные . После прохождения гармонического сигнала с выхода генератора 1 гармонического сигнала через l фазовращателей 2i суммарный набег фазы этого сигнала будет равен .After their conversion in decoders 11 m , into unitary codes, the numbers are fed to Vx 2 of the corresponding controlled phase shifters 2 1 ÷ 2 l . In accordance with the values of unitary codes of numbers in controlled phase shifters 2 1 ÷ 2 l by connecting the switches 15 1 ÷ 15 p of the corresponding delay lines 16 1 ÷ 16 p-1 , phase incursions equal to . After passing the harmonic signal from the output of the harmonic signal generator 1 through l phase shifters 2 i, the total phase incursion of this signal will be .
Пример. Пусть p=5, А=4, В=3.Example. Let p = 5, A = 4, B = 3.
Двоичный код числа В равен 0112. Первый сомножитель поступает на вход блока 82 умножения на константу по модулю, на выходе которого получим число , на выходе блока 81 умножения на константу по модулю будет число , а на втором входе блока 93 элементов И - . На входах разрядов 102, 101 и 100 при B=3 будут соответствующие значения S2=0, S1=1 и S0=1. Следовательно после преобразования двоичных позиционных кодов , и в дешифраторах 111÷113 устройства в унитарные коды в управляемых фазовращателях 21÷23 коммутаторами 151÷155 подключаются соответствующие линии задержки 161÷163 на время, равное , и .The binary code of the number B is 011 2 . The first factor goes to the input of block 8 2 of multiplication by a constant modulo, at the output of which we get the number , at the output of block 8 1 of multiplication by a constant modulo there will be a number , and at the second input of block 9 3 elements And - . At the inputs of bits 10 2 , 10 1 and 10 0 with B = 3 there will be corresponding values S 2 = 0, S 1 = 1 and S 0 = 1. Hence after converting binary positional codes , and in decoders 11 1 ÷ 11 3 devices into unitary codes in controlled phase shifters 2 1 ÷ 2 3 by switches 15 1 ÷ 15 5 the corresponding delay lines 16 1 ÷ 16 3 are connected for a time equal to , and .
После прохождения гармонического сигнала через управляемые фазовращатели 21÷23 фаза этого сигнала на выходе управляемого фазовращателя 23 будет равна , а исходя из периодичности гармонической функции . Таким образом, суммарная фаза гармонического сигнала прямо пропорциональна числу 2. Напряжение на выходе интегратора 13 в канале измерителя фазы будет максимальным для второго номера канала. Следовательно, на выход 6 устройства после шифратора 5 поступит число 2 в двоичном коде.After the passage of the harmonic signal through the controlled phase shifters 2 1 ÷ 2 3 the phase of this signal at the output of the controlled phase shifter 2 3 will be equal to , and based on the periodicity of the harmonic function . Thus, the total phase of the harmonic signal is directly proportional to the number 2. The voltage at the output of the integrator 13 in the channel of the phase meter will be maximum for the second channel number. Therefore, the output 6 of the device after the encoder 5 will receive the number 2 in binary code.
