RU2262774C2 - Bipolar transistor manufacturing process - Google Patents
Bipolar transistor manufacturing process Download PDFInfo
- Publication number
- RU2262774C2 RU2262774C2 RU2002105963/28A RU2002105963A RU2262774C2 RU 2262774 C2 RU2262774 C2 RU 2262774C2 RU 2002105963/28 A RU2002105963/28 A RU 2002105963/28A RU 2002105963 A RU2002105963 A RU 2002105963A RU 2262774 C2 RU2262774 C2 RU 2262774C2
- Authority
- RU
- Russia
- Prior art keywords
- silicon
- layer
- polycrystalline silicon
- silicon oxide
- polycrystalline
- Prior art date
Links
Images
Landscapes
- Bipolar Transistors (AREA)
Abstract
Description
Областью применения изобретения является микроэлектроника, а именно технология изготовления интегральных схем (ИС) на биполярных транзисторах, изготовленных с использованием методов самосовмещенной технологии (ССТ).The scope of the invention is microelectronics, namely the manufacturing technology of integrated circuits (ICs) on bipolar transistors made using methods of self-combined technology (CCT).
Метод самосовмещенной технологии (Gigabit Logic Bipolar Technology advanced super self-al igned Process Technology) [1] с использованием двух слоев поликристаллического кремния для формирования базовой и эмиттерной областей транзистора позволяет существенно уменьшить размеры транзистора в плане, увеличивает степень интеграции и быстродействие ИС при одновременном снижении мощности потребления.The method of self-aligned technology (Gigabit Logic Bipolar Technology advanced super self-ignored Process Technology) [1] using two layers of polycrystalline silicon to form the base and emitter regions of the transistor can significantly reduce the size of the transistor in plan, increases the degree of integration and the performance of the IC while reducing power consumption.
Ключевым процессом ССТ технологии является процесс травления поликристаллического кремния, в местах формирования окна под эмиттер, до кремния. При этом является обязательным выполнение ряда требований к процессу травления, являющихся условием получения качественных ИС:The key process of CCT technology is the process of etching polycrystalline silicon, in the places where the window under the emitter is formed, to silicon. Moreover, it is mandatory to fulfill a number of requirements for the etching process, which are a condition for obtaining high-quality IP:
1) высокая селективность процесса травления поликристаллического кремния до кремния,1) high selectivity of the process of etching polycrystalline silicon to silicon,
2) отсутствие структурных нарушений в кремнии,2) the absence of structural disturbances in silicon,
3) отсутствие изотропного (бокового) травления поликристаллического кремния, меняющего размеры окна.3) the absence of isotropic (side) etching of polycrystalline silicon, changing the size of the window.
Известен способ жидкостного селективного травления слоя поликристаллического кремния, легированного фосфором, до кремния [2]. Недостатком данного способа - является наличие изотропного (бокового) травления поликристаллического кремния, существенно увеличивающего размеры окна эмиттера в транзисторе, за счет латеральной составляющей травления. Так, при ширине окон под эмиттер 0.8 мкм при жидкостном травлении слоя поликристаллического кремния толщиной 0,5 мкм размер эмиттера увеличивается до 1,8 мкм, т.е. более чем в 2 раза, что в большинстве случаев неприемлемо.A known method of liquid selective etching of a layer of polycrystalline silicon doped with phosphorus to silicon [2]. The disadvantage of this method is the presence of isotropic (side) etching of polycrystalline silicon, which significantly increases the size of the emitter window in the transistor, due to the lateral component of the etching. So, with a window width under the emitter of 0.8 μm, liquid etching of a layer of polycrystalline silicon with a thickness of 0.5 μm increases the size of the emitter to 1.8 μm, i.e. more than 2 times, which in most cases is unacceptable.
Этот недостаток устраняется использованием методов анизотропного (без боковой составляющей) плазмохимического травления поликристаллического кремния.This disadvantage is eliminated using the methods of anisotropic (without side component) plasma-chemical etching of polycrystalline silicon.
Известно техническое решение анизотропного плазмохимического травления слоя поликристаллического кремния до кремния [3]. Сущность предлагаемого решения [3] заключается в использовании периферии рабочей пластины, где под слоем поликристаллического кремния формируется слой диэлектрика - для контроля. Процесс травления поликристаллического кремния проводится до тех пор, пока на периферии пластины не стравливают поликристаллический кремний до диэлектрика, после чего срабатывает сигнал по спектральному датчику, реагирующему на продукты травления диэлектрика, останавливающий процесс травления. При этом в рабочих областях пластины также завершается травление поликристаллического кремния, проводимое до кремния.A technical solution is known for anisotropic plasma-chemical etching of a polycrystalline silicon layer to silicon [3]. The essence of the proposed solution [3] is to use the periphery of the working plate, where a dielectric layer is formed under a layer of polycrystalline silicon - for control. The process of etching polycrystalline silicon is carried out until polycrystalline silicon is etched on the periphery of the plate to an insulator, after which a signal is triggered by a spectral sensor that responds to the products of etching of the dielectric, which stops the etching process. Moreover, in the working areas of the wafer, etching of polycrystalline silicon, carried out before silicon, is also completed.
Недостатком данного решения [3] являются структурные нарушения, вносимые в процессе плазмохимического травления кремния, снижающие процент выхода годных ИС на пластине. Кроме того, имеет место потеря части площади пластины, используемой для контроля, что снижает съем кристаллов с пластины, а также требуется дополнительная маска на литографии для создания диэлектрика на периферии, что увеличивает трудоемкость процесса изготовления ИС.The disadvantage of this solution [3] is the structural disturbances introduced during the plasma-chemical etching of silicon, which reduce the percentage of yield of suitable ICs on the plate. In addition, there is a loss of part of the plate area used for control, which reduces the removal of crystals from the plate, and also requires an additional mask on lithography to create a dielectric on the periphery, which increases the complexity of the manufacturing process of ICs.
Наиболее близким техническим решением к предлагаемому изобретению является способ изготовления биполярного транзистора [4], включающий формирование на подложке кремния первого слоя окисла кремния и первого слоя поликристаллического кремния, легирование первого слоя поликристаллического кремния примесью базы, осаждение слоя нитрида кремния, вскрытие окон в слоях нитрида кремния, поликристаллического кремния и первого окисла кремния до кремния, травление первого слоя окисла кремния под первым слоем поликристаллического кремния, осаждение второго слоя поликристаллического кремния, проведение термообработки и образование второго слоя окисла кремния окислением второго слоя поликристаллического кремния до кремния, вскрытие окон во втором слое окисла до кремния, осаждение третьего слоя поликристаллического кремния, легирование его примесями эмиттера и базы транзистора и термообработку.The closest technical solution to the present invention is a method of manufacturing a bipolar transistor [4], which includes forming a first layer of silicon oxide and a first layer of polycrystalline silicon on a silicon substrate, doping the first layer of polycrystalline silicon with an admixture of a base, depositing a layer of silicon nitride, opening windows in layers of silicon nitride polycrystalline silicon and the first silicon oxide to silicon, etching the first layer of silicon oxide under the first layer of polycrystalline silicon, deposition the second layer of polycrystalline silicon, heat treatment and the formation of a second layer of silicon oxide by oxidation of the second layer of polycrystalline silicon to silicon, opening the windows in the second layer of silicon oxide to silicon, deposition of the third layer of polycrystalline silicon, doping it with impurities of the emitter and the base of the transistor and heat treatment.
На фиг.1.1-1.5 представлены основные этапы изготовления биполярного транзистора по способу в соответствии с прототипом [4].Figure 1.1-1.5 presents the main stages of manufacturing a bipolar transistor by the method in accordance with the prototype [4].
На фиг.1.1. представлен разрез структуры после нанесение на подложку кремния (1) первого слоя окисла кремния (2) и первого слоя поликристаллического кремния (3), легирование первого слоя поликристаллического кремния примесью базы (5), осаждение слоя нитрида кремния (4).In Fig.1.1. A section of the structure is shown after applying a first layer of silicon oxide (2) and a first layer of polycrystalline silicon (3) onto a silicon substrate (1), doping the first layer of polycrystalline silicon with an admixture of base (5), and deposition of a layer of silicon nitride (4).
На фиг.1.2. представлен разрез структуры после вскрытия (через маску фоторезиста (7)) методом плазмохимического травления окон в слоях нитрида кремния, поликристаллического кремния и окисла кремния до кремния (6) и последующего травления первого слоя окисла кремния под первым слоем поликристаллического кремния (8).In Fig.1.2. The section of the structure after opening (through the photoresist mask (7)) is presented by the method of plasma-chemical etching of windows in layers of silicon nitride, polycrystalline silicon and silicon oxide to silicon (6) and subsequent etching of the first layer of silicon oxide under the first layer of polycrystalline silicon (8).
На фиг.1.3. представлен разрез структуры после осаждения второго слоя поликристаллического кремния, при этом происходит заполнение зазоров под первым слоем поликристаллического кремния, проведения термообработки и окисления второго слоя поликристаллического кремния до кремния с образованием второго слоя окисла кремния на участках (10), при этом участки второго слоя поликристаллического кремния (9), заполняющие зазоры под первьм слоем поликристаллического кремния, не прокисляются.In Fig.1.3. a section of the structure after deposition of the second layer of polycrystalline silicon is presented, in this case, gaps are filled under the first layer of polycrystalline silicon, heat treatment and oxidation of the second layer of polycrystalline silicon are carried out to silicon with the formation of the second layer of silicon oxide in areas (10), while sections of the second layer of polycrystalline silicon (9) filling the gaps under the first layer of polycrystalline silicon are not acidified.
На фиг.1.4. представлен разрез структуры после травления второго слоя окисла кремния методом плазмохимического травления на горизонтальных участках структуры, при этом в окнах второй слой окисла кремния травится до кремния (11), на поверхности структуры - до нитрида кремния (11), второй слой окисла кремния остается только на вертикальных участках структуры (12).In figure 1.4. The section of the structure after etching of the second layer of silicon oxide by plasma-chemical etching in horizontal sections of the structure is shown, while in the windows the second layer of silicon oxide is etched to silicon (11), on the surface of the structure to etched silicon nitride (11), the second layer of silicon oxide remains only on vertical sections of the structure (12).
На фиг.1.5. представлен разрез структуры после осаждение третьего слоя поликристаллического кремния (13), легирование его примесями эмиттера (14) и примесями базы (15) транзистора, и термического отжига структуры для формирования слоев базы (22) из первого слоя поликристаллического кремния и слоев активной базы (23) и эмиттера (24) из третьего слоя поликристаллического кремния.In Fig.1.5. The section of the structure after deposition of the third layer of polycrystalline silicon (13), doping with impurities of the emitter (14) and impurities of the base (15) of the transistor, and thermal annealing of the structure to form base layers (22) from the first layer of polycrystalline silicon and active base layers (23) ) and emitter (24) from the third layer of polycrystalline silicon.
Способ изготовления биполярного транзистора [4] отвечает требованиям селективного травления слоя поликристаллического кремния до окисла кремния и отсутствия боковой составляющей травления за счет использования плазмохимического травления.A method of manufacturing a bipolar transistor [4] meets the requirements of selective etching of a layer of polycrystalline silicon to silicon oxide and the absence of a side component of etching due to the use of plasma chemical etching.
Однако содержит и ряд недостатков.However, it contains a number of disadvantages.
1) Так использование плазмохимического травления окисла кремния до кремния, дважды проводимое в [4], вносит нарушения в структурное совершенство поверхности кремния, снижающее процент выхода годных ИС.1) Thus, the use of plasma-chemical etching of silicon oxide to silicon, twice carried out in [4], introduces disturbances in the structural perfection of the silicon surface, which reduces the yield percentage of suitable ICs.
Более технологичным является жидкостное химическое травление диэлектрика на поверхности кремния.More technologically advanced is liquid chemical etching of a dielectric on a silicon surface.
2) При плазмохимическом травлении второго окисла кремния до кремния подтравливается слой нитрида кремния. А так как в технологии ИС слои нитрида кремния из за внутренних напряжений изначально не могут использоваться более 0,15-0,20 мкм, то в [4] возможен электрический пробой утоненного слоя нитрида кремния между первым и третьим слоями поликристаллического кремния в структуре ИС.2) During plasma-chemical etching of the second silicon oxide, a layer of silicon nitride is etched to silicon. Since silicon nitride layers cannot initially be used in the IC technology due to internal stresses above 0.15–0.20 μm, in [4] electrical breakdown of the thinned silicon nitride layer between the first and third layers of polycrystalline silicon in the IP structure is possible.
Это делает обоснованным введение под нитридом кремния дополнительного слоя окисла кремния, играющего также роль буфера от напряжений.This makes it reasonable to introduce an additional layer of silicon oxide under silicon nitride, which also plays the role of a stress buffer.
3) Формирование слоев активной базы и эмиттера в результате одновременной диффузии примесей бора и мышьяка из третьего слоя поликристаллического кремния, легированного обоими типами примесей, связано с возможным "проколом" базы, так как нет четкого механизма управления движением одной и другой примеси независимо.3) The formation of layers of the active base and emitter as a result of the simultaneous diffusion of boron and arsenic impurities from the third layer of polycrystalline silicon doped with both types of impurities is associated with a possible “puncture” of the base, since there is no clear mechanism for controlling the movement of one and the other impurity independently.
Целесообразно проводить раздельное легирование: вначале первой примесью - областей активной базы, затем второй примесью области эмиттера.It is advisable to conduct separate doping: first, with the first impurity — the regions of the active base, then with the second impurity — the emitter region.
Задачей настоящего изобретения является достижение комплексного технического результата, заключающегося в улучшении структурного совершенства поверхности кремния - за счет сокращения количества процессов плазмохимического травления кремния в окне эмиттера транзистора, создания надежной изоляции между слоями поликристаллического кремния, выполняющих роль электродов в транзисторе, - путем введения слоя окисла кремния под слоем нитрида кремния, а также улучшения воспроизводимости параметров физической структуры транзистора в результате раздельных процессов легирования активной базы и эмиттера, повышающих качество и процент выхода годных ИС.The objective of the present invention is to achieve a comprehensive technical result, which consists in improving the structural perfection of the silicon surface - by reducing the number of plasma-chemical etching of silicon in the emitter window of the transistor, creating reliable insulation between layers of polycrystalline silicon, which act as electrodes in the transistor, by introducing a layer of silicon oxide under a layer of silicon nitride, as well as improving the reproducibility of the parameters of the physical structure of the transistor as a result There are separate processes for doping the active base and emitter, which increase the quality and percentage of yield of suitable ICs.
Возможно два варианта достижения названного технического результата.There are two possible ways to achieve the named technical result.
В первом варианте, для достижения названного технического результата в способе изготовления биполярного транзистора, включающий формирование на подложке кремния первого слоя окисла кремния и первого слоя поликристаллического кремния, легирование первого слоя поликристаллического кремния примесью базы, осаждение слоя нитрида кремния, вскрытие окон в слоях нитрида кремния, поликристаллического кремния и окисла кремния до кремния, травление слоя окисла кремния под первым слоем поликристаллического кремния, осаждение второго слоя поликристаллического кремния, проведение термообработки и образование второго слоя окисла кремния окислением второго слоя поликристаллического кремния до кремния, вскрытие окон во втором слое окисла до кремния, осаждение третьего слоя поликристаллического кремния, легирование его примесью эмиттера транзистора и термообработку, до легирования первого слоя поликристаллического кремния на нем окислением образуют третий слой окисла кремния, вскрывают окна в слоях нитрида кремния, третьего слоя окисла кремния и первого слоя поликристаллического кремния методом плазмохимического травления до первого слоя окисла кремния, травление первого слоя окисла кремния под поликристаллическим кремнием производят жидкостным травлением, а до осаждения третьего слоя поликристаллического кремния поверхность кремния легируют примесью активной базы транзистора.In the first embodiment, in order to achieve the named technical result in a method for manufacturing a bipolar transistor, which includes forming a first layer of silicon oxide and a first layer of polycrystalline silicon on a silicon substrate, doping the first layer of polycrystalline silicon with an admixture of a base, depositing a layer of silicon nitride, opening windows in layers of silicon nitride, polycrystalline silicon and silicon oxide to silicon, etching a layer of silicon oxide under the first layer of polycrystalline silicon, deposition of the second layer of the floor crystalline silicon, heat treatment and the formation of a second layer of silicon oxide by oxidation of the second layer of polycrystalline silicon to silicon, opening the windows in the second layer of oxide to silicon, deposition of the third layer of polycrystalline silicon, doping it with an admixture of the emitter of the transistor and heat treatment, before doping the first layer of polycrystalline silicon on it by oxidation form a third layer of silicon oxide, open the windows in the layers of silicon nitride, the third layer of silicon oxide and the first layer of polycrystalline silica by plasma-chemical etching to the first layer of silicon oxide, etching of the first layer of silicon oxide under polycrystalline silicon is carried out by liquid etching, and before the deposition of the third layer of polycrystalline silicon, the silicon surface is doped with an admixture of the active base of the transistor.
Отличительными признаками предлагаемого первого варианта способа является то, что до легирования первого слоя поликристаллического кремния на нем окислением образуют третий слой окисла кремния, вскрывают окна в слоях нитрида кремния, третьего слоя окисла кремния и первого слоя поликристаллического кремния методом плазмохимического травления до первого слоя окисла кремния, травление первого слоя окисла кремния под поликристаллическим кремнием производят жидкостным травлением, а до осаждения третьего слоя поликристаллического кремния поверхность кремния легируют примесью активной базы транзистора.Distinctive features of the proposed first variant of the method is that prior to doping the first layer of polycrystalline silicon, a third layer of silicon oxide is formed on it, the windows in the layers of silicon nitride, the third layer of silicon oxide and the first layer of polycrystalline silicon are opened by plasma-chemical etching to the first layer of silicon oxide, etching of the first layer of silicon oxide under polycrystalline silicon is carried out by liquid etching, and before deposition of the third layer of polycrystalline cream The surface of silicon is doped with an admixture of the active base of the transistor.
На фиг.2.1-2.5 представлены основные этапы изготовления биполярного транзистора по первому варианту предлагаемому способу.Figure 2.1-2.5 presents the main stages of manufacturing a bipolar transistor according to the first embodiment of the proposed method.
На фиг.2.1. представлен разрез структуры после нанесения на подложку кремния (1) первого слоя окисла кремния (2) и первого слоя поликристаллического кремния (3), формирования третьего слоя окисла кремния (15), легирования через слой окисла кремния первого слоя поликристаллического кремния примесью базы (5), осаждения слоя нитрида кремния (4).In Fig.2.1. a section of the structure is shown after applying a first layer of silicon oxide (2) and a first layer of polycrystalline silicon (3) onto a silicon substrate (1), forming a third layer of silicon oxide (15), doping the first layer of polycrystalline silicon through a layer of silicon oxide with an admixture of base (5) deposition of a silicon nitride layer (4).
На фиг.2.2. представлен разрез структуры после вскрытия (под защитой фоторезиста (7)) окон в слоях нитрида кремния, третьего окисла кремния, поликристаллического кремния методом плазмохимического травления до первого слоя окисла кремния (16), затем травления первого слоя окисла кремния методом жидкостного травления до кремния с одновременным подтравливанием первого окисла кремния под первым слоем поликристаллического кремния и третьего окисла - под нитридом кремния (17).In Fig.2.2. a section of the structure after opening (under the protection of photoresist (7)) of windows in layers of silicon nitride, third silicon oxide, polycrystalline silicon by plasma-chemical etching to the first layer of silicon oxide (16) is presented, then etching the first layer of silicon oxide by liquid etching to silicon with simultaneous etching of the first silicon oxide under the first layer of polycrystalline silicon and the third oxide under silicon nitride (17).
На фиг.2.3. представлен разрез структуры после осаждения второго слоя поликристаллического кремния, в процессе которого происходит заполнение зазоров под первым слоем поликристаллического кремния и под слоем нитрида кремния, проведения термообработки и образование второго слоя окисла кремния окислением второго слоя поликристаллического кремния до кремния на участках (10)), при этом участки второго слоя поликристаллического кремния (9) под первым слоем поликристаллического кремния и под нитридом кремния не прокисляются.In Fig.2.3. The section of the structure after deposition of the second layer of polycrystalline silicon is presented, during which the gaps are filled under the first layer of polycrystalline silicon and under the layer of silicon nitride, heat treatment and the formation of the second layer of silicon oxide by oxidation of the second layer of polycrystalline silicon to silicon in areas (10)), at this, the portions of the second layer of polycrystalline silicon (9) under the first layer of polycrystalline silicon and under silicon nitride are not acidified.
На фиг.2.4 представлен разрез структуры после плазмохимического травления второго слоя окисла до кремния со дна окна и с поверхности структуры (20), второй слой окисла (12) при этом остается на торцах структуры, а также легирования кремния примесью активной базы (21).Figure 2.4 shows a section of the structure after plasma-chemical etching of the second oxide layer to silicon from the bottom of the window and from the surface of the structure (20), while the second oxide layer (12) remains at the ends of the structure, as well as doping silicon with an impurity of the active base (21).
На фиг.2.5. представлен разрез структуры после осаждения третьего слоя поликристаллического кремния (13), легирования его примесями эмиттера (14) транзистора, и термического отжига структуры для формирования слоев базы (22) диффузией примеси из первого слоя поликристаллического кремния, активной базы (23) из кремния и эмиттера (24) диффузией примеси из третьего слоя поликристаллического кремния.In Fig.2.5. The section of the structure is shown after deposition of the third layer of polycrystalline silicon (13), doping it with impurities of the emitter (14) of the transistor, and thermal annealing of the structure to form base layers (22) by diffusion of the impurity from the first layer of polycrystalline silicon, active base (23) from silicon and emitter (24) diffusion of an impurity from a third layer of polycrystalline silicon.
Указанное выполнение предлагаемого способа приводит к следующему.The specified implementation of the proposed method leads to the following.
Исключается один из двух процессов плазмохимического травления окисла кремния на поверхности кремния - первый слой окисла кремния удаляется жидкостным травлением, что снижает уровень дефектов в структуре.One of two processes of plasma-chemical etching of silicon oxide on the silicon surface is excluded - the first layer of silicon oxide is removed by liquid etching, which reduces the level of defects in the structure.
Введение третьего слоя окисла кремния под слоем нитрида кремния увеличивает общую толщину изолирующего диэлектрика, между электродами базы и эмиттера транзистора до требуемой величины, что устраняет второй недостаток способа [4].The introduction of a third layer of silicon oxide under a layer of silicon nitride increases the total thickness of the insulating dielectric between the electrodes of the base and emitter of the transistor to the desired value, which eliminates the second disadvantage of the method [4].
Проведение легирования кремния вначале примесью активной базы, затем осаждение третьего слоя поликристаллического кремния и его легирование примесью эмиттера, обеспечивает нормальную последовательность формирования структуры ССТ транзистора, исключающую прокол базы, возможный в способе [4].Carrying out the doping of silicon with an impurity of the active base first, then the deposition of the third layer of polycrystalline silicon and its doping with an emitter impurity, provides a normal sequence of formation of the structure of the CCT transistor, eliminating the puncture of the base, possible in the method [4].
Возможен второй вариант решения поставленной задачи, позволяющий исключить оба плазмохимические процесса травления окисла на кремнии.A second solution to the problem is possible, which eliminates both plasma-chemical processes of etching of oxide on silicon.
Для достижения названного технического результата во втором варианте способа изготовления биполярного транзистора, включающем нанесение на подложку кремния первого слоя окисла кремния и первого слоя поликристаллического кремния, легирование первого слоя поликристаллического кремния примесью базы, осаждение слоя нитрида кремния, вскрытие окон в слоях нитрида кремния, поликристаллического кремния и окисла кремния до кремния, травление первого слоя окисла кремния под первым слоем поликристаллического кремния, осаждение второго слоя поликристаллического кремния, проведение термообработки и образование второго слоя окисла кремния окислением второго слоя поликристаллического кремния до кремния, вскрытие окон во втором слое окисла до кремния, осаждение третьего слоя поликристаллического кремния, легирование его примесью эмиттера транзистора и термообработку, до легирования первого слоя поликристаллического кремния на нем окислением образуют третий слой окисла кремния, вскрывают окна в слоях нитрида кремния, третьего окисла кремния и первого поликристаллического кремния методом плазмохимического травления до первого слоя окисла кремния, травление первого слоя окисла кремния под поликристаллическим кремнием производят жидкостным травлением, перед вскрытием окон во втором слое окисла кремния осаждают второй слой нитрида кремния, травят его методом плазмохимического травления до второго слоя окисла кремния, а второй слой окисла кремния удаляют методом жидкостного травления, а до осаждения третьего слоя поликристаллического кремния поверхность кремния легируют примесью активной базы транзистора.To achieve the technical result in the second embodiment of the method of manufacturing a bipolar transistor, which includes applying a first layer of silicon oxide and a first layer of polycrystalline silicon onto a silicon substrate, doping the first layer of polycrystalline silicon with an admixture of a base, depositing a layer of silicon nitride, opening windows in layers of silicon nitride, polycrystalline silicon and silicon oxide to silicon, etching the first layer of silicon oxide under the first layer of polycrystalline silicon, deposition of the second layer polycrystalline silicon, heat treatment and the formation of a second layer of silicon oxide by oxidation of the second layer of polycrystalline silicon to silicon, opening windows in the second oxide layer to silicon, deposition of the third layer of polycrystalline silicon, doping it with an admixture of the transistor emitter and heat treatment, before doping the first layer of polycrystalline silicon on it by oxidation form the third layer of silicon oxide, open the windows in the layers of silicon nitride, third silicon oxide and the first polycrystalline silicon by plasma-chemical etching to the first layer of silicon oxide, etching the first layer of silicon oxide under polycrystalline silicon is performed by liquid etching, before opening the windows in the second layer of silicon oxide, a second layer of silicon nitride is deposited, etched by plasma-chemical etching to the second layer of silicon oxide, and the second layer silicon oxide is removed by liquid etching, and before the deposition of the third layer of polycrystalline silicon, the silicon surface is doped with an admixture of an active trans Torah.
Таким образом, отличительными признаками предлагаемого второго варианта изобретения является то, что до легирования первого слоя поликристаллического кремния на нем окислением образуют третий слой окисла кремния, вскрывают окна в слоях нитрида кремния, третьего окисла кремния и первого поликристаллического кремния методом плазмохимического травления до первого слоя окисла кремния, травление первого слоя окисла кремния под поликристаллическим кремнием производят жидкостным травлением, перед вскрытием окон во втором слое окисла кремния осаждают второй слой нитрида кремния, травят его методом плазмохимического травления до второго слоя окисла кремния, а второй слой окисла кремния удаляют методом жидкостного травления, а до осаждения третьего слоя поликристаллического кремния поверхность кремния легируют примесью активной базы транзистора.Thus, the distinguishing features of the proposed second embodiment of the invention is that prior to doping the first layer of polycrystalline silicon, a third layer of silicon oxide is formed on it, the windows in the layers of silicon nitride, third silicon oxide and the first polycrystalline silicon are opened by plasma-chemical etching to the first layer of silicon oxide the etching of the first layer of silicon oxide under polycrystalline silicon is carried out by liquid etching, before opening the windows in the second layer of oxide of cre Opinion is deposited on the second layer of silicon nitride, etched by plasma-chemical etching to a second layer of silicon oxide, and the second layer of silicon oxide is removed by liquid etching, and before the deposition of the third layer of polycrystalline silicon, the silicon surface is doped with an admixture of the active base of the transistor.
На фиг.3.1-3.6 представлены основные этапы изготовления биполярного транзистора по второму варианту предлагаемому способу.Figure 3.1-3.6 presents the main stages of manufacturing a bipolar transistor according to the second variant of the proposed method.
Этапы способа на фигурах 3.1, 3.2 и 3.3 полностью соответствуют этапам, показанным на фиг.2.1., 2.2. и 2.3.The steps of the method in figures 3.1, 3.2 and 3.3 fully correspond to the steps shown in figures 2.1., 2.2. and 2.3.
На фиг.3.4. представлен разрез структуры после осаждения второго слоя нитрида кремния, травления его методом плазмохимического травления на горизонтальных участках (19)) до второго слоя окисла кремния, при этом второй слой нитрида кремния остается на стенках окна (18).In figure 3.4. A section of the structure is shown after deposition of a second layer of silicon nitride, etching by plasma-chemical etching in horizontal sections (19)) to a second layer of silicon oxide, while the second layer of silicon nitride remains on the window walls (18).
На фиг.3.5. представлен разрез структуры после жидкостного травления второго слоя окисла со дна окна и с поверхности структуры (20), второй слой окисла (12) остается на торцах структуры и легирования кремния примесью активной базы (21).In Fig.3.5. The section of the structure after liquid etching of the second oxide layer from the bottom of the window and from the surface of the structure (20) is shown; the second oxide layer (12) remains at the ends of the structure and doping of silicon with an impurity of the active base (21).
На фиг.3.6. представлен разрез структуры после осаждения третьего слоя поликристаллического кремния (13), легирование его примесями эмиттера (14) транзистора и термического отжига структуры для формирования слоев базы (22) диффузией примеси из первого слоя поликристаллического кремния, активной базы (23) из кремния и эмиттера (24) диффузией примеси из третьего слоя поликристаллического кремния.In Fig.3.6. The section of the structure after deposition of the third layer of polycrystalline silicon (13), doping with transducer emitters (14) and thermal annealing of the structure to form base layers (22) by diffusion of an impurity from the first layer of polycrystalline silicon, active base (23) from silicon and emitter ( 24) diffusion of impurities from the third layer of polycrystalline silicon.
Указанное выполнение предлагаемого способа по второму варианту приводит к тому, что в дополнение к первому варианту, в результате использования маски второго слоя нитрида кремния происходит удаление как первого слоя, так и второго слоя окисла кремния жидкостным травлением, что исключает внесение дефектов в структуру кремния ИС.The specified implementation of the proposed method according to the second embodiment leads to the fact that in addition to the first embodiment, the use of a mask of a second layer of silicon nitride removes both the first layer and the second layer of silicon oxide by liquid etching, which eliminates the introduction of defects in the silicon structure of the IC.
Проведенные патентные исследования показали, что совокупность признаков предлагаемого изобретения является новой, что доказывает новизну заявляемого способа. Кроме того, патентные исследования показали, что в литературе отсутствуют данные, показывающие влияние отличительных признаков заявляемого изобретения на достижение технического результата, что подтверждает изобретательский уровень предлагаемого способа.Patent studies have shown that the set of features of the invention is new, which proves the novelty of the proposed method. In addition, patent studies have shown that in the literature there are no data showing the influence of the distinguishing features of the claimed invention on the achievement of a technical result, which confirms the inventive step of the proposed method.
Данная совокупность отличительных признаков позволяет решить поставленную задачу.This set of distinctive features allows us to solve the problem.
Пример:Example:
На подложке кремния КЭФ 1(100) окислением формируется первый слой окисла кремния, толщиной 600 
Данный пример является иллюстрацией второго варианта предлагаемого способа при формировании структуры биполярного транзистора NPN типа.This example is an illustration of the second variant of the proposed method when forming the structure of a NPN type bipolar transistor.
Литература Literature
1. Electronics Letters, 14 th April, 1983, v.l9, N 8.1. Electronics Letters, 14 th April, 1983, v.l9, N 8.
2. JP, заявка, 63 - 4492, Н 01 L 21/364, 1988.2. JP, application, 63 - 4492, H 01
3. US, патент, 4886569, Н 01 L 21/306, 1989.3. US patent, 4886569, H 01
4. Авторское свидетельство СССР N 1176774, H 01 L 21/18, 1984.4. Copyright certificate of the USSR N 1176774, H 01
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2002105963/28A RU2262774C2 (en) | 2002-03-07 | 2002-03-07 | Bipolar transistor manufacturing process |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2002105963/28A RU2262774C2 (en) | 2002-03-07 | 2002-03-07 | Bipolar transistor manufacturing process |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU2002105963A RU2002105963A (en) | 2003-11-20 |
| RU2262774C2 true RU2262774C2 (en) | 2005-10-20 |
Family
ID=35863278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2002105963/28A RU2262774C2 (en) | 2002-03-07 | 2002-03-07 | Bipolar transistor manufacturing process |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2262774C2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109870769A (en) * | 2019-03-04 | 2019-06-11 | 南京大学 | A kind of method that dry etching prepares silica optical microdisk chamber |
-
2002
- 2002-03-07 RU RU2002105963/28A patent/RU2262774C2/en active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109870769A (en) * | 2019-03-04 | 2019-06-11 | 南京大学 | A kind of method that dry etching prepares silica optical microdisk chamber |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4168073B2 (en) | Method for forming a trench isolation structure in an integrated circuit | |
| JP2000091578A (en) | Fabrication process of vertical transistor | |
| KR100286073B1 (en) | Method for manufacturing MOSFET having sidewall film | |
| JP2001024200A (en) | Semiconductor device and manufacture therefor | |
| US5882981A (en) | Mesa isolation Refill Process for Silicon on Insulator Technology Using Flowage Oxides as the Refill Material | |
| US6087241A (en) | Method of forming side dielectrically isolated semiconductor devices and MOS semiconductor devices fabricated by this method | |
| RU2262774C2 (en) | Bipolar transistor manufacturing process | |
| JP2001176983A (en) | Semiconductor device and producing method therefor | |
| JP2002026309A (en) | Manufacturing method of field-effect transistor | |
| JPH05243264A (en) | Manufacture of transistor | |
| KR19980077231A (en) | Separator for Semiconductor Device and Formation Method | |
| JPH08321607A (en) | Method of manufacturing semiconductor device | |
| JPH03116968A (en) | Manufacture of semiconductor device | |
| JPH06196498A (en) | Semiconductor device and manufacture thereof | |
| JPH098308A (en) | Transistor of semiconductor element and its manufacture | |
| JP2002164535A (en) | Insulating gate type semiconductor device and its manufacturing method | |
| JPS6115372A (en) | Semiconductor device and manufacture thereof | |
| JPH09330920A (en) | Manufacture of semiconductor device | |
| JPH023257A (en) | Semiconductor device having field shield structure and its manufacture | |
| KR20020030338A (en) | Manufacturing method for semiconductor device | |
| JPH09129876A (en) | Manufacture of semiconductor device | |
| JPH0216019B2 (en) | ||
| JPH11289082A (en) | Semiconductor device and its manufacture | |
| JPH088334A (en) | Fabrication of semiconductor device | |
| JP2000311949A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PD4A | Correction of name of patent owner | ||
| QB4A | Licence on use of patent |
Free format text: LICENCE Effective date: 20130801 |