JPH09330920A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH09330920A
JPH09330920A JP14960496A JP14960496A JPH09330920A JP H09330920 A JPH09330920 A JP H09330920A JP 14960496 A JP14960496 A JP 14960496A JP 14960496 A JP14960496 A JP 14960496A JP H09330920 A JPH09330920 A JP H09330920A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
film
oxide film
silicon
oxidation
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14960496A
Other languages
Japanese (ja)
Inventor
Yutaka Maruo
豊 丸尾
Original Assignee
Seiko Epson Corp
セイコーエプソン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing a semiconductor device which shortens bird's beak and does not give much stress to a substrate in separating LOCOS elements.
SOLUTION: A silicon nitride film 103 is selectively formed as a mask used at the time of forming a field oxide film and a side wall 105' is installed to the mask. Then a damaged layer 107 is formed in a substrate by implanting the ions 106 of an impurity, such as oxygen, silicon, argon, hydrogen, boron, or BF2 into an area proposed for the formation of the field oxide film 108. Then the oxide film 108 is formed by thermal oxidation. Therefore, only the width of the side wall which works as a mask at the time of forming the oxide film 108 can be made finer and the vertical oxidizing rate of the substrate is raised while the horizontal oxidizing rate is lowered due to the ions implanted into the substrate, resulting in shorter bird's beaks. In addition, the stress given to the substrate is reduced, because the oxidation of the substrate immediately below the side wall 105' is suppressed.
COPYRIGHT: (C)1997,JPO

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、半導体装置の製造方法に関し、特に微細化に適した素子分離形成工程に関する。 The present invention relates to relates to a method of manufacturing a semiconductor device, more particularly to isolation forming process suitable for miniaturization.

【0002】 [0002]

【従来の技術】半導体装置の製造方法において、特に素子分離形成工程に関しては公知方法としてパッド酸化膜上の選択的に形成された酸化防止膜(シリコン窒化膜) The manufacturing method of a semiconductor device, selectively formed oxide barrier layer on the pad oxide film as known methods particularly with regard to the isolation forming step (silicon nitride film)
をマスクとして酸化処理を行い、素子分離膜としてフィールド酸化膜(厚いシリコン酸化膜)を得る。 It was subjected to oxidation treatment as a mask, to obtain a field oxide film (thick silicon oxide film) as the isolation layer.

【0003】現在、微細化が進む中で、特公平2−01 [0003] In the current, advance miniaturization, especially fairness 2-01
4782、特開昭61−256650、特開平6−29 4782, JP-A-61-256650, JP-A-6-29
1113のように、フィールド酸化を行う場合のマスク層に側壁を設けることにより、フォトリソグラフィー技術の限界を越えた微細化を実現しようとした技術がある。 1113 As in, by providing the side wall as the mask layer when performing field oxide, there would the technicians to realize miniaturization beyond the limits of the photolithographic technique.

【0004】また、バーズビークを抑えるために、特開平4−080927、特開平5−041375、特開昭63−122156、特開平3−285345、特開平4−245633の様にフィールド酸化膜形成予定領域にイオン注入を施し横方向への酸化に比べ縦方向の酸化を増大させる技術があった。 [0004] In addition, in order to reduce the bird's beak, JP-A-4-080927, JP-A-5-041375, JP-A-63-122156, JP-A-3-285345, a field oxide layer forming plan area as of JP-A-4-245633 there is a technique of increasing the oxidation of the longitudinal than in the oxidation of the lateral subjected to ion implantation.

【0005】即ち、図4は従来の半導体装置の製造方法の工程順に沿ったウェーハの断面図である。 Namely, FIG. 4 is a sectional view of the wafer along the process sequence of the method for manufacturing a conventional semiconductor device. 図4に示すように、素子分離領域を形成するためにシリコン基板4 As shown in FIG. 4, the silicon substrate 4 in order to form an element isolation region
01のウェーハ上にストレス緩和のためのパッド酸化膜を熱酸化によりシリコン酸化膜402をつける。 On 01 wafers pad oxide film for stress relaxation give a silicon oxide film 402 by thermal oxidation. 次にウェーハ全面にCVD法によりシリコン窒化膜403を堆積する。 Then depositing a silicon nitride film 403 by CVD entire wafer surface. それから、レジスト膜404をウェーハ全面に塗布した後、フォトリソグラフィー法によりフィールド酸化膜の形成予定領域を選択的に開口する。 Then, after coating a resist film 404 in the entire wafer surface is selectively opened forming region of the field oxide film by photolithography.

【0006】次に図4(b)に示すようにドライエッチング法により選択的にシリコン窒化膜をエッチングする。 [0006] Next, etching selectively the silicon nitride film by dry etching as shown in Figure 4 (b).

【0007】それから、図4(c)に示すように前記シリコン窒化膜403をマスクとして、ウェット酸化、ドライ酸化、またはウェット酸化とドライ酸化を併用することによりフィールド酸化膜として厚い酸化膜405を形成し、図4(d)の構造を得る。 [0007] formed therefrom, as a mask the silicon nitride film 403 as shown in FIG. 4 (c), wet oxidation, a thick oxide film 405 as a field oxide film by a combination of dry oxidation, or wet oxidation and dry oxidation to obtain the structure of FIG. 4 (d).

【0008】 [0008]

【発明が解決しようとする課題】しかし、従来の素子分離形成工程に関しては微細化が可能かつ、バーズビークを抑えること、更に基板へのストレスを軽減することが困難という問題がある。 [SUMMARY OF THE INVENTION] However, with respect to conventional isolation formation process and can be miniaturized, to reduce the bird's beak, is further stressed problem that it is difficult to reduce to the substrate.

【0009】そこで本発明は上記問題点を解決するものであり、微細化が可能かつ、バーズビークを抑えること、更に基板へのストレスを軽減することが可能な半導体装置の製造方法を提供することにある。 [0009] The present invention has been made to solve the above problems, it can be miniaturized and to suppress the bird's beak, further to provide a method of manufacturing a semiconductor device capable of reducing the stress on the substrate is there.

【0010】 [0010]

【課題を解決するための手段】本発明は、フィールド酸化膜を形成する工程において酸化防止膜をパッド酸化膜を介して、シリコン基板上に選択的に設ける工程、前記酸化防止膜に側壁を設ける工程、前記酸化防止膜および、前記側壁をマスクとして不純物のイオン注入を行う工程、更に前記酸化防止膜および、前記側壁をマスクとして熱酸化処理を行い前記フィールド絶縁膜を形成する工程を含むことを特徴とする。 Means for Solving the Problems The present invention, through the field oxide film pad oxide film to prevent oxidation film in the step of forming a step of forming selectively on a silicon substrate, provided with a side wall on the anti-oxidation film step, the oxidation film and a step of performing ion implantation of impurities said sidewalls as a mask, further the anti-oxidation film and further comprising the step of forming the field insulating film for thermal oxidation process the sidewalls as a mask and features.

【0011】また、前記酸化防止膜に側壁を設ける工程において、側壁をシリコン酸化膜、シリコン窒化膜、ポリシリコン膜または、アモルファスシリコン膜により形成することを特徴とする。 Further, in the step of forming a sidewall on the anti-oxidation film, the sidewall silicon oxide film, a silicon nitride film, polysilicon film or, and forming an amorphous silicon film.

【0012】そして、前記側壁をマスクとして不純物のイオン注入を行う工程において、不純物をO(酸素)イオン、Si(シリコン)イオン、Ar(アルゴン)イオン、H(水素)イオン、B(ボロン)イオンまたは、B [0012] Then, in the step of performing ion implantation of impurities said sidewalls as masks, impurities O (oxygen) ions, Si (silicon) ions, Ar (argon) ions, H (hydrogen) ions, B (boron) ions or, B
F2を用いることを特徴とする。 Characterized by using F2.

【0013】 [0013]

【作用】本発明の半導体装置の製造方法によれば、フィールド酸化時のマスク層に側壁を付けることにより、フォトリソグラフィー技術を用いて開口されるスペースに比べ側壁分だけ微細化が可能となる。 According to the manufacturing method of the semiconductor device of the present invention, by attaching the side walls as a mask layer during the field oxidation, sidewall amount corresponding miniaturization compared to the space to be opened is made possible by using a photolithography technique. また、高濃度の不純物が打ち込まれることによりシリコン基板のシリコン間の結合力が下がり、酸化時に酸素と反応してシリコン酸化膜となるために必要なエネルギーが低くなる。 Further, bonding strength between the silicon of the silicon substrate is lowered by the high concentration of impurity are implanted, reacts with oxygen the energy required for the silicon oxide film becomes lower upon oxidation. そのため、イオン注入されたフィールド酸化膜形成予定領域のみ酸化レートが上がる。 Therefore, it increases ion implanted field oxide layer forming plan area only oxidation rate.

【0014】したがって、従来と同じフィールド酸化膜厚を得るための酸化時間は少なくとも良い。 [0014] Therefore, the oxidation time is at least good for obtaining the same field oxide film thickness as before. このことはマスク層端に形成されている側壁直下のシリコン基板が酸化される時間が短縮されることであり、その結果、側壁直下の基板が受けるストレスは従来に比べて軽減される。 This is that the time the silicon substrate directly under the side wall which is formed on the mask layer end is oxidized is shortened, resulting in stress on the substrate directly below the side wall is reduced as compared with the prior art.

【0015】 [0015]

【発明の実施の形態】本発明の実施の形態においては実施例をもとに以下に詳細に説明する。 It described in detail below based on examples in the embodiment of the embodiment of the present invention. 図1、図2、図3 1, 2, 3
は本発明の半導体装置の製造方法の工程順に沿ったウェーハの断面図である。 Is a cross-sectional view of the wafer along the process sequence of the method for manufacturing a semiconductor device of the present invention.

【0016】図中の101、201、301、401はシリコン基板である。 [0016] 101,201,301,401 in the figure is a silicon substrate. 102、202、302、402 102, 202, 302, and 402
は熱酸化により形成されたシリコン酸化膜である。 Is a silicon oxide film formed by thermal oxidation. 10 10
3、203、303、205、403はCVD法により形成されたシリコン窒化膜である。 3,203,303,205,403 is a silicon nitride film formed by a CVD method. 104、204、3 104,204,3
04、404はレジストである。 04,404 is a resist. 105はCVD法により形成されたシリコン酸化膜である。 105 is a silicon oxide film formed by a CVD method. 305はCVD法により形成されたポリシリコン膜またはアモルファスシリコン膜である。 305 is a polysilicon film or an amorphous silicon film formed by a CVD method. 105'、205'、305'は側壁である。 105 ', 205', 305 'is the side wall. 106、206、306はO(酸素)、Si 106, 206, 306 is O (oxygen), Si
(シリコン)、Ar(アルゴン)、H(水素)、B(ボロン)または、BF 2の不純物イオンである。 (Silicon), Ar (argon), H (hydrogen), B (boron) or an impurity ion BF 2. 107、 107,
207、307は高濃度のイオンが注入された領域である。 207, 307 is a region where a high concentration of ions have been implanted. 108、208、308、405は熱酸化により形成されたシリコン酸化膜から成るフィールド酸化膜である。 108,208,308,405 is a field oxide film made of a silicon oxide film formed by thermal oxidation. 309はポリシリコン膜またはアモルファスシリコン膜であった膜が熱酸化によりシリコン酸化膜となったものである。 309 are those films were polycrystalline silicon film or an amorphous silicon film becomes a silicon oxide film by thermal oxidation.

【0017】本発明の実施例について説明する。 The described embodiment of the present invention. まず、 First of all,
図1について説明する。 It will be described Figure 1. 図1(a)に示すように素子分離領域を形成するためにシリコン基板101のウェーハ上にストレス緩和のためのパッド酸化膜を熱酸化により数十Åから300Åの厚さのシリコン酸化膜102をつける。 The silicon oxide film 102 pad oxide film from several tens of Å by thermal oxidation of 300Å thickness for stress relaxation on a wafer of silicon substrate 101 to form a device isolation region, as shown in FIG. 1 (a) Put on. 次にウェーハ全面にCVD法により1000Åから2000Åの厚さのシリコン窒化膜103を堆積する。 Then depositing a silicon nitride film 103 from 1000Å of 2000Å thick by a CVD method on a wafer entire surface. それから、レジスト膜104をウェーハ全面に塗布した後、フォトリソグラフィー法によりフィールド酸化膜の形成予定領域を選択的に開口する。 Then, after coating a resist film 104 in the entire wafer surface is selectively opened forming region of the field oxide film by photolithography.

【0018】次に図1(b)に示すようにドライエッチング法により圧力数百mTorr下でCH 4またはCH 4 [0018] Next Figure 1 CH 4 or CH 4 at a pressure several hundred mTorr by dry etching as shown in (b)
2のエッチングガスを用いてレジスト開口部のシリコン窒化膜をエッチングする。 Etching the silicon nitride film of the resist opening portion by using an etching gas of O 2.

【0019】それから、図1(c)に示すようにCVD [0019] Then, as shown in FIG. 1 (c) CVD
法によりシリコン酸化膜105を堆積する。 Law depositing a silicon oxide film 105 by.

【0020】その後、図1(d)に示すようにドライエッチング法により圧力数Torr下でCHF 3のエッチングガスを用いてシリコン酸化膜をエッチングし、シリコン窒化膜103の端に側壁105'を形成する。 The formation then etching the silicon oxide film by using an etching gas of CHF 3 at a pressure several Torr by dry etching as shown in FIG. 1 (d), the side wall 105 'at the end of the silicon nitride film 103 to.

【0021】次に図1(e)に示すようにO(酸素)、 [0021] Next, as shown in FIG. 1 (e) O (oxygen),
Si(シリコン)、Ar(アルゴン)、H(水素)、B Si (silicon), Ar (argon), H (hydrogen), B
(ボロン)または、BF 2の不純物イオンを10 15 cm (Boron) or the impurity ions of BF 2 10 15 cm
-2以上のドーズ量で注入する。 Injecting at -2 dose. それにより不純物の入った領域107を形成する。 Thereby forming a region 107 containing the impurity.

【0022】ここで、ドーパントとしてSi(シリコン)、Ar(アルゴン)、H(水素)イオンを使用した場合、シリコン基板にはダメージを受けた層が形成され、酸化雰囲気中では酸化が促進される。 [0022] Here, Si (silicon) as a dopant, Ar (argon), when using the H (hydrogen) ions, a layer damaged is formed on the silicon substrate, oxide is promoted in an oxidizing atmosphere .

【0023】また、ドーパントとしてO(酸素)イオンを用いる場合はシリコン基板中にシリコン酸化膜SiO Further, the silicon oxide film SiO into the silicon substrate in the case of using the O (oxygen) ions as a dopant
2となるO(酸素)が入り込んでいるため酸化レートが著しく向上する。 Oxidation rate for 2 to become O (oxygen) intrudes is remarkably improved.

【0024】そして、ドーパントとしてB(ボロン)または、BF 2の不純物イオンを使用した場合は、フィールド反転耐圧を抑えるためのストッパとしての効果も期待できる。 [0024] Then, B as the dopant (boron) or, if using the impurity ions of BF 2, can be expected an effect as a stopper for suppressing field inversion withstand voltage.

【0025】それから、図1(f)に示すように前記シリコン窒化膜103と側壁105'をマスクとして、1 [0025] Then, as a mask the silicon nitride film 103 and the side wall 105 'as shown in FIG. 1 (f), 1
000℃〜1150℃の条件下でウェット酸化、ドライ酸化、またはウェット酸化とドライ酸化を併用することによりフィールド酸化膜として厚い酸化膜108を形成する。 Wet oxidation under the conditions of 000 ° C. to 1150 ° C., to form a thick oxide film 108 as a field oxide film by a combination of dry oxidation, or wet oxidation and dry oxidation.

【0026】続いて、図1(g)に示すようにシリコン窒化膜を除去する前にシリコン窒化膜上に形成された薄いシリコン酸化膜、フィールド酸化膜の上部と側壁10 [0026] Then, a thin silicon oxide film formed on the silicon nitride film before removing the silicon nitride film as shown in FIG. 1 (g), the top and side walls of the field oxide film 10
5'をフッ酸を含む溶液にてエッチングする。 5 'is etched with a solution containing hydrofluoric acid. エッチング量は側壁105'を完全に取り除く程度に行う。 Etching amount is carried out to the extent of removing the complete side wall 105 '.

【0027】次に図1(h)に示すように、100数十℃程度の熱リン酸にてシリコン窒化膜をエッチングする。 [0027] Then, as shown in FIG. 1 (h), etching the silicon nitride film at 100 dozens ℃ about hot phosphoric acid.

【0028】それから後は通常の工程を行い、MISトランジスタを形成する。 [0028] Then after performs conventional steps, to form a MIS transistor.

【0029】このように形成された素子分離領域は側壁幅だけフォトリソグラフィー法の限界以上のより狭い領域を開口でき、微細化が可能となる。 The thus formed element isolation regions can open a narrower region than the limit of photolithography by sidewall width, size reduction is made possible.

【0030】また、イオン注入により形成されたダメージ層は熱酸化の際、ダメージの無い領域に比べて1.5 Further, a damaged layer formed by ion implantation during the thermal oxidation, as compared to the area without damage 1.5
倍〜2倍の酸化速度を有するため、フィールド酸化膜形成工程におけるウェーハの縦方向の酸化速度はバーズビークが形成される横方向の酸化速度に比べて大きい。 Since having the oxidation rate of the fold to 2-fold, the longitudinal direction of the oxidation rate of the wafer in a field oxide film forming step is greater than the oxidation rate of the lateral bird's beak is formed. つまり、従来と同じ膜厚のフィールド酸化膜を得るために、少ない時間で行えるため、横方向の酸化は少なく、 In other words, in order to obtain a field oxide film having the same thickness as conventional, since performed in less time, lateral oxidation is small,
バーズビークは短くなる。 The bird's beak is shorter.

【0031】更に、バーズビークが形成される領域上のシリコン窒化膜103においては下のシリコン基板の酸化が少ないため、従来に比べて盛り上がりが少ない。 Furthermore, since less oxidation of the silicon substrate below the silicon nitride film 103 on a region where the bird's beak is formed, it is less raised than the conventional. そのため、シリコン基板にかかるストレスも少ないという効果がある。 Therefore, there is an effect that stress is small according to the silicon substrate.

【0032】次に、図2について説明する。 [0032] will be described with respect to FIG. 2. 図2(a) FIGS. 2 (a)
に示すように素子分離領域を形成するためにシリコン基板201のウェーハ上にストレス緩和のためのパッド酸化膜を熱酸化により数十Åから300Åの厚さのシリコン酸化膜202をつける。 The silicon oxide film 202 pad oxide film from several tens of Å by thermal oxidation of 300Å thickness for stress relaxation on a wafer of silicon substrate 201 to form a device isolation region as shown in wear. 次にウェーハ全面にCVD法により1000Åから2000Åの厚さのシリコン窒化膜203を堆積する。 Then depositing a silicon nitride film 203 from 1000Å of 2000Å thick by a CVD method on a wafer entire surface. それから、レジスト膜204をウェーハ全面に塗布した後、フォトリソグラフィー法によりフィールド酸化膜の形成予定領域を選択的に開口する。 Then, after coating a resist film 204 in the entire wafer surface is selectively opened forming region of the field oxide film by photolithography.

【0033】次に図2(b)に示すようにドライエッチング法により圧力数百mTorr下でCH 4またはCH 4 [0033] Next Figure 2 CH 4 or CH 4 at a pressure several hundred mTorr by dry etching as shown in (b)
2のエッチングガスを用いてレジスト開口部のシリコン窒化膜をエッチングする。 Etching the silicon nitride film of the resist opening portion by using an etching gas of O 2.

【0034】それから、図2(c)に示すようにCVD [0034] Then, CVD as shown in FIG. 2 (c)
法によりシリコン窒化膜205を堆積しする。 To depositing a silicon nitride film 205 by law.

【0035】その後、図2(d)に示すようにドライエッチング法により圧力数Torr下でCHF 3のエッチングガスを用いてシリコン酸化膜をエッチングし、シリコン窒化膜203の端に側壁205'を形成する。 [0035] Thereafter, forming a silicon oxide film is etched using an etching gas of CHF 3 at a pressure several Torr by dry etching as shown in FIG. 2 (d), the side wall 205 on the edge of the silicon nitride film 203 ' to.

【0036】次に図2(e)に示すようにO(酸素)、 [0036] Then, as shown in FIG. 2 (e) O (oxygen),
Si(シリコン)、Ar(アルゴン)、H(水素)、B Si (silicon), Ar (argon), H (hydrogen), B
(ボロン)または、の不純物イオンを10 15 cm -2以上のドーズ量で注入する。 (Boron) or the impurity ions are implanted at 10 15 cm -2 or more dose. それによりダメージを受けた領域207を形成する。 Thereby forming a region 207 damaged.

【0037】ここで、前記図1で説明したようにドーパントとしてSi(シリコン)、Ar(アルゴン)、H [0037] Here, Si as a dopant as described in FIG. 1 (silicon), Ar (argon), H
(水素)イオンを使用した場合、シリコン基板にはダメージを受けた層が形成され、酸化雰囲気中では酸化が促進される。 (Hydrogen) when using ions, a layer damaged is formed on the silicon substrate, oxide is promoted in an oxidizing atmosphere.

【0038】また、ドーパントとしてO(酸素)イオンを用いる場合はシリコン基板中にシリコン酸化膜SiO Further, the silicon oxide film SiO into the silicon substrate in the case of using the O (oxygen) ions as a dopant
2となるO(酸素)が入り込んでいるため酸化レートが著しく向上する。 Oxidation rate for 2 to become O (oxygen) intrudes is remarkably improved.

【0039】そして、ドーパントとしてB(ボロン)または、BF 2の不純物イオンを使用した場合は、フィールド反転耐圧を抑えるためのストッパとしての効果もきたいできる。 [0039] Then, B as the dopant (boron) or, if using the impurity ions of BF 2, the effect as a stopper for suppressing field inversion withstand voltage can be expected.

【0040】それから、図2(f)に示すように前記シリコン窒化膜203と側壁205'をマスクとして、1 [0040] Then, as a mask the silicon nitride film 203 and the side wall 205 'as shown in FIG. 2 (f), 1
000℃〜1150℃の条件下でウェット酸化、ドライ酸化、またはウェット酸化とドライ酸化を併用することによりフィールド酸化膜として厚い酸化膜208を形成する。 Wet oxidation under the conditions of 000 ° C. to 1150 ° C., to form a thick oxide film 208 as a field oxide film by a combination of dry oxidation, or wet oxidation and dry oxidation.

【0041】続いて、図2(g)に示すようにシリコン窒化膜を除去する前にシリコン窒化膜上に形成された薄いシリコン酸化膜とフィールド酸化膜の上部をフッ酸を含む溶液にてエッチングする。 [0041] Subsequently, etching the upper portion of the thin silicon oxide film and the field oxide film formed on the silicon nitride film before removing the silicon nitride film as shown in FIG. 2 (g) with a solution containing hydrofluoric acid to. エッチング量はフィールド酸化膜の10%〜20%を取り除く程度に行う。 Etching amount is carried out to the extent that removal of 10% to 20% of the field oxide film.

【0042】次に図2(h)に示すように、100数十℃程度の熱リン酸にてシリコン窒化膜をエッチングする。 [0042] Next, as shown in FIG. 2 (h), etching the silicon nitride film at 100 dozens ℃ about hot phosphoric acid.

【0043】それから後は通常の工程を行い、MISトランジスタを形成する。 [0043] and then later performs a normal process, to form a MIS transistor.

【0044】このように形成された素子分離領域は側壁幅だけフォトリソグラフィー法の限界以上のより狭い領域を開口でき、微細化が可能となる。 The thus formed element isolation regions can open a narrower region than the limit of photolithography by sidewall width, size reduction is made possible.

【0045】また、イオン注入により形成されたダメージ層は熱酸化の際、ダメージの無い領域に比べて1.5 Further, a damaged layer formed by ion implantation during the thermal oxidation, as compared to the area without damage 1.5
倍〜2倍の酸化速度を有するため、フィールド酸化膜形成工程におけるウェーハの縦方向の酸化速度はバーズビークが形成される横方向の酸化速度に比べて大きい。 Since having the oxidation rate of the fold to 2-fold, the longitudinal direction of the oxidation rate of the wafer in a field oxide film forming step is greater than the oxidation rate of the lateral bird's beak is formed. つまり、従来と同じ膜厚のフィールド酸化膜を得るために、少ない時間で行えるため、横方向の酸化は少なく、 In other words, in order to obtain a field oxide film having the same thickness as conventional, since performed in less time, lateral oxidation is small,
バーズビークは短くなる。 The bird's beak is shorter.

【0046】更に、バーズビークが形成される領域上のシリコン窒化膜203および側壁205'においてはその直下のシリコン基板の酸化が少ないため、従来に比べて盛り上がりが少ない。 [0046] Furthermore, since less oxidation of the silicon substrate immediately under the in silicon nitride film 203 and the sidewall 205 'of the region where the bird's beak is formed, is less raised than the conventional. そのため、シリコン基板にかかるストレスも少ないという効果がある。 Therefore, there is an effect that stress is small according to the silicon substrate.

【0047】ついで、図3について説明する。 [0047] Next, a description will be given FIG. 図3 Figure 3
(a)に示すように素子分離領域を形成するためにシリコン基板301のウェーハ上にストレス緩和のためのパッド酸化膜を熱酸化により数十Åから300Åの厚さのシリコン酸化膜302をつける。 Attaching a silicon oxide film 302 pad oxide film from several tens of Å by thermal oxidation of 300Å thickness for stress relaxation on a wafer of silicon substrate 301 to form a device isolation region, as shown in (a). 次にウェーハ全面にC Then C to the entire surface of the wafer
VD法により1000Åから2000Åの厚さのシリコン窒化膜303を堆積する。 1000Å depositing a silicon nitride film 303 having a thickness of 2000Å from the VD method. それから、レジスト膜30 Then, the resist film 30
4をウェーハ全面に塗布した後、フォトリソグラフィー法によりフィールド酸化膜の形成予定領域を選択的に開口する。 4 after coating the entire surface of the wafer is selectively opened forming region of the field oxide film by photolithography.

【0048】次に図3(b)に示すようにドライエッチング法により圧力数百mTorr下でCH 4またはCH 4 [0048] Next Figure 3 CH 4 or CH 4 at a pressure several hundred mTorr under by dry etching as shown in (b)
2のエッチングガスを用いてレジスト開口部のシリコン窒化膜をエッチングする。 Etching the silicon nitride film of the resist opening portion by using an etching gas of O 2.

【0049】それから、図3(c)に示すようにCVD [0049] Then, CVD as shown in FIG. 3 (c)
法によりポリシリコン膜またはアモルファスシリコン膜305を堆積しする。 By law to depositing the polysilicon film or an amorphous silicon film 305.

【0050】その後、図3(d)に示すようにドライエッチング法により圧力数Torr下でCHF 3のエッチングガスを用いてシリコン酸化膜をエッチングし、シリコン窒化膜303の端に側壁305'を形成する。 [0050] Thereafter, a silicon oxide film is etched using an etching gas of CHF 3 at a pressure several Torr by dry etching as shown in FIG. 3 (d), the side wall 305 'at the end of the silicon nitride film 303 formed to.

【0051】次に図3(e)に示すようにO(酸素)、 [0051] Then, as shown in FIG. 3 (e) O (oxygen),
Si(シリコン)、Ar(アルゴン)、H(水素)、B Si (silicon), Ar (argon), H (hydrogen), B
(ボロン)または、BF 2の不純物イオンを10 15 cm (Boron) or the impurity ions of BF 2 10 15 cm
-2以上のドーズ量で注入する。 Injecting at -2 dose. それによりダメージを受けた領域307を形成する。 Thereby forming a region 307 which has received the damage.

【0052】ここで、前記図1で説明したようにドーパントとしてSi(シリコン)、Ar(アルゴン)、H [0052] Here, Si as a dopant as described in FIG. 1 (silicon), Ar (argon), H
(水素)イオンを使用した場合、シリコン基板にはダメージを受けた層が形成され、酸化雰囲気中では酸化が促進される。 (Hydrogen) when using ions, a layer damaged is formed on the silicon substrate, oxide is promoted in an oxidizing atmosphere.

【0053】また、ドーパントとしてO(酸素)イオンを用いる場合はシリコン基板中にシリコン酸化膜SiO [0053] Also, the silicon oxide film SiO into the silicon substrate in the case of using the O (oxygen) ions as a dopant
2となるO(酸素)が入り込んでいるため酸化レートが著しく向上する。 Oxidation rate for 2 to become O (oxygen) intrudes is remarkably improved.

【0054】そして、ドーパントとしてB(ボロン)または、BF2の不純物イオンを使用した場合は、フィールド反転耐圧を抑えるためのストッパとしての効果も期待できる。 [0054] Then, B as the dopant (boron) or, if using the impurity ions of BF2, can be expected an effect as a stopper for suppressing field inversion withstand voltage.

【0055】それから、図3(f)に示すように前記シリコン窒化膜303と側壁305'をマスクとして、1 [0055] Then, as a mask the silicon nitride film 303 and the side wall 305 'as shown in FIG. 3 (f), 1
000℃〜1150℃の条件下でウェット酸化、ドライ酸化、またはウェット酸化とドライ酸化を併用することによりフィールド酸化膜として厚い酸化膜308を形成する。 Wet oxidation under the conditions of 000 ° C. to 1150 ° C., to form a thick oxide film 308 as a field oxide film by a combination of dry oxidation, or wet oxidation and dry oxidation. このとき、側壁305'も酸化されシリコン酸化膜となる。 In this case, the side wall 305 'is also a silicon oxide film is oxidized.

【0056】続いて、図3(g)に示すようにシリコン窒化膜を除去する前にシリコン窒化膜上に形成された薄いシリコン酸化膜、フィールド酸化膜の上部と側壁30 [0056] Then, the top and side walls of the thin silicon oxide film, a field oxide film formed on the silicon nitride film before removing the silicon nitride film as shown in FIG. 3 (g) 30
5'をフッ酸を含む溶液にてエッチングする。 5 'is etched with a solution containing hydrofluoric acid. エッチング量は側壁305'を完全に取り除く程度に行う。 Etching amount is carried out to the extent of removing the complete side wall 305 '.

【0057】次に図3(h)に示すように、100数十℃程度の熱リン酸にてシリコン窒化膜をエッチングする。 [0057] Next, as shown in FIG. 3 (h), etching the silicon nitride film at 100 dozens ℃ about hot phosphoric acid.

【0058】それから後は通常の工程を行い、MISトランジスタを形成する。 [0058] and then later performs a normal process, to form a MIS transistor.

【0059】このように形成された素子分離領域は側壁幅だけフォトリソグラフィー法の限界以上のより狭い領域を開口でき、微細化が可能となる。 [0059] The thus formed element isolation regions can open a narrower region than the limit of photolithography by sidewall width, size reduction is made possible. また側壁305' The side wall 305 '
の幅は、ポリシリコン膜またはアモルファスシリコン3 The width, the polysilicon film or amorphous silicon 3
05の膜厚を代えることにより、制御可能である。 By replacing the 05 thickness can be controlled.

【0060】また、イオン注入により形成されたダメージ層は熱酸化の際、ダメージの無い領域に比べて1.5 [0060] Also, a damaged layer formed by ion implantation during the thermal oxidation, as compared to the area without damage 1.5
倍〜2倍の酸化速度を有するため、フィールド酸化膜形成工程におけるウェーハの縦方向の酸化速度はバーズビークが形成される横方向の酸化速度に比べて大きい。 Since having the oxidation rate of the fold to 2-fold, the longitudinal direction of the oxidation rate of the wafer in a field oxide film forming step is greater than the oxidation rate of the lateral bird's beak is formed. つまり、従来と同じ膜厚のフィールド酸化膜を得るために、少ない時間で行えるため、横方向の酸化は少なく、 In other words, in order to obtain a field oxide film having the same thickness as conventional, since performed in less time, lateral oxidation is small,
バーズビークは短くなる。 The bird's beak is shorter.

【0061】更に、バーズビークが形成される領域上のシリコン窒化膜303においては下のシリコン基板の酸化が少ないため、従来に比べて盛り上がりが少ない。 [0061] Furthermore, since less oxidation of the silicon substrate below the silicon nitride film 303 on a region where the bird's beak is formed, it is less raised than the conventional. そのため、シリコン基板にかかるストレスも少ないという効果がある。 Therefore, there is an effect that stress is small according to the silicon substrate.

【0062】 [0062]

【発明の効果】以上説明したように本発明によれば以下の効果を有する。 According to the present invention described above, according to the present invention has the following advantages.

【0063】このように形成された素子分離領域は狭い領域を開口でき、微細化が可能となる。 [0063] The thus formed element isolation regions can open a narrow area, size reduction is made possible. また、イオン注入により形成されたダメージ層は熱酸化の際、より大きい酸化速度を有するため、従来より短い時間で行えるため、横方向の酸化は少なく、バーズビークは短くなる。 Further, the ion damaged layer formed by the implantation thermal oxidation, since it has a larger oxidation rate, since that allows shorter than the conventional time, lateral oxidation is small, the bird's beak is shortened.

【0064】更に、バーズビークが形成される領域上のシリコン窒化膜下のシリコン基板の酸化が少ないため、 [0064] Furthermore, since little oxidation of the silicon substrate below the silicon nitride film on a region where the bird's beak is formed,
従来に比べて盛り上がりが少く、シリコン基板にかかるストレスも少ないという効果がある。 Less is raised as compared with the conventional, there is an effect that stress is small according to the silicon substrate.

【0065】よって、より結晶欠陥の少なく、微細化が可能な素子分離を提供できる。 [0065] Thus, less of the more crystal defects, can provide isolation which can be miniaturized.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明による半導体装置の製造方法の工程順に沿ったウェーハの断面図である。 It is a cross-sectional view of the wafer along the process sequence of the method for manufacturing a semiconductor device according to the invention; FIG.

【図2】本発明による半導体装置の製造方法の工程順に沿ったウェーハの断面図である。 It is a cross-sectional view of the wafer along the process sequence of the method for manufacturing a semiconductor device according to the invention, FIG.

【図3】本発明による半導体装置の製造方法の工程順に沿ったウェーハの断面図である。 It is a cross-sectional view of the wafer along the process sequence of the method for manufacturing a semiconductor device according to the present invention; FIG.

【図4】従来の半導体装置の製造方法の工程順に沿ったウェーハの断面図である。 4 is a cross-sectional view of the wafer along the process sequence of the method for manufacturing a conventional semiconductor device.

【符号の説明】 DESCRIPTION OF SYMBOLS

101、201、301、401・・・シリコン基板 102、202、302、309、402・・・シリコン酸化膜 103、203、303、205、403・・・シリコン窒化膜 104、204、304、404・・・レジスト 105・・・シリコン酸化膜 305・・・ポリシリコン膜またはアモルファスシリコン膜 105'・・・シリコン酸化膜から成る側壁 205'・・・シリコン窒化膜から成る側壁 305'・・・ポリシリコン膜またはアモルファスシリコン膜から成る側壁 106、206、306・・・O(酸素)、Si(シリコン)、Ar(アルゴン)、H(水素)、B(ボロン) 101,201,301,401 ... silicon substrate 102,202,302,309,402 ... silicon oxide film 103,203,303,205,403 ... silicon nitride film 104,204,304,404 - · the resist 105 ... silicon oxide film 305 ... polysilicon film or an amorphous silicon film 105 '... side wall 205 made of a silicon oxide film' ... side wall 305 made of a silicon nitride film '... polysilicon sidewall made of film or an amorphous silicon film 106, 206, 306 · · · O (oxygen), Si (silicon), Ar (argon), H (hydrogen), B (boron)
または、BF2の不純物イオン 107、207、307・・・高濃度のイオンが注入された領域 108、208、308、405・・・フィールド酸化膜 Or, regions impurity ions 107, 207, 307 ... high concentration of ions of BF2 is implanted 108,208,308,405 ... field oxide film

Claims (7)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】フィールド酸化膜を形成する工程において、酸化防止膜をパッド酸化膜を介して、シリコン基板上に選択的に設ける工程、前記酸化防止膜に側壁を設ける工程、前記酸化防止膜および、前記側壁をマスクとして不純物のイオン注入を行う工程、更に前記酸化防止膜および、前記側壁をマスクとして熱酸化処理を行い前記フィールド絶縁膜を形成する工程を含むことを特徴とする半導体装置の製造方法。 In the step of forming a 1. A field oxide film, through the anti-oxidation film pad oxide film, the step of the silicon substrate selectively provided, the step of forming a sidewall on the anti-oxidation film, the oxidation film and , manufacturing steps, further wherein the antioxidant film and a semiconductor device which comprises a step of forming the field insulating film for thermal oxidation process the sidewall as a mask to perform ion implantation of an impurity of the side wall as a mask Method.
  2. 【請求項2】前記酸化防止膜に側壁を設ける工程において、側壁をシリコン酸化膜により形成することを特徴とする請求項1記載の半導体装置の製造方法。 2. A step of providing the side walls to the anti-oxidation film, a manufacturing method of a semiconductor device according to claim 1, wherein the forming a silicon oxide film sidewalls.
  3. 【請求項3】前記酸化防止膜に側壁を設ける工程において、側壁をシリコン窒化膜により形成することを特徴とする請求項1記載の半導体装置の製造方法。 3. A step of forming a sidewall on the anti-oxidation film, a manufacturing method of a semiconductor device according to claim 1, wherein the forming a sidewall of a silicon nitride film.
  4. 【請求項4】前記酸化防止膜に側壁を設ける工程において、側壁をポリシリコン膜または、アモルファスシリコン膜により形成することを特徴とする請求項1記載の半導体装置の製造方法。 4. A step of forming a sidewall on the anti-oxidation film, the sidewall polysilicon film or a method of manufacturing a semiconductor device according to claim 1, wherein the forming an amorphous silicon film.
  5. 【請求項5】前記側壁をマスクとして不純物のイオン注入を行う工程において、不純物をO(酸素)イオンを用いることを特徴とする請求項1記載の半導体装置の製造方法。 5. A process for performing ion implantation of impurities said sidewalls as a mask, a method of manufacturing a semiconductor device according to claim 1, wherein the use of the O (oxygen) ion impurities.
  6. 【請求項6】前記側壁をマスクとして不純物のイオン注入を行う工程において、不純物イオンをSi(シリコン)イオン、Ar(アルゴン)イオンまたは、H(水素)を用いることを特徴とする請求項1記載の半導体装置の製造方法。 6. A process for performing ion implantation of impurities said sidewalls as a mask, impurity ions Si (silicon) ions, Ar (argon) ions, or, according to claim 1, wherein the use of H (hydrogen) the method of manufacturing a semiconductor device.
  7. 【請求項7】前記側壁をマスクとして不純物のイオン注入を行う工程において、不純物イオンをB(ボロン)イオンまたは、BF2を用いることを特徴とする請求項1 7. A process for performing ion implantation of impurities said sidewalls as a mask, impurity ions B (boron) ions or claim 1 which comprises using the BF2
    記載の半導体装置の製造方法。 The method of manufacturing a semiconductor device according.
JP14960496A 1996-06-11 1996-06-11 Manufacture of semiconductor device Pending JPH09330920A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14960496A JPH09330920A (en) 1996-06-11 1996-06-11 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14960496A JPH09330920A (en) 1996-06-11 1996-06-11 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH09330920A true true JPH09330920A (en) 1997-12-22

Family

ID=15478846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14960496A Pending JPH09330920A (en) 1996-06-11 1996-06-11 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH09330920A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7192840B2 (en) 2002-10-30 2007-03-20 Oki Electric Industry Co., Ltd. Semiconductor device fabrication method using oxygen ion implantation
JP2009218267A (en) * 2008-03-07 2009-09-24 Fuji Electric Device Technology Co Ltd Method of manufacturing semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7192840B2 (en) 2002-10-30 2007-03-20 Oki Electric Industry Co., Ltd. Semiconductor device fabrication method using oxygen ion implantation
JP2009218267A (en) * 2008-03-07 2009-09-24 Fuji Electric Device Technology Co Ltd Method of manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
US4897364A (en) Method for locos isolation using a framed oxidation mask and a polysilicon buffer layer
US7238564B2 (en) Method of forming a shallow trench isolation structure
US5358893A (en) Isolation method for semiconductor device
US6306723B1 (en) Method to form shallow trench isolations without a chemical mechanical polish
US5807784A (en) Device isolation methods for a semiconductor device
US4839306A (en) Method of manufacturing a trench filled with an insulating material in a semiconductor substrate
US5578524A (en) Fabrication process of a semiconductor device with a wiring structure
US5416041A (en) Method for producing an insulating trench in an SOI substrate
US5059550A (en) Method of forming an element isolating portion in a semiconductor device
US6174785B1 (en) Method of forming trench isolation region for semiconductor device
US6350662B1 (en) Method to reduce defects in shallow trench isolations by post liner anneal
US5629230A (en) Semiconductor processing method of forming field oxide regions on a semiconductor substrate utilizing a laterally outward projecting foot portion
US5786263A (en) Method for forming a trench isolation structure in an integrated circuit
US6524931B1 (en) Method for forming a trench isolation structure in an integrated circuit
US5326715A (en) Method for forming a field oxide film of a semiconductor device
US5254494A (en) Method of manufacturing a semiconductor device having field oxide regions formed through oxidation
US5151381A (en) Method for local oxidation of silicon employing two oxidation steps
US5470783A (en) Method for integrated circuit device isolation
US6599792B2 (en) Semiconductor device and method for manufacturing the same
US5453395A (en) Isolation technology using liquid phase deposition
US6297109B1 (en) Method to form shallow junction transistors while eliminating shorts due to junction spiking
US6399460B1 (en) Semiconductor device
US5926721A (en) Isolation method for semiconductor device using selective epitaxial growth
US20050280113A1 (en) Semiconductor device capable of threshold voltage adjustment by applying an external voltage
US20010038121A1 (en) TDMOS device and method of fabricating TDMOS device using self-align technique