RU2206187C1 - Способ изготовления микрополосковых плат для гибридных интегральных схем - Google Patents
Способ изготовления микрополосковых плат для гибридных интегральных схем Download PDFInfo
- Publication number
- RU2206187C1 RU2206187C1 RU2001133559A RU2001133559A RU2206187C1 RU 2206187 C1 RU2206187 C1 RU 2206187C1 RU 2001133559 A RU2001133559 A RU 2001133559A RU 2001133559 A RU2001133559 A RU 2001133559A RU 2206187 C1 RU2206187 C1 RU 2206187C1
- Authority
- RU
- Russia
- Prior art keywords
- film
- boards
- integrated circuits
- thickness
- elements
- Prior art date
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
Использование: в электронной технике. Сущность изобретения: при изготовлении микрополосковых плат проводящую пленку напыляют толщиной 2-20 мкм, а антикоррозионное защитное покрытие наносят в два этапа с использованием защитной маски сначала из диэлектрической пленки на проводники и резисторы, а затем гальванически барьерное и антикоррозионное металлические покрытия - на контактные площадки и экранную заземляющую металлизацию и технологические проводники. Техническим результатом изобретения является улучшение электрических характеристик за счет снижения потерь в микрополосковых линиях и экономия драгметалла. 2 з.п. ф-лы.
Description
Изобретение относится к электронной технике, в частности к изготовлению микрополосковых плат для гибридных интегральных схем СВЧ-диапазона.
Известен способ изготовления микрополосковых плат для ГИС СВЧ, включающий подготовку поверхности подложки, напыление резистивного слоя, формирование топологии резистивных элементов, напыление проводящего слоя меди на обе стороны подложки толщиной 1 мкм с адгезионным подслоем хрома 0,01-0,03 мкм, формирование топологии проводящих элементов и технологических проводников методом фотолитографии, гальваническое наращивание толстого проводящего слоя меди толщиной 3-11 мкм, нанесение защитного золотого покрытия толщиной 1 мкм на проводящие элементы на обеих сторонах подложки гальваническим (или химическим методом) [1].
Недостатками данного способа являются высокая трудоемкость, высокий расход драг-металлов.
Известный способ изготовления микрополосковых плат - прототип, включающий очистку поверхности подложки, напыление резистивного слоя, формирование резистивных элементов, напыление проводящего слоя меди толщиной 1,2+0,2 мкм с адгезионным подслоем с сопротивлением 80-150 Ом/мм2, формирование рисунка проводящих элементов платы и технологических проводников, формирование толстого проводящего слоя меди толщиной 3 мкм гальванически, барьерного слоя никеля толщиной 0,6-0,8 мкм, формирование антикоррозионного защитного покрытия из золота 2-3 мкм, удаление технологических проводников, разделение подложки на платы, подгонку резистивных пленочных элементов до заданного номинала [2].
Недостатками данного способа являются низкие электрические характеристики и высокий расход драгметалла,
Техническим результатом изобретения является улучшение электрических характеристик за счет снижения потерь в микрополосковых линиях (МПЛ) и экономия драгметалла.
Техническим результатом изобретения является улучшение электрических характеристик за счет снижения потерь в микрополосковых линиях (МПЛ) и экономия драгметалла.
Технический результат достигается тем, что в известном способе изготовления микрополосковых плат для гибридных интегральных схем, включающем подготовку поверхности подложки, формирование резистивных пленочных элементов, напыление проводящей пленки с адгезионным подслоем, формирование топологического рисунка проводящих пленочных элементов, контактных площадок, технологических проводников и экранной заземляющей металлизации, нанесение барьерного и антикоррозионного защитного покрытия, удаление технологических проводников и разделение подложки на платы, подгонку резистивных пленочных элементов, проводящую пленку напыляют толщиной 2-20 мкм, а после формирования элементов схемы на подложку наносят защитную маску, затем через нее локально формируют антикоррозионное защитное покрытие из диэлектрической пленки на проводящие и резистивные пленочные элементы, удаляют защитную маску, а после этого наносят гальванически барьерное и антикоррозионное металлические покрытия на контактные площадки, экранную заземляющую металлизацию и технологические проводники.
Антикоррозионное защитное покрытие из диэлектрической пленки может быть сформировано осаждением углеродной алмазоподобной пленки толщиной
Антикоррозионное защитное покрытие из диэлектрической пленки может быть сформировано облучением ионами инертного газа.
Антикоррозионное защитное покрытие из диэлектрической пленки может быть сформировано облучением ионами инертного газа.
Напыление проводящей пленки толщиной 2-20 мкм позволит обеспечить прохождение сигнала по микрополосковой линии с малыми потерями мощности.
Нанесение антикоррозионного защитного покрытия в два этапа с использованием защитной маски сначала из диэлектрической пленки на проводники и резисторы, а затем на контактные площадки и экранную заземляющую металлизацию и технологические проводники позволит, во-первых, снизить площадь золочения и тем самым сократить расход драгметалла, во-вторых, снизить напряжение и повысить проводимость в структуре микрополосковых линий за счет замены гальванического нанесения части проводящей пленки на более чистую напыленную, а значит, снизить потери энергии и тем самым улучшить электрические характеристики.
Формирование антикоррозионного защитного покрытия из диэлектрической пленки без использования драгметаллов снижает напряжение в пленках, образующих микрополосковые линии, кроме того, пассивирует резистивные элементы и повышает их стабильность, а значит, улучшает электрические характеристики.
Ограничение толщины проводящей пленки более 2 мкм обусловлено величиной скин-слоя 1,4-1,9 мкм [1], а ограничение толщины менее 20 мкм обусловлено тем, что дальнейшее увеличение толщины не отражается на токопрохождении.
Ограничение толщины углеродной алмазоподобной пленки менее определяется необходимостью защиты элементов при гальваническом наращивании, а более нецелесообразно вследствие наблюдения при дальнейшем увеличении толщины постоянства защитных свойств диэлектрической пленки.
Пример 1. Берут подложку из поликора размером 48•60•0,5 мм Ще7.817.010-05 по Ще0.781.000 ТУ. Проводят подготовку поверхности подложки, например, очистку в хромовой смеси (СrO3 - 50 г, H2SO4 -900 мл, H2O - до 1 л) при нагревании до 80oС [3]. Формируют резистивные пленочные элементы вакуумным напылением через маску резистивной пленки тантала с удельным сопротивлением 100 Ом/мм. Напыляют проводящую пленку, например из меди, толщиной 6 мкм с адгезионным подслоем хрома с удельным поверхностным сопротивлением 80-150 Ом/мм2. Далее формируют топологический рисунок проводящих пленочных элементов, контактных площадок, технологических проводников и экранной заземляющей металлизации методом фотолитографии с использованием фоторезиста ФП-383. Наносят на лицевую сторону подложки маску из поликора размером 48•60•0,5 мм, вырезанную на лазерной технологической установке "Кантата-1" с использованием лазера на углекислом газе с длиной волны 10,6 мкм. Формируют антикоррозионное защитное покрытие из диэлектрической пленки через поликоровую маску локально, на незащищенные маской места, на проводящие и резистивные элементы, например, осаждением углеродной алмазоподобной пленки толщиной методом разложения метана в тлеющем разряде. Удаляют поликоровую маску с подложки. Наносят барьерное и антикоррозионное защитное покрытие на контактные площадки, экранную заземляющую металлизацию и технологические проводники гальваническим осаждением никеля (0,6-0,8 мкм) с последующим золочением (3 мкм) в пирофосфатном электролите. Удаляют технологические проводники методом фотолитографии или механически. Разделяют подложку на платы сквозной резкой алмазными дисками с внешней алмазной режущей кромкой на станке УРП-150. Проводят подгонку резистивных пленочных элементов лазерным методом, локально выжигая резистивную пленку.
Пример 2. Способ изготовления микрополосковых плат для гибридных интегральных схем проводят аналогично примеру 1, но напыляют проводящую пленку из меди толщиной 2 мкм, а антикоррозионное защитное покрытие из диэлектрической пленки формируют осаждением углеродной алмазоподобной пленки толщиной .
Пример 3. Способ изготовления микрополосковых плат для гибридных интегральных схем проводят аналогично примеру 1, но напыляют проводящую пленку из меди толщиной 20 мкм, а антикоррозионное защитное покрытие из диэлектрической пленки формируют осаждением углеродной алмазоподобной пленки толщиной .
Пример 4. Способ изготовления микрополосковых плат для гибридных интегральных схем проводят аналогично примеру 1, но антикоррозионное защитное покрытие из диэлектрической пленки формируют облучением ионами аргона энергией 50-70 КЭВ дозой 5•10-5•1 мк Кл/см2.
Пример 5. Способ изготовления микрополосковых плат для гибридных интегральных схем проводят аналогично примеру 1, но напыляют проводящую пленку из меди толщиной 1,5 мкм, а антикоррозионное защитное покрытие из диэлектрической пленки формируют осаждением углеродной алмазопоподобной пленки толщиной . При данной толщине проводящей пленки возрастают потери в микрополосковых линиях, так как толщина проводящего слоя в линиях, примерно, равна или менее скин-слоя. Кроме того, указанная толщина антикоррозионного защитного покрытия из диэлектрической пленки, в данном случае из углеродной алмазоподобной пленки, не обеспечивает надежной аникоррозионной защиты и не обеспечивает надежной защиты при гальваническом наращивании металлических слоев на контактные площадки, экранную заземляющую металлизацию и технологические проводники.
Пример 6. Способ изготовления микрополосковых плат для гибридных интегральных схем проводят аналогично примеру 1, но напыляют проводящую пленку из меди толщиной 25 мкм, а антикоррозионное защитное покрытие из диэлектрической пленки формируют осаждением углеродной алмазоподобной пленки толщиной . При данной толщине пленок не происходит дальнейшего снижения потерь в микрополосковых линиях и снижения дефектности алмазоподобных пленок, а лишь увеличивается трудоемкость изготовления схем и возрастают напряжения в структуре микрополосковых линий.
Изготовленные образцы микрополосковых плат по примерам 1-6 были использованы в вентилях и циркуляторах и исследованы на предмет снижения потерь мощности.
Образцы, изготовленные по примерам 1-4, имеют низкие потери 0-0,2 дБ.
Предлагаемый способ изготовления микрополосковых плат для ГИС позволит улучшить электрические характеристики за счет снижения потерь мощности в микрополосковых линиях по сравнению с прототипом на 0,2 дБ и сэкономить драгметалл - золото на 20%.
Источники информации
1. И.А. Бушминский, Г.В. Морозов. Конструирование и технология пленочных СВЧ-микросхем. - М.: Сов. радио", 1978, стр. 107-118.
1. И.А. Бушминский, Г.В. Морозов. Конструирование и технология пленочных СВЧ-микросхем. - М.: Сов. радио", 1978, стр. 107-118.
2. РД 110751-90. Отраслевой руководящий документ. Модули СВЧ-интегральные. Требования к конструированию микрополосковых плат. Дата введения 01.01.91 г. Утвержден и введен в действие Приказом 190 от 04.06.90 г. 1ГУ МЭП СССР. Разработчики А.Ф. Мурзков, И.И. Климачев, Л.И. Северюхина, В.А. Иовдальский, А.Ф. Савцова - прототип.
3. Ж. "Электронная техника". Сер.1. "Электроника СВЧ", вып.4 (418), 1989 г., стр. 59-61.
Claims (3)
1. Способ изготовления микрополосковых плат для гибридных интегральных схем, включающий подготовку поверхности подложки, формирование резистивных пленочных элементов, напыление проводящей пленки с адгезионным подслоем, формирование топологического рисунка проводящих пленочных элементов, контактных площадок, технологических проводников и экранной заземляющей металлизации, нанесение барьерного и антикоррозионного защитного покрытий, удаление технологических проводников и разделение подложки на платы, подгонку резистивных пленочных элементов, отличающийся тем, что проводящую пленку напыляют толщиной 2-20 мкм, а после формирования элементов схемы на подложку наносят защитную маску, затем через нее локально формируют антикоррозионное защитное покрытие из диэлектрической пленки на проводящие и резистивные пленочные элементы, удаляют защитную маску, а после этого наносят гальванически барьерное и антикоррозионное металлические покрытия на контактные площадки, экранную заземляющую металлизацию и технологические проводники.
3. Способ изготовления микрополосковых плат для гибридных интегральных схем по п.1, отличающийся тем, что антикоррозионное защитное покрытие из диэлектрической пленки формируют облучением ионами инертного газа.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2001133559A RU2206187C1 (ru) | 2001-12-10 | 2001-12-10 | Способ изготовления микрополосковых плат для гибридных интегральных схем |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2001133559A RU2206187C1 (ru) | 2001-12-10 | 2001-12-10 | Способ изготовления микрополосковых плат для гибридных интегральных схем |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2206187C1 true RU2206187C1 (ru) | 2003-06-10 |
Family
ID=29211086
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2001133559A RU2206187C1 (ru) | 2001-12-10 | 2001-12-10 | Способ изготовления микрополосковых плат для гибридных интегральных схем |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2206187C1 (ru) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2474921C1 (ru) * | 2011-08-30 | 2013-02-10 | Федеральное государственное унитарное предприятие "Научно-производственное предприятие "Исток" (ФГУП НПП "Исток") | Интегральная схема свч |
WO2013082080A1 (en) * | 2011-11-29 | 2013-06-06 | Kla-Tencor Corporation | Compact high-voltage electron gun |
-
2001
- 2001-12-10 RU RU2001133559A patent/RU2206187C1/ru not_active IP Right Cessation
Non-Patent Citations (1)
Title |
---|
РД 110751-90. Отраслевой руководящий документ. Модули СВЧ-интегральные. Требования к конструированию микрополосковых плат. 01.01.1991. БУШМИНСКИЙ И.А., МОРОЗОВ Г.В. Конструирование и технология пленочных СВЧ-микросхем. - М.: Сов. радио, 1978, с.107-118. * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2474921C1 (ru) * | 2011-08-30 | 2013-02-10 | Федеральное государственное унитарное предприятие "Научно-производственное предприятие "Исток" (ФГУП НПП "Исток") | Интегральная схема свч |
WO2013082080A1 (en) * | 2011-11-29 | 2013-06-06 | Kla-Tencor Corporation | Compact high-voltage electron gun |
US8957394B2 (en) | 2011-11-29 | 2015-02-17 | Kla-Tencor Corporation | Compact high-voltage electron gun |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5593739A (en) | Method of patterned metallization of substrate surfaces | |
CN1610486B (zh) | 制造布线电路板的方法 | |
JP7284096B2 (ja) | マイクロ波誘電部材及びその製造方法 | |
US20070226994A1 (en) | Patterns of conductive objects on a substrate and method of producing thereof | |
US20090165296A1 (en) | Patterns of conductive objects on a substrate and method of producing thereof | |
US20090061175A1 (en) | Method of forming thin film metal conductive lines | |
US7992293B2 (en) | Method of manufacturing a patterned conductive layer | |
TW201250725A (en) | Resistor and method for making same | |
CN101743639A (zh) | 用于半导体部件的接触结构及其制造方法 | |
JP2007158362A (ja) | 絶縁基板に抵抗体を形成する方法 | |
US5092958A (en) | Method of manufacturing double-sided wiring substrate | |
EP3842573A1 (en) | Method for manufacturing wiring board, and wiring board | |
CN107484330A (zh) | 高频铜银混合导电线路结构及其制作方法 | |
RU2206187C1 (ru) | Способ изготовления микрополосковых плат для гибридных интегральных схем | |
GB2159102A (en) | Process and apparatus for etching copper | |
JPH09510325A (ja) | 金属フィルムベースに部品を製造する方法 | |
RU2287875C2 (ru) | Свч гибридная интегральная схема и способ ее изготовления | |
JP7464352B2 (ja) | 配線基板およびその製造方法 | |
JPH04211189A (ja) | 回路基板の製造方法 | |
JPH04356937A (ja) | 誘電体基板上の導体間の電流誘起電気化学的デンドライト形成を防止するための組成及びコーティング | |
US20210083257A1 (en) | Electrode Tabs And Methods Of Forming | |
JP2022151392A (ja) | コイル部品およびその製造方法 | |
Booking | Laser enhanced and high speed jet selective electrodeposition | |
US5013402A (en) | Method of manufacturing double-sided wiring substrate | |
TW456164B (en) | Method for forming EMI shielding film on flexible wire and flexible printed circuit board and product manufactured by the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PC43 | Official registration of the transfer of the exclusive right without contract for inventions |
Effective date: 20160225 |
|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20161211 |