RU2189071C2 - Полупроводниковая схема, в частности, для применения в интегральном модуле - Google Patents
Полупроводниковая схема, в частности, для применения в интегральном модуле Download PDFInfo
- Publication number
- RU2189071C2 RU2189071C2 RU99105732/09A RU99105732A RU2189071C2 RU 2189071 C2 RU2189071 C2 RU 2189071C2 RU 99105732/09 A RU99105732/09 A RU 99105732/09A RU 99105732 A RU99105732 A RU 99105732A RU 2189071 C2 RU2189071 C2 RU 2189071C2
- Authority
- RU
- Russia
- Prior art keywords
- semiconductor circuit
- unit
- connecting line
- potential
- line
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/57—Protection from inspection, reverse engineering or tampering
- H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/86—Secure or tamper-resistant housings
- G06F21/87—Secure or tamper-resistant housings by means of encapsulation, e.g. for integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/2143—Clearing memory, e.g. to prevent the data from being stolen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Computer Security & Cryptography (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Microcomputers (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Semiconductor Memories (AREA)
- Organic Low-Molecular-Weight Compounds And Preparation Thereof (AREA)
Abstract
Изобретение относится к полупроводниковой схеме, которая содержит один рабочий блок со схемой управления, например с микропроцессором, и с запоминающим устройством данных, один блок инициализации рабочего блока или соответственно рабочих блоков, один рабочий блок соединен через одну выполненную разъединяемой соединительную линию (1) с одним блоком инициализации. Для повышения надежности блок инициализации после завершения изготовления полупроводниковой схемы на длительное время отделяют от рабочего блока за счет того, что соединительные линии разъединяют. Для затруднения реактивации разъединенных соединительных линий полупроводниковая схема содержит в области одной соединительной линии (1) находящуюся в соединении с блоком инициализации и/или с рабочим блоком потенциальную линию (2, 3), блок инициализации и/или рабочий блок выполнены с возможностью переведения в неактивное состояние при соединении потенциальной линии или соответственно одной из потенциальных линий (2,3) с соединительной линией (1) или соответственно с одной из соединительных линий. Технический результат: повышение защиты от нежелательных изменений. 2 с. и 8 з.п.ф-лы, 3 ил.
Description
Изобретение относится к полупроводниковой схеме, в частности, для применения в интегральном модуле, которая содержит следующие признаки:
- по меньшей мере, один рабочий блок со схемой управления, например с микропроцессором, и с запоминающим устройством данных,
- по меньшей мере, один блок инициализации для тестирования и/или для инициализации рабочего блока или, соответственно, рабочих блоков;
- по меньшей мере, один рабочий блок соединен через, по меньшей мере, одну выполненную разъединяемой соединительную линию с, по меньшей мере, одним блоком инициализации.
- по меньшей мере, один рабочий блок со схемой управления, например с микропроцессором, и с запоминающим устройством данных,
- по меньшей мере, один блок инициализации для тестирования и/или для инициализации рабочего блока или, соответственно, рабочих блоков;
- по меньшей мере, один рабочий блок соединен через, по меньшей мере, одну выполненную разъединяемой соединительную линию с, по меньшей мере, одним блоком инициализации.
В названных соответствующих ограничительной части полупроводниковых схемах запоминающее устройство данных часто выполнено в виде энергонезависимого, то есть сохраняющего информацию при отключении питания программируемого запоминающего устройства данных. При изготовлении полупроводниковой схемы, например, с помощью блока инициализации данные записывают в запоминающее устройство данных. Далее является возможным приводить рабочий блок с помощью блока инициализации в состояние, в котором он может подвергаться тестированию. Для этого блок инициализации через соединительные линии соединен с рабочим блоком. Подобные соединительные линии выполнены из проводящего материала, например из проводящего полимера, как, в частности, поликремния, или из металла.
Для повышения надежности систем, для которых применяют соответствующие ограничительной части полупроводниковые схемы, блок инициализации после изготовления полупроводниковой схемы на длительное время отделяют от рабочего блока. За счет этого надежно деактивируются функции блока инициализации так, что соответствующие нежелательные изменения являются невозможными. После изготовления соответствующей ограничительной части полупроводниковой схемы названные выше соединительные линии для этого разъединяют. Это происходит, например, за счет электрической вспышки, за счет лазерной резки или также за счет механического разделения. В частности, в случае, в котором соединительные линии прерывают за счет лазерной резки или за счет механического разделения, полупроводниковую схему затем заделывают в изолирующий материал корпуса, который обеспечивает дополнительную защиту от нежелательных изменений.
Чтобы сделать реактивирование разъединенных соединительных линий для целей манипуляции более сложным, в уровне техники известно, располагать соединительную линию в лежащем по возможности глубоко слое полупроводниковой схемы. Свободные концы разъединенной соединительной линии могут тогда быть снова соединены друг с другом только особенно дорогим и сложным образом. Для этого соединительная линия должна быть прежде всего освобождена. Это является особенно сложным, так как для этого должны быть удалены лежащие над соединительной линией слои полупроводниковой схемы без разрушения самой полупроводниковой схемы. После этого затем должно быть произведено проводящее соединение свободных концов соединительной линии. На практике это, как правило, не происходит, так как соответствующие ограничительной части полупроводниковые схемы за счет выше описанных мер являются хорошо защищенными от нежелательных изменений.
Несмотря на выгодное выполнение соответствующих ограничительной части полупроводниковых схем относительно нежелательного реактивирования блока инициализации, все таки может случиться, что полупроводниковая схема подвергается изменению.
ЕР 0172108 А1 раскрывает полупроводниковую схему в интегральном модуле, причем разъединяемая соединительная линия между схемой и выводом защищена за счет подключенной к "земле" покрывающей пластинки. Соединительная линия может быть достигнута тестовым зондом только тогда, если тестовый зонд проникнет через эту покрывающую пластинку, что приводит к короткому замыканию тестового зонда. Поэтому тестовым зондом нельзя считывать никакого сигнала с соединительной линии. Если же покрывающую пластинку удалить, то разъединенное соединение может быть снова соединено.
US 5473112 раскрывает интегральную полупроводниковую схему, в которой доступ к энергонезависимому запоминающему устройству включается логической схемой или через входные/выходные контактные штырьки с мультиплексорами. Управляющая линия мультиплексоров защищена экранирующими линиями, которые находятся на определенном потенциале. Исследование полупроводниковой микросхемы посредством считывания электронным лучом или ионного фрезерования приводит к короткому замыканию управляющей линии с экранирующей линией, за счет чего доступ через входные/выходные контактные штырьки к запоминающему устройству становится невозможным.
Задачей настоящего изобретения поэтому является предоставление в распоряжение соответствующей ограничительной части полупроводниковой схемы, которая имеет улучшенную защиту от нежелательных изменений.
Эта задача решается согласно изобретения за счет соответствующей ограничительной части полупроводниковой схемы, которая, кроме того, содержит следующие признаки:
- в области, по меньшей мере, одной соединительной линии предусмотрена, по меньшей мере, одна находящаяся в соединении с блоком инициализации или, соответственно, с блоками инициализации потенциальная линия;
- блок инициализации выполнен с возможностью переведения в неактивное состояние при соединении потенциальной линии или, соответственно, по меньшей мере, одной из потенциальных линий с соединительной линией или, соответственно, с, по меньшей мере, одной из соединительных линий.
- в области, по меньшей мере, одной соединительной линии предусмотрена, по меньшей мере, одна находящаяся в соединении с блоком инициализации или, соответственно, с блоками инициализации потенциальная линия;
- блок инициализации выполнен с возможностью переведения в неактивное состояние при соединении потенциальной линии или, соответственно, по меньшей мере, одной из потенциальных линий с соединительной линией или, соответственно, с, по меньшей мере, одной из соединительных линий.
Лежащая в основе изобретения задача решается, кроме того, за счет соответствующей ограничительной части полупроводниковой схемы, которая содержит следующие признаки:
- в области, по меньшей мере, одной соединительной линии предусмотрена, по меньшей мере, одна находящаяся в соединении с рабочим блоком или, соответственно, по меньшей мере, с одним из рабочих блоков потенциальная линия;
- рабочий блок выполнен с возможностью переведения в неактивное состояние при соединении потенциальной линии или, соответственно, по меньшей мере, одной из потенциальных линий с соединительной линией или, соответственно, с, по меньшей мере, одной из соединительных линий.
- в области, по меньшей мере, одной соединительной линии предусмотрена, по меньшей мере, одна находящаяся в соединении с рабочим блоком или, соответственно, по меньшей мере, с одним из рабочих блоков потенциальная линия;
- рабочий блок выполнен с возможностью переведения в неактивное состояние при соединении потенциальной линии или, соответственно, по меньшей мере, одной из потенциальных линий с соединительной линией или, соответственно, с, по меньшей мере, одной из соединительных линий.
С подобными потенциальными линиями реактивирование разъединенной соединительной линии значительно затрудняется. Дело в том, что потенциальные линии расположены на по возможности близком расстоянии рядом с соединительной линией, имеющей по возможности малую ширину, а именно таким образом, что при попытке контактирования соединительной линии с целью восстановления электрического соединения, возникает электрически проводящий контакт или, соответственно, короткое замыкание между соединительной линией и потенциальной линией. Подобное короткое замыкание может считываться рабочим блоком и/или блоком инициализации. При считывании подобного короткого замыкания рабочий блок и/или блок инициализации переходит в неактивное состояние, что делает невозможным выслеживание и/или изменение данных в запоминающем устройстве данных и прослеживание функций рабочего блока.
Потенциальные линии находятся предпочтительно на определенном, характерном потенциале, который может особенно просто распознаваться рабочим блоком или, соответственно, блоком инициализации. За счет этого является возможным быстрое и надежное распознавание попытки ремонта соединительной линии.
Далее является предпочтительным, если соединительная линия вместе с потенциальной линией "зарыта" в лежащем по возможности глубоко слое полупроводниковой схемы. Если в попытке манипуляции соединительная линия и потенциальная линия освобождены, тогда в полупроводниковой схеме имеется глубокая канавка, в которой соединительную линию можно только очень сложно контактировать, не вызывая короткого замыкания с лежащей рядом потенциальной линией. За счет этого получается особенно надежная полупроводниковая схема.
В форме дальнейшего развития изобретения, по меньшей мере, одна соединительная линия и, по меньшей мере, одна потенциальная линия выполнены в основном параллельно друг другу. Подобная полупроводниковая схема может изготавливаться особенно просто.
Кроме того, в области соединительной линии предусмотрены, по меньшей мере, две потенциальные линии. При подобном выполнении с несколькими потенциальными линиями вокруг соединительной линии получается особенно надежная форма выполнения соответствующей изобретению полупроводниковой схемы. А именно, тогда является почти невозможным получить доступ к соединительной линии без создания проводящего соединения с потенциальной линией, что переводит блоки полупроводниковой схемы в неактивное состояние. За счет этого получается особенно надежная полупроводниковая схема.
Наконец, согласно изобретению предусмотрено, что полупроводниковая схема окружена изолирующим корпусом. В связи с подобным изолирующим корпусом освобождение полупроводниковой схемы и соединительной линии дополнительно затрудняется так, что нежелательные изменения затрудняются.
Изобретение поясняется ниже более подробно чертежами на одном примере выполнения.
Фигура 1 показывает отрезок соединительной линии соответствующей изобретению полупроводниковой схемы в виде сверху;
фигура 2 показывает отрезок соединительной линии с фигуры 1 в поперечном сечении;
фигура 3 показывает отрезок соответствующей изобретению соединительной линии с фигуры 2 после попытки соединения.
фигура 2 показывает отрезок соединительной линии с фигуры 1 в поперечном сечении;
фигура 3 показывает отрезок соответствующей изобретению соединительной линии с фигуры 2 после попытки соединения.
Фигура 1 показывает вырез из соответствующей изобретению полупроводниковой схемы.
Полупроводниковая схема содержит не показанный в этом виде рабочий блок и также не показанный в этом виде блок инициализации, которые находятся между собой в соединении посредством соединительной линии 1 с шириной порядка 1 мкм. После изготовления полупроводниковой схемы соединительная линия 1 является разъединенной в месте разъединения А-В. В области соединительной линии 1 и на расстоянии от нее порядка 1 мкм предусмотрены далее первая потенциальная линия 2 и вторая потенциальная линия 3. Потенциальная линия 2 и потенциальная линия 3 находятся на определенном потенциале, который может считываться как рабочим блоком, так также в блоком инициализации.
Фигура 2 показывает вырез полупроводниковой схемы с фигуры 1 в месте разъединения А-В в поперечном сечении.
Как особенно хорошо видно в этом виде, соединительная линия 1, первая потенциальная линия 2 и вторая потенциальная линия 3 расположены в глубоком слое полупроводниковой схемы, окруженной корпусом 4.
Фигура 3 показывает отрезок соответствующей изобретению полупроводниковой схемы с фигуры 2 после попытки снова соединить друг с другом прерванные концы соединительной линии 1 в месте разъединения А-В.
Для этой цели корпус 4 снят до высоты того слоя полупроводниковой схемы, в котором лежат соединительная линия 1, первая потенциальная линия 2 и вторая потенциальная линия 3. При этом в области места разъединения А-В возникла канавка 5, которая проходит внутрь корпуса 4 настолько, что соединительная линия 1 лежит свободно. При этом были освобождены также первая потенциальная линия 2 и вторая потенциальная линия 3.
После заполнения канавки 5 электрически проводящей массой 6 свободные концы соединительной линии 1 снова электрически соединены друг с другом. При этом создается также электрически проводящее соединение между соединительной линией 1, первой потенциальной линией 2 и второй потенциальной линией 3. Это опрашивается как рабочим блоком, так и блоком инициализации так, что оба блока переводятся в неактивное состояние, которое препятствует выслеживанию данных в рабочем блоке.
Claims (10)
1. Полупроводниковая схема с улучшенной защитой от нежелательных изменений, содержащая, по меньшей мере, один рабочий блок со схемой управления и с запоминающим устройством, а также, по меньшей мере, один блок инициализации для тестирования и/или инициализации рабочего блока или соответственно рабочих блоков, при этом, по меньшей мере, один рабочий блок соединен через, по меньшей мере, одну выполненную разъединяемой соединительную линию с, по меньшей мере, одним блоком инициализации, отличающаяся тем, что в области, по меньшей мере, одной соединительной линии (1) предусмотрена, по меньшей мере, одна соединенная с блоком или блоками инициализации потенциальная линия (2, 3), а блок инициализации выполнен с возможностью его перехода в неактивное состояние в случае соединения, по меньшей мере, одной из потенциальных линий (2, 3) с, по меньшей мере, одной из соединительных линий (1).
2. Полупроводниковая схема по п. 1, отличающаяся тем, что она применена в интегральном модуле.
3. Полупроводниковая схема по одному из пп. 1 и 2, отличающаяся тем, что, по меньшей мере, одна соединительная линия (1) и, по меньшей мере, одна потенциальная линия (2, 3) выполнены параллельными одна другой.
4. Полупроводниковая схема по одному из пп. 1-3, отличающаяся тем, что в области соединительной линии (1) предусмотрены, по меньшей мере, две потенциальные линии (2, 3).
5. Полупроводниковая схема по одному из пп. 1-4, отличающаяся тем, что полупроводниковая схема окружена изолирующим корпусом (4).
6. Полупроводниковая схема с улучшенной защитой от нежелательных изменений, содержащая, по меньшей мере, один рабочий блок со схемой управления и с запоминающим устройством, а также, по меньшей мере, один блок инициализации для тестирования и/или инициализации рабочего блока или соответственно рабочих блоков, при этом, по меньшей мере, один рабочий блок соединен через, по меньшей мере, одну выполненную разъединяемой соединительную линию с, по меньшей мере, одним блоком инициализации, отличающаяся тем, что в области, по меньшей мере, одной соединительной линии (1) предусмотрена, по меньшей мере, одна соединенная с рабочим блоком или соответственно по меньшей мере, с одним из рабочих блоков потенциальная линия (2, 3), а рабочий блок выполнен с возможностью его перехода в неактивное состояние в случае соединения, по меньшей мере, одной из потенциальных линий (2, 3) с, по меньшей мере, одной из соединительных линий (1).
7. Полупроводниковая схема по п. 6, отличающаяся тем, что она применена в интегральном модуле.
8. Полупроводниковая схема по одному из пп. 6 и 7, отличающаяся тем, что по меньшей мере, одна соединительная линия (1) и, по меньшей мере, одна потенциальная линия (2, 3) выполнены параллельно одна другой.
9. Полупроводниковая схема по любому из пп. 6-8, отличающаяся тем, что в области соединительной линии (1) предусмотрены, по меньшей мере, две потенциальные линии (2, 3).
10. Полупроводниковая схема по одному из пп. 6-9, отличающаяся тем, что полупроводниковая схема окружена изолирующим корпусом (4).
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19634135A DE19634135C2 (de) | 1996-08-23 | 1996-08-23 | Halbleiterschaltung, insbesondere zur Verwendung in einem integrierten Baustein |
| DE19634135.3 | 1996-08-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU99105732A RU99105732A (ru) | 2001-03-10 |
| RU2189071C2 true RU2189071C2 (ru) | 2002-09-10 |
Family
ID=7803529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU99105732/09A RU2189071C2 (ru) | 1996-08-23 | 1997-07-10 | Полупроводниковая схема, в частности, для применения в интегральном модуле |
Country Status (13)
| Country | Link |
|---|---|
| US (1) | US6078537A (ru) |
| EP (1) | EP0920659B1 (ru) |
| JP (1) | JP3305330B2 (ru) |
| KR (1) | KR100311119B1 (ru) |
| CN (1) | CN1129826C (ru) |
| AT (1) | ATE219260T1 (ru) |
| BR (1) | BR9711641A (ru) |
| DE (2) | DE19634135C2 (ru) |
| ES (1) | ES2178783T3 (ru) |
| IN (1) | IN191987B (ru) |
| RU (1) | RU2189071C2 (ru) |
| UA (1) | UA56177C2 (ru) |
| WO (1) | WO1998008154A1 (ru) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080161989A1 (en) * | 1995-06-07 | 2008-07-03 | Automotive Technologies International, Inc. | Vehicle Diagnostic or Prognostic Message Transmission Systems and Methods |
| US8036788B2 (en) * | 1995-06-07 | 2011-10-11 | Automotive Technologies International, Inc. | Vehicle diagnostic or prognostic message transmission systems and methods |
| DE50013937D1 (de) * | 2000-08-21 | 2007-02-15 | Infineon Technologies Ag | Vorrichtung zum Schutz einer integrierten Schaltung |
| JP6294530B2 (ja) * | 2017-03-22 | 2018-03-14 | ヒューレット パッカード エンタープライズ デベロップメント エル ピーＨｅｗｌｅｔｔ Ｐａｃｋａｒｄ Ｅｎｔｅｒｐｒｉｓｅ Ｄｅｖｅｌｏｐｍｅｎｔ ＬＰ | 電子デバイス用シールド |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4131942A (en) * | 1977-01-10 | 1978-12-26 | Xerox Corporation | Non-volatile storage module for a controller |
| FR2569054B1 (fr) * | 1984-08-10 | 1986-11-28 | Eurotechnique Sa | Dispositif de neutralisation de l'acces a une zone a proteger d'un circuit integre |
| DE3706251A1 (de) * | 1986-02-28 | 1987-09-03 | Canon Kk | Halbleitervorrichtung |
| GB2206431B (en) * | 1987-06-30 | 1991-05-29 | Motorola Inc | Data card circuits |
| US4933898A (en) * | 1989-01-12 | 1990-06-12 | General Instrument Corporation | Secure integrated circuit chip with conductive shield |
| US5369299A (en) * | 1993-07-22 | 1994-11-29 | National Semiconductor Corporation | Tamper resistant integrated circuit structure |
| US5473112A (en) * | 1993-09-13 | 1995-12-05 | Vlsi Technology, Inc. | Security circuitry with select line and data line shielding |
| US5721837A (en) * | 1993-10-28 | 1998-02-24 | Elonex I.P. Holdings, Ltd. | Micro-personal digital assistant including a temperature managed CPU |
-
1996
- 1996-08-23 DE DE19634135A patent/DE19634135C2/de not_active Expired - Fee Related
-
1997
- 1997-07-10 WO PCT/DE1997/001460 patent/WO1998008154A1/de active IP Right Grant
- 1997-07-10 JP JP51023698A patent/JP3305330B2/ja not_active Expired - Fee Related
- 1997-07-10 RU RU99105732/09A patent/RU2189071C2/ru active
- 1997-07-10 ES ES97932758T patent/ES2178783T3/es not_active Expired - Lifetime
- 1997-07-10 AT AT97932758T patent/ATE219260T1/de active
- 1997-07-10 BR BR9711641A patent/BR9711641A/pt not_active Application Discontinuation
- 1997-07-10 EP EP97932758A patent/EP0920659B1/de not_active Expired - Lifetime
- 1997-07-10 DE DE59707516T patent/DE59707516D1/de not_active Expired - Lifetime
- 1997-07-10 CN CN97197407A patent/CN1129826C/zh not_active Expired - Lifetime
- 1997-07-21 IN IN1358CA1997 patent/IN191987B/en unknown
- 1997-10-07 UA UA99020999A patent/UA56177C2/ru unknown
-
1999
- 1999-02-11 KR KR1019997001129A patent/KR100311119B1/ko not_active IP Right Cessation
- 1999-02-23 US US09/255,992 patent/US6078537A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP3305330B2 (ja) | 2002-07-22 |
| EP0920659A1 (de) | 1999-06-09 |
| JP2000502510A (ja) | 2000-02-29 |
| EP0920659B1 (de) | 2002-06-12 |
| CN1129826C (zh) | 2003-12-03 |
| WO1998008154A1 (de) | 1998-02-26 |
| IN191987B (ru) | 2004-01-31 |
| KR100311119B1 (ko) | 2001-11-03 |
| ATE219260T1 (de) | 2002-06-15 |
| ES2178783T3 (es) | 2003-01-01 |
| DE59707516D1 (de) | 2002-07-18 |
| KR20000068112A (ko) | 2000-11-25 |
| US6078537A (en) | 2000-06-20 |
| DE19634135C2 (de) | 1998-07-02 |
| BR9711641A (pt) | 1999-08-24 |
| CN1228853A (zh) | 1999-09-15 |
| DE19634135A1 (de) | 1998-02-26 |
| UA56177C2 (ru) | 2003-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Helfmeier et al. | Breaking and entering through the silicon | |
| US7946500B2 (en) | Memory card and semiconductor device | |
| US5880523A (en) | Anti-tamper integrated circuit | |
| US6414884B1 (en) | Method and apparatus for securing electronic circuits | |
| EP1079430B1 (en) | A method of manufacturing a semiconductor device | |
| US4446475A (en) | Means and method for disabling access to a memory | |
| JPH0787237B2 (ja) | 集積回路チップ | |
| JP3454471B2 (ja) | 半導体装置 | |
| US20080278217A1 (en) | Protection for circuit boards | |
| RU2263372C2 (ru) | Интегральная микросхема (имс) с защитой от анализа и способ ее изготовления | |
| BRPI0613561A2 (pt) | método de segurança para proteção de dados | |
| KR20000052449A (ko) | 식별 정보를 구비한 데이타 기억 매체 | |
| RU2181908C2 (ru) | Разъем для устройства считывания карточки со встроенной микросхемой и устройство считывания карточки с таким разъемом | |
| US10489614B2 (en) | Tamper detecting cases | |
| JP6635276B2 (ja) | 攻撃検知機能を備える電子装置、その設計方法及びその製造方法 | |
| UA55561C2 (ru) | Схема соединения функциональных устройств, обеспечивающая возможность контроля устройств с помощью последовательного опроса | |
| RU2189071C2 (ru) | Полупроводниковая схема, в частности, для применения в интегральном модуле | |
| US6072328A (en) | IC devices with a built-in circuit for protecting internal information | |
| JPH10505959A (ja) | キャリア・モジュール | |
| JP3544168B2 (ja) | 電子装置及びその製造方法 | |
| JP2520857B2 (ja) | 集積半導体回路 | |
| JP3677215B2 (ja) | Ｉｃカード | |
| CN100428201C (zh) | 识别对数据存储设备某些部分的未授权访问的系统和方法 | |
| US5925928A (en) | Data carrier card, assembly of at least two data carrier cards and method of accessing at least one of the data carrier cards | |
| MXPA99001741A (en) | Semiconductor circuit secure against outside accesses |