KR20000068112A - 집적 모듈내에서 사용되는 반도체 회로 - Google Patents

집적 모듈내에서 사용되는 반도체 회로 Download PDF

Info

Publication number
KR20000068112A
KR20000068112A KR1019997001129A KR19997001129A KR20000068112A KR 20000068112 A KR20000068112 A KR 20000068112A KR 1019997001129 A KR1019997001129 A KR 1019997001129A KR 19997001129 A KR19997001129 A KR 19997001129A KR 20000068112 A KR20000068112 A KR 20000068112A
Authority
KR
South Korea
Prior art keywords
assembly
initialization
connection line
semiconductor circuit
line
Prior art date
Application number
KR1019997001129A
Other languages
English (en)
Other versions
KR100311119B1 (ko
Inventor
안겔라 첼너
안드레아스 라에슈마이어
볼프강 포크란트
Original Assignee
칼 하인쯔 호르닝어
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 칼 하인쯔 호르닝어, 지멘스 악티엔게젤샤프트 filed Critical 칼 하인쯔 호르닝어
Publication of KR20000068112A publication Critical patent/KR20000068112A/ko
Application granted granted Critical
Publication of KR100311119B1 publication Critical patent/KR100311119B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/86—Secure or tamper-resistant housings
    • G06F21/87—Secure or tamper-resistant housings by means of encapsulation, e.g. for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2143—Clearing memory, e.g. to prevent the data from being stolen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

본 발명은 반도체 회로 특히, 집적 모듈내에서 사용하기 위한 반도체 회로에 관한 것이고, 이러한 반도체 회로는 이하의 특성을 가진다:
-마이크로프로세서와 같은 구동 회로 및 데이터 메모리를 가진 적어도 하나의 동작 어셈블리를 포함하며;
-동작 어셈블리를 테스팅 및/또는 초기화하기 위한 적어도 하나의 초기화 어셈블리를 포함하고: 및
-적어도 하나의 동작 어셈블리는 단로가 가능하도록 설계되는 적어도 하나의 접속 라인(1)을 통해 적어도 하나의 초기화 어셈블리에 접속된다.
신뢰성을 향상시키기 위해, 반도체 회로가 완결된 이후에 접속 라인을 단로시킴으로써 초기화 어셈블리는 동작 어셈블리로부터 영구히 단로된다.
단로된 접속 라인이 재활성화되는 것을 더욱 어렵게 하기 위해, 반도체 회로는 이하와 같은 특징을 가진다:
-초기화 어셈블리 및/또는 동작 어셈블리에 접속되며 적어도 하나의 접속 라인(1) 영역에 제공되는 포텐셜 라인(2, 3)을 포함하고; 및
-초기화 어셈블리 및/또는 동작 어셈블리는 적어도 하나의 포텐셜 라인(2, 3)이 적어도 하나의 접속 라인에 접속될 때, 상기 초기화 어셈블리가 불활성화 상태에 놓이도록 설계된다.

Description

집적 모듈내에서 사용되는 반도체 회로 {SEMICONDUCTOR CIRCUIT SECURE AGAINST OUTSIDE ACCESSES}
이상에서 언급된 일반적인 형태의 반도체 회로에서, 데이터 메모리는 종종 비휘발성 프로그램 가능 데이터 메모리로서 설계된다. 반도체 회로가 완결되면, 데이터는 예를 들면, 초기화 어셈블리의 도움으로 데이터 메모리에 기록된다. 또한, 초기화 어셈블리의 도움으로 동작 어셈블리를 테스트할 수 있는 상태에 놓이도록 하는 것이 가능하다. 이를 위해, 초기화 어셈블리는 접속 라인을 통해 동작 어셈블리에 접속된다. 이러한 접속 라인은 도전성 중합체 특히, 폴리실리콘 또는 금속과 같은 도전성 재료로 구성된다.
일반적인 형태의 반도체 회로가 사용되는 시스템의 신뢰도를 향상시키기 위해, 반도체 회로가 완결된 이후에 초기화 어셈블리는 동작 어셈블리로부터 영구히 단로된다. 결과적으로, 특히 초기화 어셈블리의 기능이 신뢰할 수 있을 만큼 불활성화되어, 이러한 관점에서 바람직하지 않은 변화가 불가능하게 된다. 이를 위해, 일반적인 형태의 반도체 회로가 완결된 이후에 이상에서 언급된 접속 라인은 단로된다. 이는 예를 들면, 전기적 소결, 레이저 커팅 또는 기계적 단로에 의해 수행된다. 특히, 접속 라인이 레이저 커팅 또는 기계적 단로에 의해 단속될 경우, 반도체 회로는 바람직하지 않은 변화에 대한 추가의 보호력을 제공하는 절연성 하우징 재료내에 삽입된다.
탬퍼링을 목적으로 단로된 접속 라인을 재활성화시키는 것이 더욱 어렵게 하기 위해, 접속 라인을 반도체 회로의 가능한 한 깊은 층내에 위치시키는 것이 공지되어 있다. 다음으로, 단로된 접속 라인의 자유 단부를 상호 재접속시키는 것은 고비용의 복잡한 방식으로만 가능하다. 이를 위해, 접속 라인은 처음부터 노출되어야 한다. 이는 접속 라인의 상부에 위치하는 반도체 회로의 층들이 반도체 회로에 손상을 주지 않고 제거되어야 하기 때문에 특히 어렵다. 다음으로 접속 라인의 자유 단부의 도전성 접속부를 형성하는 것이 가능하다. 실제로, 일반적인 형태의 반도체 회로가 이상의 방법에 의해 바람직하지 않은 변화로부터 보호되기 때문에 이는 발생되지 않는다.
초기화 어셈블리의 바람직하지 않은 재활성화라는 관점에서 일반적인 형태의 반도체 회로의 적합한 설계에도 불구하고, 반도체 회로에 대한 변화가 발생된다.
본 발명의 목적은 바람직하지 않은 변화에 대한 개선된 보호력을 나타내는 일반적인 형태의 반도체 회로를 사용 가능하도록 하는 것이다.
이러한 목적은 이하의 특징을 갖는 일반적인 형태의 반도체 회로에 의해 구현될 수 있다:
-초기화 어셈블리에 접속되며 적어도 하나의 접속 라인 영역에 제공되는 포텐셜 라인을 포함하고; 및
-상기 초기화 어셈블리는 상기 적어도 하나의 포텐셜 라인이 상기 적어도 하나의 접속 라인에 접속될 때, 상기 초기화 어셈블리가 불활성화 상태에 놓이도록 설계된다.
본 발명의 목적은 또한 이하의 특성을 가진 일반적인 형태의 반도체 회로에 의해 구현될 수 있다:
-동작 어셈블리에 접속되며 적어도 하나의 접속 라인 영역에 제공되는 포텐셜 라인을 포함하고; 및
-상기 동작 어셈블리는 상기 적어도 하나의 포텐셜 라인이 상기 적어도 하나의 접속 라인에 접속될 때, 상기 초기화 어셈블리가 불활성화 상태에 놓이도록 설계된다.
이러한 형태의 포텐셜 라인은 단로된 접속 라인을 재활성화시키는 것을 더욱 어렵게 한다. 포텐셜 라인은 특히, 전기적 접속을 복구하기 위한 목적으로 접속 라인과 접촉을 시도할 때 도전성 접촉 또는 단락 회로가 접속 라인과 포텐셜 라인 사이에 형성되도록, 가능한 한 작게 유지되는 폭을 가진 접속 라인에 가능한 한 인접하여 위치한다. 이러한 단락 회로는 동작 어셈블리 및/또는 초기화 어셈블리에 의해 감지될 수 있다. 이러한 단락 회로의 감지에 응답하여, 동작 어셈블리 및/또는 초기화 어셈블리가 불활성화 상태가 되고, 이는 데이터 메모리내의 데이터를 모니터링 및/또는 수정하는 것과 동작 어셈블리의 기능을 수행하는 것을 불가능하게 한다.
바람직하게는, 포텐셜 라인은 고유의 특징적인 포텐셜을 가지며, 이는 바람직하게는 동작 어셈블리 또는 초기화 어셈블리에 의해 쉽게 검출될 수 있다. 이는 접속 라인을 복구시키려는 시도를 빠르고 신뢰성 있게 검출한다.
게다가, 만일 접속 라인이 반도체 회로의 가능한 한 가장 깊은 층내의 포텐셜 라인과 함께 "매립"된다면 바람직하다. 만일 접속 라인과 포텐셜 라인이 탬퍼링시 노출된다면, 깊은 트렌치는 반도체 회로내에 위치하고, 여기서 도전 라인과 인접하여 위치하는 포텐셜 라인에 단락 회로를 야기함 없이 도전 라인과 접촉하는 것은 항상 어렵다.
본 발명의 변형에서, 적어도 하나의 접속 라인과 적어도 하나의 포텐셜 라인이 실질적으로 상호 평행하여 위치한다. 이러한 반도체 회로는 특히 쉽게 제조될 수 있다.
게다가, 적어도 두 개의 포텐셜 라인이 하나의 도전 라인 영역에 제공된다. 하나의 도전 라인 주위에 다수의 포텐셜 라인이 위치하는 이러한 설계는 본 발명에 따른 반도체 회로의 특히 신뢰성 있는 실시예를 제공한다. 다음으로 실질적으로 포텐셜 라인과의 도전성 접속 없이 도전 라인에 액세스한다는 것은 불가능하고, 이러한 포텐셜 라인은 반도체 회로의 어셈블리를 불활성화 상태에 놓이게 한다. 이는 특히 신뢰성 있는 반도체 회로를 제공한다.
마지막으로, 본 발명에 따르면 절연체 하우징에 의해 둘러싸인 반도체 회로가 제공된다. 이러한 절연체 하우징과 관련하여, 반도체 회로의 노출 및 도전 라인의 노출이 추가적으로 더욱 어렵게 되어 바람직하지 않은 변화가 발생되기 어렵게 된다.
본 발명에 따른 실시예는 도면을 참조로 하여 상세히 설명된다.
본 발명은 반도체 회로 특히, 이하의 특성을 포함하는 직접 모듈내에서 사용되는 반도체 회로에 관한 것이다:
-마이크로프로세서와 같은 구동 회로 및 데이터 메모리를 가진 적어도 하나의 동작 어셈블리를 포함하며;
-상기 적어도 하나의 동작 어셈블리를 테스팅 및/또는 초기화하기 위한 적어도 하나의 초기화 어셈블리를 포함하고: 및
-상기 적어도 하나의 동작 어셈블리는 단로가 가능하도록 설계되는 적어도 하나의 접속 라인을 통해 상기 적어도 하나의 초기화 어셈블리에 접속된다..
도 1은 본 발명에 따른 반도체 회로의 접속 라인의 일부를 도시하는 평면도이다.
도 2는 도 1의 접속 라인의 일부를 도시하는 단면도이다.
도 3은 접속 시도 이후의 도 2의 접속 라인의 일부를 도시한다.
도1 은 본 발명에 따른 반도체 회로를 상세히 도시한다.
반도체 회로는 동작 어셈블리(도시 안됨)와 초기화 어셈블리(도시 안됨)를 구비하고, 이들 어셈블리는 대략 1㎛의 폭을 가진 접속 라인(1)에 의해 상호 접속된다. 접속 라인(1)은 반도체 회로가 완결된 이후에 단로점(A-B)에서 단로된다. 제 1 포텐셜 라인(2)과 제 2 포텐셜 라인(3) 또한 접속 라인(1) 영역내에 제공되고, 각각은 접속 라인으로부터 대략 1㎛의 거리로 이격된다. 포텐셜 라인(2)과 포텐셜 라인(3)은 특정 포텐셜을 가지며, 이는 동작 어셈블리 및 초기화 어셈블리 모두에 의해 감지될 수 있다.
도 2는 단로점(A-B)에서의 도 1의 반도체 회로를 상세히 도시하는 단면도이다.
이러한 도면으로부터 상세히 알 수 있듯이, 접속 라인(1), 제 1 포텐셜 라인(2) 및 제 2 포텐셜 라인(3)이 하우징(4)으로 둘러싸인 반도체 회로의 비교적 깊은 층내에 위치한다.
도 3은 본 발명에 따라 단로점(A-B)에서 접속 라인(1)의 단속된 단부를 상호 재접속시키는 시도 이후의 도 2의 반도체 회로의 일부를 도시한다.
이를 위해, 하우징(4)은 접속 라인(1), 제 1 포텐셜 라인(2) 및 제 2 포텐셜 라인(3)이 위치하는 반도체 회로내의 층 레벨까지 부식된다. 동시에, 트렌치(5)가 단로점(A-B) 영역내에 형성되고, 이러한 트렌치(5)는 접속 라인(1)이 노출되는 정도까지 하우징(4) 내부로 연장한다. 이러한 배치에서, 제 1 포텐셜 라인(2)과 제 2 포텐셜 라인(3) 또한 노출된다.
트렌치(5)가 도전성 재료(6)로 충진된 이후, 단로된 접속 라인(1)의 자유 단부가 상호 재접속된다. 이러한 방법으로, 접속 라인(1), 제 1 포텐셜 라인(2) 및 제 2 포텐셜 라인(3) 사이에 도전성 접속이 이루어진다. 이는 동작 어셈블리와 초기화 어셈블리 모두에 의해 감지되어, 두 어셈블리 모두 동작 어셈블리내의 데이터가 모니터링되는 것을 방지하는 불활성화 상태에 놓이게 된다.

Claims (5)

  1. -마이크로프로세서와 같은 구동 회로 및 데이터 메모리를 구비하는 적어도 하나의 동작 어셈블리를 포함하며;
    -상기 적어도 하나의 동작 어셈블리를 테스팅 및/또는 초기화하기 위한 적어도 하나의 초기화 어셈블리를 포함하고: 및
    -상기 적어도 하나의 동작 어셈블리는 단로가 가능하도록 설계되는 적어도 하나의 접속 라인을 통해 상기 적어도 하나의 초기화 어셈블리에 접속되는 집적 모듈내에서 사용되는 반도체 회로에 있어서,
    -상기 초기화 어셈블리에 접속되며 상기 적어도 하나의 접속 라인(1) 영역에 제공되는 적어도 하나의 포텐셜 라인(2, 3)을 포함하며; 및
    -상기 초기화 어셈블리는 상기 적어도 하나의 포텐셜 라인(2, 3)이 상기 적어도 하나의 접속 라인(1)에 접속될 때, 상기 초기화 어셈블리가 불활성화 상태에 놓이도록 설계되는 것을 특징으로 하는 반도체 회로.
  2. -마이크로프로세서와 같은 구동 회로 및 데이터 메모리를 구비하는 적어도 하나의 동작 어셈블리를 포함하며;
    -상기 적어도 하나의 동작 어셈블리를 테스팅 및/또는 초기화하기 위한 적어도 하나의 초기화 어셈블리를 포함하고: 및
    -상기 적어도 하나의 동작 어셈블리는 단로가 가능하도록 설계되는 적어도 하나의 접속 라인을 통해 상기 적어도 하나의 초기화 어셈블리에 접속되는 집적 모듈내에서 사용되는 반도체 회로에 있어서,
    -상기 동작 어셈블리에 접속되며 적어도 하나의 접속 라인(1) 영역에 제공되는 포텐셜 라인(2, 3)을 포함하며; 및
    -상기 동작 어셈블리는 상기 포텐셜 라인(2, 3)이 상기 적어도 하나의 접속 라인(1)에 접속될 때, 상기 초기화 어셈블리가 불활성화 상태에 놓이도록 설계되는 것을 특징으로 하는 반도체 회로.
  3. 제 1항 또는 제 2항에 있어서, 상기 적어도 하나의 접속 라인(1)과 상기 적어도 하나의 포텐셜 라인(2, 3)은 상호 평행하게 위치하는 것을 특징으로 하는 반도체 회로.
  4. 제 1항 내지 제 3항중 어느 한 항에 있어서, 상기 두 개의 포텐셜 라인(2, 3)은 상기 하나의 접속 라인(1) 영역내에 제공되는 것을 특징으로 하는 반도체 회로.
  5. 제 1항 내지 제 4항중 어느 한 항에 있어서, 상기 반도체 회로는 절연체 하우징(4)으로 둘러싸이는 것을 특징으로 하는 반도체 회로.
KR1019997001129A 1996-08-23 1999-02-11 집적 모듈내에서 사용되는 반도체 회로 KR100311119B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19634135.3 1996-08-23
DE19634135A DE19634135C2 (de) 1996-08-23 1996-08-23 Halbleiterschaltung, insbesondere zur Verwendung in einem integrierten Baustein

Publications (2)

Publication Number Publication Date
KR20000068112A true KR20000068112A (ko) 2000-11-25
KR100311119B1 KR100311119B1 (ko) 2001-11-03

Family

ID=7803529

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997001129A KR100311119B1 (ko) 1996-08-23 1999-02-11 집적 모듈내에서 사용되는 반도체 회로

Country Status (13)

Country Link
US (1) US6078537A (ko)
EP (1) EP0920659B1 (ko)
JP (1) JP3305330B2 (ko)
KR (1) KR100311119B1 (ko)
CN (1) CN1129826C (ko)
AT (1) ATE219260T1 (ko)
BR (1) BR9711641A (ko)
DE (2) DE19634135C2 (ko)
ES (1) ES2178783T3 (ko)
IN (1) IN191987B (ko)
RU (1) RU2189071C2 (ko)
UA (1) UA56177C2 (ko)
WO (1) WO1998008154A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8036788B2 (en) * 1995-06-07 2011-10-11 Automotive Technologies International, Inc. Vehicle diagnostic or prognostic message transmission systems and methods
US20080161989A1 (en) * 1995-06-07 2008-07-03 Automotive Technologies International, Inc. Vehicle Diagnostic or Prognostic Message Transmission Systems and Methods
EP1182702B1 (de) * 2000-08-21 2007-01-03 Infineon Technologies AG Vorrichtung zum Schutz einer integrierten Schaltung
JP6294530B2 (ja) * 2017-03-22 2018-03-14 ヒューレット パッカード エンタープライズ デベロップメント エル ピーＨｅｗｌｅｔｔ Ｐａｃｋａｒｄ Ｅｎｔｅｒｐｒｉｓｅ Ｄｅｖｅｌｏｐｍｅｎｔ ＬＰ 電子デバイス用シールド

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4131942A (en) * 1977-01-10 1978-12-26 Xerox Corporation Non-volatile storage module for a controller
FR2569054B1 (fr) * 1984-08-10 1986-11-28 Eurotechnique Sa Dispositif de neutralisation de l'acces a une zone a proteger d'un circuit integre
DE3706251A1 (de) * 1986-02-28 1987-09-03 Canon Kk Halbleitervorrichtung
GB2206431B (en) * 1987-06-30 1991-05-29 Motorola Inc Data card circuits
US4933898A (en) * 1989-01-12 1990-06-12 General Instrument Corporation Secure integrated circuit chip with conductive shield
US5369299A (en) * 1993-07-22 1994-11-29 National Semiconductor Corporation Tamper resistant integrated circuit structure
US5473112A (en) * 1993-09-13 1995-12-05 Vlsi Technology, Inc. Security circuitry with select line and data line shielding
US5721837A (en) * 1993-10-28 1998-02-24 Elonex I.P. Holdings, Ltd. Micro-personal digital assistant including a temperature managed CPU

Also Published As

Publication number Publication date
JP3305330B2 (ja) 2002-07-22
BR9711641A (pt) 1999-08-24
CN1228853A (zh) 1999-09-15
EP0920659B1 (de) 2002-06-12
KR100311119B1 (ko) 2001-11-03
RU2189071C2 (ru) 2002-09-10
ES2178783T3 (es) 2003-01-01
US6078537A (en) 2000-06-20
ATE219260T1 (de) 2002-06-15
DE59707516D1 (de) 2002-07-18
EP0920659A1 (de) 1999-06-09
DE19634135C2 (de) 1998-07-02
CN1129826C (zh) 2003-12-03
WO1998008154A1 (de) 1998-02-26
UA56177C2 (uk) 2003-05-15
DE19634135A1 (de) 1998-02-26
IN191987B (ko) 2004-01-31
JP2000502510A (ja) 2000-02-29

Similar Documents

Publication Publication Date Title
US8522051B2 (en) Protection for circuit boards
EP0510433A2 (en) Secure circuit structure
US7682199B2 (en) Connector
US7812428B2 (en) Secure connector grid array package
JP2009506555A (ja) 電子モジュール及び電子モジュールをシールするための方法
CN104488367A (zh) 防篡改壳体组件
US11061846B2 (en) Secure crypto module including electrical shorting security layers
CN103975340B (zh) 信息处理设备
JPH0645770A (ja) 筐体装置
US20190095656A1 (en) Tamper detecting cases
US10715337B2 (en) Secure crypto module including conductor on glass security layer
US9986635B2 (en) Assembly and electronic device with conductive mesh
KR20000068112A (ko) 집적 모듈내에서 사용되는 반도체 회로
CN109309058B (zh) 电子芯片
JP2003323944A (ja) カード用電気コネクタ
JPH085267B2 (ja) 半導体装置カード
JP7420445B1 (ja) 情報処理装置
US9449204B1 (en) Anti-recording card reading device
US11765816B2 (en) Tamper-respondent assemblies with pressure connector assemblies
BR102021006577A2 (pt) Sistema para proteção de conector para cartões inteligentes em equipamentos que exigem segurança de dados
CN115989495A (zh) 针对恶意攻击具有保护功能的集成电路器件
JPH0744468B2 (ja) 無線選択呼出受信機の記憶素子接続構造
JP2002329535A (ja) 回路装置
JPH01255596A (ja) Ｉｃカートリッジ及びそのリード・ライトシステム
JP2002075541A (ja) 過電圧防止装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
LAPS Lapse due to unpaid annual fee