BRPI0613561A2 - método de segurança para proteção de dados - Google Patents

método de segurança para proteção de dados Download PDF

Info

Publication number
BRPI0613561A2
BRPI0613561A2 BRPI0613561-7A BRPI0613561A BRPI0613561A2 BR PI0613561 A2 BRPI0613561 A2 BR PI0613561A2 BR PI0613561 A BRPI0613561 A BR PI0613561A BR PI0613561 A2 BRPI0613561 A2 BR PI0613561A2
Authority
BR
Brazil
Prior art keywords
integrated circuit
circuit board
printed circuit
security
layer
Prior art date
Application number
BRPI0613561-7A
Other languages
English (en)
Inventor
Alain Peytavy
Alexandre Croguennec
Original Assignee
Atmel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Corp filed Critical Atmel Corp
Priority claimed from PCT/US2006/024161 external-priority patent/WO2007018761A2/en
Publication of BRPI0613561A2 publication Critical patent/BRPI0613561A2/pt

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
    • G06K19/07381—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit with deactivation or otherwise incapacitation of at least a part of the circuit upon detected tampering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/86—Secure or tamper-resistant housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0275—Security details, e.g. tampering prevention or detection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2143—Clearing memory, e.g. to prevent the data from being stolen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10151—Sensor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/163—Monitoring a manufacturing process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Storage Device Security (AREA)

Abstract

METODO DE SEGURANçA PARA PROTEçáO DE DADOS Um método e um dispositivo para a segurança de dados, incluindo uma placa de circuito impresso (30) e um circuito integrado (20), cada um tendo uma camada de traço condutivo blindada por uma camada de blindagem elétrica (12, 32). Uma violação de qualquer lado do dispositivo causa uma perturbação de uma corrente fluindo através de uma camada de traço condutivo (13) usada como uma blindagem elétrica. Isto dispara um circuito de segurança para apagar os dados armazenados no circuito integrado (20) e pára um fluxo de dados entre a placa de circuito impresso (30) e o circuito integrado (20).

Description

MÉTODO DE SEGURANÇA PARA PROTEÇÃO DE DADOS
CAMPO TÉCNICO
O presente dispositivo se refere a dispositivos emétodos de segurança de dados.
TÉCNICA ANTECEDENTE
Presentemente, há uma necessidade de provisão desegurança para dados e software. Por exemplo, em terminaisbancários, os dados são introduzidos usando-se um touchpadou derivados por uma leitora de cartão (por exemplo, umaleitora de cartão magnético). Estes dados são usados para afeitura de uma transação segura. A segurança é necessáriapara uma transação como essa e o acesso aos dados deve serprotegido.
Para garantir que os dados não sejam violados,roubados ou acessados de outra forma sem autorização, osdados são comumente encriptados antes de uma transmissão.Contudo, dados ou software ainda podem ser acessados antesda encriptação, tal como ao se acessarem os fios de umcircuito integrado para os quais os dados não encriptadossão enviados primeiramente.
Em dispositivos anteriores, uma malha tridimensionalfoi usada para envolver um conjunto de circuitos integradose impedir uma violação. Por exemplo, a Patente U.S. N06.646.565 mostra um dispositivo para segurança de circuitoseletrônicos, no qual um dispositivo eletrônico é envolvidoentre uma primeira e uma segunda placa de circuito, cadauma das quais tendo uma camada condutiva em serpentina. Umcircuito de detecção de violação é conectado à camadacondutiva para a detecção de uma violação de circuito. 0dispositivo inteiro é envolvido em uma malha. Qualquerviolação com as placas de circuito ou a malha é detectadapela detecção de uma perturbação em uma corrente fluindoatravés de uma camada de segurança nas placas de circuito ena malha. Esta perturbação de segurança sinaliza para umsistema de segurança apagar dados sensíveis, de modo quenão sejam interceptados. Outros dispositivos similaresincluem as Patentes U.S. N0 4.593.384; 4.691.350; e4.807.284.
A Patente U.S. N0 5.406.630 mostra um dispositivo decircuito integrado (IC) à prova de violação. 0acondicionamento e a tampa incluem metais pesados paraevitar uma radiação de raios X e uma detecção deinfravermelho do funcionamento do chip. Isto efetivamenteprove uma blindagem elétrica dos trabalhos do IC.
A Patente U.S. N0 6.396.400 mostra um sistema desegurança para proteção de um dispositivo de armazenamentode dados. O dispositivo de armazenamento de dados éenvolvido em um primeiro alojamento, o qual é montadodentro e separado de um segundo alojamento por váriasestruturas de suporte. Um vácuo é criado em um espaçointersticial entre o primeiro alojamento e o segundoalojamento. Uma quebra do segundo alojamento causa umamudança de pressão. A mudança de pressão é detectada por umsensor, o qual sinaliza para o dispositivo de armazenamentode dados atuar para proteger os dados da violação.
Estes dispositivos mostrados são complexos edispendiosos. Soluções alternativas mais simples sãobuscadas.
SUMÁRIO DA INVENÇÃO
Um dispositivo e um método para proteção de dadosusando um arranjo de grade de contato sem pinos de cavidadepara baixo em uma placa de circuito impresso. Oacondicionamento de arranjo de grade deve ter um circuitoadicional de alojamento de circuito integrado. Oacondicionamento deste circuito integrado inclui uma camadade dielétrico e uma camada condutiva abaixo da camada dedielétrico. De uma maneira similar, a placa de circuitotambém inclui uma camada condutiva usada como uma camada deblindagem elétrica. Ambos a placa de circuito impresso e ocircuito integrado de arranjo de grade de cavidade parabaixo têm uma corrente introduzida através da camadacondutiva em cada respectivo dispositivo. Se uma violaçãofor detectada por uma perturbação da corrente, então, ochip será instruído para embaralhar ou apagar os dados nochip, impedindo um acesso.
BREVE DESCRIÇÃO DOS DESENHOS
A Fig. 1 é uma seção transversal de um circuitointegrado posicionado em uma placa de circuito impresso.
A Fig. 2 é um fluxograma de uma modalidade do processode segurança.
A Fig. 3 é uma vista em seção transversal de uma outramodalidade mostrando um circuito integrado e uma placa decircuito impresso.
A Fig. 4a é uma vista de topo de um traço emserpentina tendo dois contatos de esfera.
A Fig. 4b é uma vista de topo de um traço emserpentina alternativo tendo dois contatos de esfera.
A Fig. 5a é uma vista de topo de uma primeiramodalidade de um traço em serpentina de duas redes, cadarede tendo dois contatos de esfera.A Fig. 5b é uma vista de topo de uma segundamodalidade de um traço em serpentina de duas redes, cadarede tendo dois contatos de esfera.
A Fig. 5c é uma vista de topo de uma terceiramodalidade de um traço em serpentina de duas redes, cadarede tendo dois contatos de esfera.
A Fig. 6 é uma vista de topo de um traço em serpentinatendo dois contatos de esfera, no qual o traço se estendepara duas camadas.
A Fig. 7a é uma vista de topo de uma primeiramodalidade de um traço em serpentina de duas redes, cadarede tendo dois contatos de esfera, com as redes ocupandoduas camadas.
A Fig. 7b é uma vista de topo de uma segundamodalidade de um traço em serpentina de duas redes, cadarede tendo dois contatos de esfera, com as redes ocupandoduas camadas.
DESCRIÇÃO DETALHADA DA INVENÇÃO
Na modalidade de exemplo ilustrada da Fig. 1, umcircuito integrado seguro tem uma proteção de segurança, demodo que ele possa ser usado para transações seguras. Nestamodalidade, um circuito integrado de arranjo de grade decontato de esfera de cavidade para baixo 20 é posicionadoem uma placa de circuito impresso 30. O circuito integrado20 inclui esferas 14 no arranjo de grade de esfera. Acavidade 18 se volta para baixo em direção à placa decircuito impresso 30. Um pino de fio 16 dentro da cavidade18, assim, não é acessível a uma violação sem umaperfuração através do acondicionamento do circuitointegrado ou da placa de circuito.O acondicionamento do circuito integrado inclui umacamada de blindagem elétrica 12. A camada 10 é uma camadade dielétrico (tal como epóxi preto ou um materialsimilar). A camada 10 protege a blindagem elétrica de umaviolação física, sem um desprocessamento prévio. Abaixodesta camada de blindagem 12 está uma camada de condutor13, por exemplo, uma camada de cobre revestido. A camada 13é uma camada condutora usada para outro roteamento desinal. A camada 12 é feita por um traço em serpentina. Estacamada de condutor 12 é conectada a um circuito demonitoração, uma fonte de corrente e à memória do circuitointegrado. Se o circuito integrado for violado, como poruma perfuração ou uma outra interferência, o circuito desegurança será disparado para apagar os dados no circuitointegrado 20. De uma maneira similar, a placa de circuitoimpresso 30 inclui uma camada de dielétrico 34. Se acorrente for interrompida ou violada de outra forma, odispositivo de segurança apagará os dados, de modo que elesnão possam ser acessados.
No exemplo ilustrado, um circuito integrado de arranjode grade de esfera foi usado. Outros arranjos de contato,tal como um arranjo de grade de coluna, alternativamentepodem ser usados. É preferido que o arranjo de fio nãoinclua pinos (isto é, seja um arranjo sem pinos). Pinos seestendendo para e/ou através de uma placa de circuitoimpresso neutralizariam a capacidade de proteção do sinalnos fios.
O circuito integrado que é colocado em umacondicionamento de segurança é projetado para embutir umcircuito específico que acionará a camada de segurança decircuito integrado 12 e a camada de segurança de placa decircuito impresso 32. Este circuito checa para garantir quea integridade do circuito não tenha sido comprometida ousido submetida a uma violação.
Na Fig. 2, o fluxograma do recurso de segurança emoperação é similar à operação de dispositivos anteriores,nos quais uma combinação de múltiplas placas de circuitoimpresso e de um polímero de malha foi usada, embora odispositivo da presente invenção seja significativamentediferente da técnica anterior. Durante a operação desegurança contínua na operação 70, a corrente fluindoatravés do sistema de segurança é monitorada. A voltagemdetectada em qualquer dado momento pode ser comparada comum nível de voltagem regulado conhecido para se determinarse a voltagem é esperada e consistente com níveis devoltagem passados. Na operação 72, uma lógica consulta se acorrente foi perturbada. Caso não, a lógica instrui umacontinuação da operação 70, onde o circuito de segurança émonitorado. Caso a operação 72 realmente detecte umaviolação do circuito (indicada por uma perturbação dacorrente), a operação 74 é iniciada, e uma medida desegurança é iniciada para proteção dos dados. Geralmente,esta medida de segurança será apagar os dados.
Com respeito à Fig. 3, uma seção transversal de umcircuito integrado e de uma placa de circuito alternativosé mostrada. Este dispositivo inclui um circuito integrado43 montado em uma placa de circuito 41. O acondicionamento40 impede um exame físico da blindagem de segurançasubjacente. Este material pode ser epóxi preto ou um outromaterial similar.Está embutida no acondicionamento 4 0 uma blindagem desegurança de circuito integrado 42. Esta blindagem desegurança pode ser qualquer meio condutivo que possa sermonitorado por um circuito de segurança para permitir adetecção de uma violação. Um traço em serpentina é umaimplementação de blindagem de segurança. São afixadas àsbordas externas de blindagem de segurança 42 conexõescondutivas 44, as quais se conectam à camada 64, a qual,por sua vez, é conectada ao elemento condutivo 46, o qualtermina em uma esfera 50. Os elementos condutivos 44, 46 ea esfera 50 do arranjo de grade de esfera provêem umablindagem de lado condutivo contínua, de modo que qualquerviolação física do chip fosse detectável pelo circuito desegurança. Os elementos condutivos 44 e 46 são conectados àcamada 64, de modo que outros sinais possam ser enviados nacamada 64. Estes incluiriam sinais do dispositivo 62enviados através das conexões 60, sinais a partir da esfera51 enviados através da conexão 57 e sinais a partir daesfera 53 enviados através da conexão 55.
Os conectores de esfera 50 são conectados ao elementocondutivo 52 na placa de circuito impresso 41. Esteelemento condutivo é conectado à camada de blindagem desegurança 54 na placa de circuito impresso. A combinação deelementos condutivos 44, 46 e a esfera 50 provêem umabarreira condutiva contínua, a qual protege contra umainvasão lateral do circuito integrado, enquanto o elementocondutivo 52 (ao qual a esfera 50 é acoplada de formacondutiva) provê o mesmo tipo de barreira para a placa decircuito 41. A blindagem de segurança 54 na placa decircuito impresso 41 e a blindagem elétrica 42 no circuitointegrado 43 completam esta proteção de segurança, de modoque uma envoltória de segurança seja formada, protegendotodos os lados com uma blindagem condutiva. Uma violaçãodesta blindagem seria detectada por um circuito desegurança, o qual então poderia tomar a atitude apropriada(por exemplo, apagamento de dados sensíveis no chip eprevenção de transmissão de dados a partir da placa decircuito impresso). 0 acondicionamento 4 0 impede umainspeção física da blindagem elétrica 42 e dos elementoscondutivos laterais 44 e 46.
Vários elementos dentro desta envoltória de segurançapoderiam portar dados sensíveis. A esfera 53 é conectada àcamada 58 na placa de circuito impresso 41. Os dadossensíveis poderiam ser portados na placa de circuito nacamada 58, transmitidos através de esferas 53, portadas nacamada de circuito integrado 64, e portados no dispositivo62 ou nas conexões condutivas 60. Todos os elementoscontidos na cavidade interna 61 seriam protegidos pelaenvoltória de segurança, como o seriam os elementosinternos dentro do circuito integrado 43 e da placa decircuito impresso 41 dentro da envoltória de segurança. Amesma abordagem pode ser usada com circuitos integradosdiferentes e outros elementos (tais como visores, teclados)na mesma placa de circuito impresso.
As blindagens de segurança podem ser produzidas tendovários projetos diferentes. Por exemplo, projetos deblindagem de serpentina de camada única, de rede única, deduas esferas são mostrados nas Fig. 4a, 4b. Na Fig. 4a, nasextremidades de traço 80 estão as vias 81, 83. Na Fig. 4b,nas extremidades de traço 82 estão as vias 84, 85. Nestasduas figuras, a blindagem de segurança forma uma camadaúnica até a localização das vias 81, 83, 84, 85, ondeelementos condutivos se estendem para um contato de via. Asesferas podem estar em uma localização central, em umalocalização de borda ou em alguma combinação delocalizações. O traço condutivo pode ter um padrão emespiral ou um padrão que faz varreduras regulares parafrente e para trás, exatamente como os dois exemplos.
Vários projetos de blindagem de camada única de duasredes são mostrados nas Fig. 5a, 5b e 5c. Na Fig. 5a, umprimeiro traço de rede 90 inclui duas vias 90a, 90b e umsegundo traço de rede 92 termina nas vias 92a, 92b. De umamaneira similar, na Fig. 5b, o primeiro traço de rede 94tem as vias 94a, 94b e um segundo traço 96 termina nas vias96a, 96b. Para a Fig. 5c, o primeiro traço 100 termina nasvias 100a, 100b nas extremidades do traço e o segundo traço98 termina nas vias 98a, 98b. Em todos estes três exemplos,o comprimento do traço está em um plano único, enquanto asvias são conectadas através de um percurso condutivo peloslados do circuito integrado.
A Fig. 6 ilustra um dispositivo de segurança deserpentina de duas camadas de rede única. 0 traço 102termina nas vias 102a, 102b. Uma conexão através de umaespessura do acondicionamento permite que o traço emserpentina inclua as seções 102c e 102d, as quais estão emcamadas diferentes (isto é, acima ou abaixo) do restante dotraço em serpentina. As Fig. 7a, 7b ilustram dispositivosde segurança de duas camadas e duas serpentinas de rede. NaFig. 7a, uma primeira camada inclui um primeiro traço 104,o qual termina nas vias 104a, 104b. Em uma segunda camada,um segundo traço 106 termina nas vias de extremidade 106a,106b. As vias podem se estender via conectores para umalocalização de superfície no circuito integrado, conformemostrado na Fig. 3. Na Fig. 7b, cada um dos traços ésimilar ao traço da Fig. 6. 0 traço 108 termina nas vias108a, 108b. As seções 108c, 108d de traço 108 se estendempara uma camada diferente da camada contendo o restante dotraço 108. 0 traço 110 termina nas vias 110a, 110b. Asseções 110c, IlOd do traço 110 se estendem para a camadamantendo as seções mais longas de traço 108. Muitas outrasconfigurações possíveis para a blindagem elétrica existem.
Quando o circuito integrado incluindo a blindagem desegurança desta invenção é montado em uma placa de circuitoimpresso, um suprimento de potência externo é provido parao chip. Isto permite que dados sensíveis sejam armazenadosno chip. A potência também aciona o circuito de segurança,com a corrente através do circuito de segurança sendocontinuamente monitorada. O circuito integrado pode recebercomunicações sensíveis e relacionar dados sensíveis à placade circuito impresso. 0 armazenamento de informação nocircuito integrado e o funcionamento da segurança no chippodem ser garantidos por uma bateria de suprimento na placade circuito impresso. Um suprimento principal pode serusado para acionamento da transferência de informaçãosensível a partir do circuito integrado para a placa decircuito, e por toda a placa.

Claims (10)

1. Método, caracterizado pelo fato de compreender:a) a provisão de uma placa de circuito impressoincluindo uma primeira blindagem elétrica e calços decontato de superfície;b) a provisão de um arranjo de grade de fio sem pinoem um circuito integrado acondicionado incluindo umasegunda blindagem elétrica em um lado do circuito integradooposto aos contatos no referido arranjo de grade de fio emuma orientação de cavidade para baixo, o circuito integradoestando em contato com a referida placa de circuitoimpresso;c) a introdução de uma corrente através da referidaprimeira blindagem elétrica e da referida segunda blindagemelétrica;d) a monitoração da referida corrente fluindo atravésda referida primeira blindagem elétrica e da referidasegunda blindagem elétrica; ee) a parada da transmissão de dados transmitidos entreo referido circuito integrado acondicionado e da referidaplaca de circuito impresso, quando na referida monitoraçãouma perturbação na referida corrente for detectada.
2. Método, de acordo com a reivindicação 1,caracterizado pelo fato de ainda incluir uma etapasubseqüente:f) o apagamento de dados sensíveis no referidocircuito integrado acondicionado, quando a referidaperturbação na referida corrente for detectada.
3. Dispositivo de segurança de circuito integrado,caracterizado pelo fato de compreender:uma placa de circuito impresso;uma primeira blindagem elétrica na referida placa decircuito impresso;um circuito integrado de arranjo de contato sem pinosadaptado para ser montado na referida placa de circuitoimpresso;uma segunda blindagem elétrica no referido circuitointegrado;vias se estendendo entre a referida primeira blindagemelétrica e a referida segunda blindagem elétrica, de modoque uma envoltória de segurança seja formada; eum circuito de segurança configurado para monitorar acorrente fluindo através da referida envoltória desegurança e atuar para tornar seguros os dados, caso umaviolação seja detectada.
4. Dispositivo, de acordo com a reivindicação 3,caracterizado pelo fato de o referido circuito integradoser um arranjo de grade de esfera.
5. Dispositivo, de acordo com a reivindicação 3,caracterizado pelo fato de o referido circuito integradoser um arranjo de grade de coluna.
6. Dispositivo, de acordo com a reivindicação 4,caracterizado pelo fato de o referido circuito integradoser um arranjo de grade de esfera de cavidade para baixo.
7. Dispositivo, de acordo com a reivindicação 5,caracterizado pelo fato de o referido circuito integradoser um arranjo de grade de coluna de cavidade para baixo.
8. Dispositivo, de acordo com a reivindicação 3,caracterizado pelo fato de a referida segunda camada deblindagem elétrica ser um traço em serpentina.
9. Dispositivo, de acordo com a reivindicação 8,caracterizado pelo fato de o referido traço em serpentinaestar contido em uma camada do referido circuito integrado.
10. Dispositivo, de acordo com a reivindicação 8,caracterizado pelo fato de o referido traço em serpentinaincluir pelo menos duas redes em pelo menos duas camadas doreferido circuito integrado.
BRPI0613561-7A 2005-07-21 2006-06-20 método de segurança para proteção de dados BRPI0613561A2 (pt)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
FR0507766 2005-07-21
FR0507766A FR2888975B1 (fr) 2005-07-21 2005-07-21 Procede de securisation pour la protection de donnees
US11/256,124 US7791898B2 (en) 2005-07-21 2005-10-21 Security apparatus
US11/256.124 2005-10-21
PCT/US2006/024161 WO2007018761A2 (en) 2005-07-21 2006-06-20 Security method for data protection

Publications (1)

Publication Number Publication Date
BRPI0613561A2 true BRPI0613561A2 (pt) 2011-01-18

Family

ID=36177629

Family Applications (1)

Application Number Title Priority Date Filing Date
BRPI0613561-7A BRPI0613561A2 (pt) 2005-07-21 2006-06-20 método de segurança para proteção de dados

Country Status (5)

Country Link
US (1) US7791898B2 (pt)
CN (1) CN101258552B (pt)
BR (1) BRPI0613561A2 (pt)
FR (1) FR2888975B1 (pt)
TW (1) TWI388048B (pt)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7898413B2 (en) * 2007-01-25 2011-03-01 Verifone, Inc. Anti-tamper protected enclosure
US7710286B1 (en) * 2007-03-30 2010-05-04 Maxim Integrated Products, Inc. Intrusion detection using a conductive material
US7868441B2 (en) * 2007-04-13 2011-01-11 Maxim Integrated Products, Inc. Package on-package secure module having BGA mesh cap
US7923830B2 (en) * 2007-04-13 2011-04-12 Maxim Integrated Products, Inc. Package-on-package secure module having anti-tamper mesh in the substrate of the upper package
US7723998B2 (en) 2007-06-12 2010-05-25 Itt Manufacturing Enterprises, Inc. Integrated circuit protection and detection grid
US7615416B1 (en) 2007-08-31 2009-11-10 Maxim Integrated Products, Inc. Secure package with anti-tamper peripheral guard ring
US7898090B1 (en) 2007-09-28 2011-03-01 Ixys Ch Gmbh General purpose ball grid array security cap
US7812428B2 (en) * 2007-12-05 2010-10-12 Atmel Rousset S.A.S. Secure connector grid array package
US8552566B1 (en) 2008-05-30 2013-10-08 Maxim Integrated Products, Inc. Integrated circuit package having surface-mount blocking elements
US20100123469A1 (en) * 2008-11-19 2010-05-20 Edward Craig Hyatt System and method for protecting circuit boards
FR2938953B1 (fr) * 2008-11-21 2011-03-11 Innova Card Dispositif de protection d'un boitier de circuit integre electronique contre les intrusions par voie physique ou chimique.
US8030722B1 (en) * 2009-03-04 2011-10-04 Amkor Technology, Inc. Reversible top/bottom MEMS package
US8115283B1 (en) 2009-07-14 2012-02-14 Amkor Technology, Inc. Reversible top/bottom MEMS package
US8089331B2 (en) * 2009-05-12 2012-01-03 Raytheon Company Planar magnetic structure
CN102474977B (zh) * 2009-07-07 2015-05-27 国际商业机器公司 保护密钥和代码的多层安全结构及其方法
US8593824B2 (en) * 2010-10-27 2013-11-26 Verifone, Inc. Tamper secure circuitry especially for point of sale terminal
US9281689B2 (en) 2011-06-08 2016-03-08 General Electric Technology Gmbh Load phase balancing at multiple tiers of a multi-tier hierarchical intelligent power distribution grid
US9641026B2 (en) * 2011-06-08 2017-05-02 Alstom Technology Ltd. Enhanced communication infrastructure for hierarchical intelligent power distribution grid
US8965590B2 (en) 2011-06-08 2015-02-24 Alstom Grid Inc. Intelligent electrical distribution grid control system data
US8434158B2 (en) * 2011-08-29 2013-04-30 Maxim Integrated Products, Inc. Systems and methods for detecting and thwarting unauthorized access and hostile attacks on secured systems
US9029962B1 (en) 2011-10-12 2015-05-12 Amkor Technology, Inc. Molded cavity substrate MEMS package fabrication method and structure
KR20140034332A (ko) * 2012-08-14 2014-03-20 삼성전자주식회사 보안 장치 및 이를 구비하는 집적 회로
CN102858082B (zh) * 2012-09-26 2015-06-10 深圳市九思泰达技术有限公司 核心模块安全区防护结构
WO2014055064A1 (en) * 2012-10-02 2014-04-10 Hewlett-Packard Development Company, L.P. Security shield assembly
CN103617908B (zh) * 2013-11-15 2015-11-04 福建鑫诺通讯技术有限公司 支付终端的键盘安全保护装置及方法
US10474849B2 (en) 2014-06-27 2019-11-12 Microsoft Technology Licensing, Llc System for data protection in power off mode
EP3161701B1 (en) 2014-06-27 2020-06-17 Microsoft Technology Licensing, LLC Data protection system based on user input patterns on device
WO2015196447A1 (en) 2014-06-27 2015-12-30 Microsoft Technology Licensing, Llc Data protection based on user input during device boot-up, user login, and device shut-down states
CN104201028B (zh) * 2014-09-30 2019-05-07 太阳神(珠海)电子有限公司 一种具有安全保密功能的薄膜按键结构及薄膜键盘
TWI592068B (zh) * 2014-10-31 2017-07-11 Mpi Corp Multilayer circuit board
US10007811B2 (en) 2015-02-25 2018-06-26 Private Machines Inc. Anti-tamper system
US9900769B2 (en) 2015-05-29 2018-02-20 Nagravision S.A. Methods and systems for establishing an encrypted-audio session
US10122767B2 (en) 2015-05-29 2018-11-06 Nagravision S.A. Systems and methods for conducting secure VOIP multi-party calls
US9891882B2 (en) 2015-06-01 2018-02-13 Nagravision S.A. Methods and systems for conveying encrypted data to a communication device
US10356059B2 (en) 2015-06-04 2019-07-16 Nagravision S.A. Methods and systems for communication-session arrangement on behalf of cryptographic endpoints
FR3037764B1 (fr) * 2015-06-16 2018-07-27 Ingenico Group Composant de protection de signaux sensibles, dispositif et procede correspondant
TWI621378B (zh) * 2015-07-29 2018-04-11 乾坤科技股份有限公司 具有電磁屏蔽結構的電子模組及其製造方法
CN106409793B (zh) * 2015-07-29 2019-11-26 乾坤科技股份有限公司 具有电磁屏蔽结构的电子模组及其制造方法
US10049810B2 (en) 2015-11-09 2018-08-14 Raytheon Company High voltage high frequency transformer
CN106548986B (zh) * 2016-08-23 2019-01-29 天津大学 用于抗攻击芯片的安全封装结构及封装完整性检测方法
US10088642B2 (en) 2016-11-09 2018-10-02 International Business Machines Corporation Coaxial wire and optical fiber trace via hybrid structures and methods to manufacture
PL3574721T3 (pl) * 2017-01-27 2021-10-11 Aselsan Elektronik Sanayi Ve Ticaret Anonim Sirketi Elektroniczny system ochrony strefy wrażliwej
US9932221B1 (en) 2017-03-02 2018-04-03 Amkor Technology, Inc. Semiconductor package with multiple compartments
US10497650B2 (en) 2017-04-13 2019-12-03 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US10672553B2 (en) 2017-05-10 2020-06-02 Raytheon Company High voltage high frequency transformer
WO2019089261A1 (en) 2017-11-02 2019-05-09 Raytheon Company Multi-ghz guard sensor for detecting physical or electromagnetic intrusions of a guarded region
US10157527B1 (en) 2017-11-28 2018-12-18 International Business Machines Corporation Embossed printed circuit board for intrusion detection
US10770410B2 (en) * 2018-08-03 2020-09-08 Arm Limited Circuit alteration detection in integrated circuits
US11638353B2 (en) * 2018-09-17 2023-04-25 Hutchinson Technology Incorporated Apparatus and method for forming sensors with integrated electrical circuits on a substrate
CN111694440A (zh) * 2019-03-13 2020-09-22 密克罗奇普技术公司 用于安全数据输入的键盘
US11493565B2 (en) 2019-12-03 2022-11-08 International Business Machines Corporation Leakage characterization and management for electronic circuit enhancement
US11508667B1 (en) * 2019-12-17 2022-11-22 Xilinx, Inc. Embedded shield for protection of memory cells
FR3115125B1 (fr) * 2020-10-13 2023-12-15 Commissariat Energie Atomique Boitier-systeme electronique comprenant des faces laterales protegees
WO2023004531A1 (zh) * 2021-07-26 2023-02-02 京东方科技集团股份有限公司 显示装置及触控面板
US11882645B2 (en) * 2021-10-22 2024-01-23 International Business Machines Corporation Multi chip hardware security module

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3347483A1 (de) * 1983-12-29 1985-07-11 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Vorrichtung zur sicherung geheimer informationen
US4593384A (en) * 1984-12-21 1986-06-03 Ncr Corporation Security device for the secure storage of sensitive data
GB2182467B (en) * 1985-10-30 1989-10-18 Ncr Co Security device for stored sensitive data
GB2195478B (en) * 1986-09-24 1990-06-13 Ncr Co Security device for sensitive data
US4860351A (en) * 1986-11-05 1989-08-22 Ibm Corporation Tamper-resistant packaging for protection of information stored in electronic circuitry
US4933898A (en) * 1989-01-12 1990-06-12 General Instrument Corporation Secure integrated circuit chip with conductive shield
US5389738A (en) * 1992-05-04 1995-02-14 Motorola, Inc. Tamperproof arrangement for an integrated circuit device
JP3036276B2 (ja) * 1993-01-22 2000-04-24 富士電機株式会社 電流検出器の一次線輪の構造
US5291062A (en) * 1993-03-01 1994-03-01 Motorola, Inc. Area array semiconductor device having a lid with functional contacts
US5557502A (en) * 1995-03-02 1996-09-17 Intel Corporation Structure of a thermally and electrically enhanced plastic ball grid array package
US5639696A (en) * 1996-01-31 1997-06-17 Lsi Logic Corporation Microelectronic integrated circuit mounted on circuit board with solder column grid array interconnection, and method of fabricating the solder column grid array
AT408925B (de) * 1996-10-22 2002-04-25 Posch Reinhard Dr Anordnung zum schutz von elektronischen recheneinheiten, insbesondere von chipkarten
US5861662A (en) * 1997-02-24 1999-01-19 General Instrument Corporation Anti-tamper bond wire shield for an integrated circuit
BR9913054A (pt) * 1998-08-18 2001-05-08 Infineon Technologies Ag Chip semicondutor co cobertura de superfìcie
US6396400B1 (en) * 1999-07-26 2002-05-28 Epstein, Iii Edwin A. Security system and enclosure to protect data contained therein
US6646565B1 (en) * 2000-06-01 2003-11-11 Hewlett-Packard Development Company, L.P. Point of sale (POS) terminal security system
JP2004063664A (ja) * 2002-07-26 2004-02-26 Murata Mfg Co Ltd キャビティ付き多層セラミック基板
JP3835381B2 (ja) * 2002-09-04 2006-10-18 株式会社村田製作所 積層型電子部品
KR100528477B1 (ko) * 2003-07-22 2005-11-15 삼성전자주식회사 스마트카드의 해킹검지회로
US6984785B1 (en) * 2003-10-27 2006-01-10 Asat Ltd. Thermally enhanced cavity-down integrated circuit package

Also Published As

Publication number Publication date
FR2888975B1 (fr) 2007-09-07
FR2888975A1 (fr) 2007-01-26
TWI388048B (zh) 2013-03-01
CN101258552B (zh) 2012-05-30
CN101258552A (zh) 2008-09-03
US20070018334A1 (en) 2007-01-25
TW200709631A (en) 2007-03-01
US7791898B2 (en) 2010-09-07

Similar Documents

Publication Publication Date Title
BRPI0613561A2 (pt) método de segurança para proteção de dados
US9846459B2 (en) Shield for an electronic device
CN101611382B (zh) 抗干扰保护封套
US8836509B2 (en) Security device
US5389738A (en) Tamperproof arrangement for an integrated circuit device
US7812428B2 (en) Secure connector grid array package
EP1421549B1 (en) A pin pad
JP2002229857A (ja) 可撓性保護メッシュ構造を有する不正侵入感応カプセル封止エンクロージャ
US20170286725A1 (en) Penetration detection boundary having a heat sink
CN107787499B (zh) 以防物理更改和/或电更改的集成电路芯片保护
US11886626B2 (en) Physical barrier to inhibit a penetration attack
WO2007018761A2 (en) Security method for data protection
US7855102B2 (en) Method, system, and apparatus for a secure bus on a printed circuit board
CN116432252A (zh) 防泄密板卡、防泄密方法及电子设备
JP6294530B2 (ja) 電子デバイス用シールド
BR102021006577A2 (pt) Sistema para proteção de conector para cartões inteligentes em equipamentos que exigem segurança de dados
BR102019004819A2 (pt) Sistema de blindagem para módulos fiscais
BRPI1101244A2 (pt) sistema para proteÇço de conector para cartÕes inteligentes em equipamentos que exigem seguranÇa de dados
BRMU9103184Y1 (pt) disposição construtiva de proteção eletrônica e mecânica de circuitos eletrônicos sensíveis

Legal Events

Date Code Title Description
B25A Requested transfer of rights approved

Owner name: ATMEL ROUSSET S.A.S. (FR)

Free format text: TRANSFERIDO DE: ATMEL CORPORATION

B08F Application dismissed because of non-payment of annual fees [chapter 8.6 patent gazette]

Free format text: REFERENTE A 8A ANUIDADE.

B08K Patent lapsed as no evidence of payment of the annual fee has been furnished to inpi [chapter 8.11 patent gazette]

Free format text: REFERENTE AO DESPACHO 8.6 PUBLICADO NA RPI 2260 DE 29/04/2014.