RU2169962C2 - Module with semiconductor integrated circuits and its manufacturing process - Google Patents
Module with semiconductor integrated circuits and its manufacturing process Download PDFInfo
- Publication number
- RU2169962C2 RU2169962C2 RU99115468/09A RU99115468A RU2169962C2 RU 2169962 C2 RU2169962 C2 RU 2169962C2 RU 99115468/09 A RU99115468/09 A RU 99115468/09A RU 99115468 A RU99115468 A RU 99115468A RU 2169962 C2 RU2169962 C2 RU 2169962C2
- Authority
- RU
- Russia
- Prior art keywords
- contact pads
- semiconductor chip
- semiconductor
- module
- conductive contacts
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Abstract
Description
Настоящее изобретение относится к модулю с полупроводниковыми микросхемами и способу его изготовления, а более конкретно - к модулю с полупроводниковыми микросхемами, который имеет сравнительно короткий тракт передачи сигнала между полупроводниковыми микросхемами и который занимает на плате сравнительно мало места. The present invention relates to a module with semiconductor microcircuits and a method for manufacturing it, and more particularly, to a module with semiconductor microcircuits, which has a relatively short signal transmission path between semiconductor microcircuits and which takes up relatively little space on the board.
В связи с возрастающей тенденцией к применению более быстродействующих микросхем для процессоров допустимое время задержки сигнала доступа к микросхеме периферийной памяти становится все время короче и короче. Поэтому проектировщику необходимо найти способ укоротить тракт передачи сигнала между микросхемой процессора и микросхемой периферийной памяти. С другой стороны, в связи с растущей потребностью в увеличении емкости памяти возрастает число микросхем памяти на печатной плате. Однако площадь печатной платы ограничена. Таким образом, основной заботой проектировщиков стало решение проблемы размещения большого количества микросхем памяти с обеспечением при этом минимального отрицательного влияния на плату. Due to the growing tendency to use faster chips for processors, the allowable delay time of the access signal to the peripheral memory chip is getting shorter and shorter. Therefore, the designer needs to find a way to shorten the signal path between the processor chip and the peripheral memory chip. On the other hand, due to the growing need to increase memory capacity, the number of memory chips on the printed circuit board is increasing. However, the PCB area is limited. Thus, the main concern of the designers was to solve the problem of placing a large number of memory chips, while ensuring minimal negative impact on the board.
Известен модуль с полупроводниковыми микросхемами (патент JP 2-58793), содержащий первую полупроводниковую микросхему, имеющую монтажную поверхность с множеством расположенных на ней первых контактных площадок; диэлектрический ленточный слой, выполненный с множеством отверстий в местах расположения первых контактных площадок, и предназначенных для обнажения первых контактных площадок; множество электропроводных контактов и монтажную поверхность с множеством расположенных на ней вторых контактных площадок, которые соединены с электропроводными контактами с обеспечением электрического соединения с первыми контактными площадками. A known module with semiconductor chips (patent JP 2-58793), containing the first semiconductor chip having a mounting surface with many located on it the first contact pads; a dielectric tape layer made with many holes in the locations of the first contact pads, and intended to expose the first contact pads; a plurality of electrically conductive contacts and a mounting surface with a plurality of second contact pads disposed thereon, which are connected to the electrically conductive contacts to provide electrical connection to the first contact pads.
Также известен способ изготовления модуля с полупроводниковыми микросхемами (патент JP 2-58793), включающий в себя выполнение диэлектрического ленточного слоя с множеством отверстий, предусмотренных в местах расположения первых контактных площадок, выполненных на монтажной поверхности первой полупроводниковой микросхемы и предназначенных для обнажения первых контактных площадок, соединение вторых контактных площадок, выполненных на другой монтажной поверхности, с электропроводными контактами с обеспечением электрического соединения с первыми контактными площадками. Also known is a method of manufacturing a module with semiconductor chips (patent JP 2-58793), including the implementation of a dielectric tape layer with many holes provided at the locations of the first contact pads made on the mounting surface of the first semiconductor chip and designed to expose the first contact pads, the connection of the second contact pads, made on another mounting surface, with conductive contacts with the provision of electrical connection with the first pads.
Как видно из вышеописанного, модуль с полупроводниковыми микросхемами и способ его производства не решают проблемы размещения большого количества микросхем при одновременной экономии пространства, т.к. каждая микросхема должна быть размещена на печатной плате. As can be seen from the above, a module with semiconductor chips and the method of its production do not solve the problem of placing a large number of chips while saving space, because each chip must be placed on a circuit board.
Основной целью настоящего изобретения является создание такого модуля с полупроводниковыми микросхемами и такого способа изготовления этого модуля с полупроводниковыми микросхемами, при применении которых тракт передачи сигнала может быть укорочен с тем, чтобы обеспечить минимальное время задержки. The main objective of the present invention is to provide such a module with semiconductor microcircuits and such a method of manufacturing this module with semiconductor microcircuits, in the application of which the signal transmission path can be shortened so as to provide a minimum delay time.
Другая цель настоящего изобретения заключается в создании такого модуля с полупроводниковыми микросхемами и такого способа изготовления этого модуля с полупроводниковыми микросхемами, при применении которых на печатной плате может быть размещено большое количество микросхем памяти и при этом не будет существенного увеличения размера печатной платы. Another objective of the present invention is to provide such a module with semiconductor microcircuits and such a method of manufacturing this module with semiconductor microcircuits, in the application of which a large number of memory microcircuits can be placed on a printed circuit board without a significant increase in the size of the printed circuit board.
В соответствии с одним аспектом настоящего изобретения модуль с полупроводниковыми микросхемами содержит первую полупроводниковую микросхему, имеющую монтажную поверхность с множеством расположенных на ней первых контактных площадок; диэлектрический ленточный слой, выполненный с множеством отверстий в местах расположения первых контактных площадок, и предназначенных для обнажения первых контактных площадок; множество электропроводных контактов и монтажную поверхность с множеством расположенных на ней вторых контактных площадок, которые соединены с электропроводными контактами с обеспечением электрического соединения с первыми контактными площадками, согласно изобретению, монтажная поверхность с множеством расположенных на ней вторых контактных площадок является монтажной поверхностью второй полупроводниковой микросхемы; диэлектрический ленточный слой имеет противоположные первую и вторую адгезионные поверхности; первая адгезионная поверхность сцеплена с монтажной поверхностью первой полупроводниковой микросхемы, при этом каждое из отверстий ограничено стенкой, которая совместно с соответствующей ему одной из первых контактных площадок образует приемное пространство под контакт; множество электропроводных контактов размещены соответственно в приемных пространствах под контакты; монтажная поверхность второй полупроводниковой микросхемы сцеплена со второй адгезионной поверхностью. In accordance with one aspect of the present invention, a semiconductor chip module comprises: a first semiconductor chip having a mounting surface with a plurality of first contact pads disposed thereon; a dielectric tape layer made with many holes in the locations of the first contact pads, and intended to expose the first contact pads; a plurality of electrically conductive contacts and a mounting surface with a plurality of second contact pads disposed thereon, which are connected to the electrically conductive contacts to provide electrical connection to the first contact pads, according to the invention, the mounting surface with a plurality of second contact pads disposed thereon is a mounting surface of a second semiconductor chip; the dielectric tape layer has opposite first and second adhesive surfaces; the first adhesive surface is adhered to the mounting surface of the first semiconductor chip, wherein each of the holes is bounded by a wall, which together with the corresponding one of the first contact pads forms a receiving space for the contact; many electrically conductive contacts are located respectively in the receiving spaces for the contacts; the mounting surface of the second semiconductor chip is coupled to the second adhesive surface.
Желательно, чтобы вторая адгезионная поверхность была покрыта термоотверждаемым клеем, температура отверждения которого ниже, чем температура плавления электропроводных контактов. It is desirable that the second adhesive surface be coated with thermoset adhesive, the curing temperature of which is lower than the melting temperature of the electrically conductive contacts.
Предпочтительно, модуль с полупроводниковыми микросхемами дополнительно содержит контактную рамку, на которой смонтирована вторая полупроводниковая микросхема. Preferably, the semiconductor chip module further comprises a contact frame on which a second semiconductor chip is mounted.
Также модуль с полупроводниковыми микросхемами дополнительно содержит пластмассовый корпус, в который упакованы первая и вторая полупроводниковые микросхемы и контактная рамка. Also, the module with semiconductor microcircuits further comprises a plastic case in which the first and second semiconductor microcircuits and a contact frame are packed.
Кроме того, модуль с полупроводниковыми микросхемами дополнительно содержит печатную плату, на которой смонтирована вторая полупроводниковая микросхема, причем печатная плата выполнена с расположенными на ней третьими контактными площадками, которые соединены электрически со второй полупроводниковой микросхемой, а также может дополнительно содержать пластмассовый корпус, в который упакованы первая и вторая полупроводниковые микросхемы. In addition, the module with semiconductor microcircuits further comprises a printed circuit board on which the second semiconductor microcircuit is mounted, wherein the printed circuit board is arranged with third contact pads located thereon, which are electrically connected to the second semiconductor microcircuit, and may further comprise a plastic case in which first and second semiconductor chips.
Предпочтительно, первая полупроводниковая микросхема представляет собой микросхему памяти, а вторая полупроводниковая микросхема представляет собой микросхему процессора. Preferably, the first semiconductor chip is a memory chip, and the second semiconductor chip is a processor chip.
Также желательно, чтобы каждый из электропроводных контактов представлял собой оловянный шарик или был сформирован из электропроводной пасты или из электропроводного материала, который подвергнут химическому электролитическому осаждению до соединения со вторыми контактными площадками. It is also desirable that each of the electrically conductive contacts is a tin ball or is formed from an electrically conductive paste or an electrically conductive material that has been subjected to chemical electrolytic deposition prior to joining with the second contact pads.
В соответствии с другим аспектом настоящего изобретения способ изготовления модуля с полупроводниковыми микросхемами включает в себя выполнение диэлектрического ленточного слоя с множеством отверстий, предусмотренных в местах расположения первых контактных площадок, выполненных на монтажной поверхности первой полупроводниковой микросхемы и предназначенных для обнажения первых контактных площадок, соединение вторых контактных площадок, выполненных на другой монтажной поверхности с электропроводными контактами с обеспечением электрического соединения с первыми контактными площадками, согласно изобретению перед соединением вторых контактных площадок, выполненных на другой монтажной поверхности, которая является монтажной поверхностью второй полупроводниковой микросхемы, с обеспечением электрического соединения с первыми контактными площадками, осуществляют сцепление первой адгезионной поверхности диэлектрического ленточного слоя с монтажной поверхностью первой полупроводниковой микросхемы, при этом каждое из отверстий ограничено стенкой, которая совместно с соответствующей ему первой контактной площадкой образует приемное пространство под контакт; размещение множества электропроводных контактов соответственно в приемных пространствах под контакты; сцепление монтажной поверхности второй полупроводниковой микросхемы со второй адгезионной поверхностью диэлектрического ленточного слоя, противоположной по отношению к первой адгезионной поверхности. In accordance with another aspect of the present invention, a method of manufacturing a module with semiconductor chips includes making a dielectric tape layer with a plurality of holes provided at locations of the first contact pads made on the mounting surface of the first semiconductor chip and intended to expose the first contact pads, connecting the second contact pads pads made on another mounting surface with conductive contacts providing electrical electrically connecting to the first contact pads, according to the invention, before connecting the second contact pads made on another mounting surface, which is the mounting surface of the second semiconductor chip, providing electrical connection to the first contact pads, the first adhesive surface of the dielectric tape layer is bonded to the mounting surface of the first a semiconductor chip, with each of the holes being bounded by a wall that locally with the first contact pad corresponding to it forms a receiving space for contact; placing a plurality of electrically conductive contacts, respectively, in the receiving spaces for the contacts; the adhesion of the mounting surface of the second semiconductor chip with the second adhesive surface of the dielectric tape layer, opposite to the first adhesive surface.
Желательно, чтобы вторая адгезионная поверхность была покрыта термоотверждаемым клеем, температура отверждения которого ниже чем температура плавления электропроводных контактов, а сцепление второй полупроводниковой микросхемы с диэлектрическим ленточным слоем и соединение вторых контактных площадок с электропроводными контактами осуществлялось одновременно путем операции термоотверждения таким образом, чтобы монтажная поверхность второй полупроводниковой микросхемы была уже сцеплена со второй адгезионной поверхностью до расплавления электропроводных контактов. It is desirable that the second adhesive surface be coated with thermoset adhesive, the curing temperature of which is lower than the melting temperature of the conductive contacts, and the adhesion of the second semiconductor chip with the dielectric tape layer and the second contact pads are connected to the conductive contacts simultaneously by thermosetting so that the mounting surface of the second the semiconductor chip was already bonded to the second adhesive surface before melting conductive contacts.
Кроме того, сцепление диэлектрического ленточного слоя с первой полупроводниковой микросхемой осуществляют посредством термоотверждения клея, применяемого для нанесения на первую адгезионную поверхность. In addition, the adhesion of the dielectric tape layer with the first semiconductor chip is carried out by thermosetting the adhesive used for applying to the first adhesive surface.
Cпособ дополнительно содержит операцию монтажа второй полупроводниковой микросхемы на контактной рамке. The method further comprises the step of mounting a second semiconductor chip on a contact frame.
Также дополнительно осуществляют операцию формовки пластмассового корпуса и упаковки первой и второй полупроводниковых микросхем контактной рамки, а также операции монтажа второй полупроводниковой микросхемы на печатной плате и соединения второй полупроводниковой микросхемы проводниками с третьими контактными площадками, выполненными на печатной плате. In addition, they carry out the operation of molding the plastic case and packaging the first and second semiconductor microcircuits of the contact frame, as well as the operations of mounting the second semiconductor microcircuit on a printed circuit board and connecting the second semiconductor microcircuit with conductors with third contact pads made on the printed circuit board.
Кроме того, способ дополнительно содержит операцию формовки пластмассового корпуса, упаковки первой и второй полупроводниковых микросхем. In addition, the method further comprises the step of forming a plastic case, packaging the first and second semiconductor chips.
И предпочтительно, первая полупроводниковая микросхема представляет собой микросхему памяти, а вторая полупроводниковая микросхема представляет собой микросхему процессора. And preferably, the first semiconductor chip is a memory chip, and the second semiconductor chip is a processor chip.
Также желательно, чтобы каждый из электропроводных контактов представлял собой оловянный шарик. It is also desirable that each of the conductive contacts is a tin ball.
А также, предпочтительно, каждый из электропроводных контактов формируют из электропроводной пасты или из электропроводного материала, который подвергают химическому и электролитическому осаждению до соединения со вторыми контактами. And also, preferably, each of the electrically conductive contacts is formed of an electrically conductive paste or of an electrically conductive material, which is subjected to chemical and electrolytic deposition before joining with the second contacts.
Другие признаки и преимущества настоящего изобретения станут очевидны из следующего подробного описания предпочтительных вариантов его осуществления, которое ведется со ссылками на чертежи, на которых:
фиг. 1 - 5 изображают схематически виды, иллюстрирующие отдельные операции первого предпочтительного варианта выполнения модуля с полупроводниковыми микросхемами в соответствии с настоящим изобретением;
фиг. 6 - в перспективе вид второго предпочтительного варианта выполнения модуля с полупроводниковыми микросхемами в соответствии с настоящим изобретением;
фиг. 7 - схематически вид третьего предпочтительного варианта выполнения модуля с полупроводниковыми микросхемами в соответствии с настоящим изобретением;
фиг. 8 - в перспективе вид четвертого предпочтительного варианта выполнения модуля с полупроводниковыми микросхемами в соответствии с настоящим изобретением;
фиг. 9 - схематически вид пятого предпочтительного варианта осуществления модуля с полупроводниковыми микросхемами в соответствии с настоящим изобретением на одной из промежуточных операций его изготовления;
фиг. 10 и 11 - схематически виды, иллюстрирующие некоторые операции шестого предпочтительного варианта выполнения модуля с полупроводниковыми микросхемами в соответствии с настоящим изобретением.Other features and advantages of the present invention will become apparent from the following detailed description of preferred embodiments thereof, which is carried out with reference to the drawings, in which:
FIG. 1 to 5 are schematic views illustrating individual operations of a first preferred embodiment of a module with semiconductor chips in accordance with the present invention;
FIG. 6 is a perspective view of a second preferred embodiment of a semiconductor chip module in accordance with the present invention;
FIG. 7 is a schematic view of a third preferred embodiment of a semiconductor chip module in accordance with the present invention;
FIG. 8 is a perspective view of a fourth preferred embodiment of a semiconductor chip module in accordance with the present invention;
FIG. 9 is a schematic view of a fifth preferred embodiment of a module with semiconductor chips in accordance with the present invention in one of its intermediate manufacturing steps;
FIG. 10 and 11 are schematic views illustrating certain operations of a sixth preferred embodiment of a semiconductor chip module in accordance with the present invention.
Прежде чем приступить к более подробному изложению настоящего изобретения следует отметить, что одинаковые элементы на чертежах обозначены одними и теми же позициями. Before proceeding to a more detailed presentation of the present invention, it should be noted that the same elements in the drawings are denoted by the same positions.
Как видно из фиг. 1-5, первый предпочтительный вариант выполнения модуля 4 с полупроводниковыми микросхемами в соответствии с настоящим изобретением содержит первую полупроводниковую микросхему 40, диэлектрический ленточный слой 5 и вторую полупроводниковую микросхему 6. As can be seen from FIG. 1-5, a first preferred embodiment of a semiconductor chip module 4 in accordance with the present invention comprises a
Первая полупроводниковая микросхема 40 имеет монтажную поверхность 42 под контактные площадки с множеством расположенных на ней первых контактных площадок 41. В этом варианте осуществления изобретения первая полупроводниковая микросхема 40 представляет собой микросхему памяти. Диэлектрический ленточный слой 5 имеет противоположные первую и вторую адгезионные поверхности 50, 51. Предусматривается применение термоотверждаемого клея 55 для нанесения на первую адгезионную поверхность 50, благодаря чему поверхность 50 может быть сцеплена - приклеена к монтажной поверхности 42 под контактные площадки на первой полупроводниковой микросхеме 40 во время выполнения операции термоотверждения. Предусматривается применение обычной технологии лазерной резки для выполнения множества отверстий 52 в диэлектрическом ленточном слое 5 в местах расположения первых контактных площадок 41 для того, чтобы обнажить последние. The
Каждое из отверстий 52 ограничено стенкой 53, которая соответственно с соответствующей отверстию 52 одной из первых контактных площадок 41 образуют приемное пространство под контакт. Предусматривается размещение множества электропроводных контактов 54 соответственно в приемных пространствах под контакты. В данном варианте осуществления изобретения в каждое приемное пространство под контакт вложен оловянный шарик, который и служит в качестве электропроводного контакта 54. Each of the holes 52 is bounded by a wall 53, which, respectively, with the corresponding hole 52 of one of the
Вторая полупроводниковая микросхема 6 имеет монтажную поверхность 61 для монтажа микросхемы, выполненную с множеством расположенных на ней вторых контактных площадок 60, которые должны быть совмещены с электропроводными контактами 54 и соединены с ними. В этом варианте осуществления изобретения вторая полупроводниковая микросхема 6 представляет собой микросхему процессора, такого как процессор видеоданных, графический процессор, либо контроллер интегральной схемы для специальных применений. Проводится операция термоотверждения, чтобы соединить электропроводные контакты 54 со вторыми контактными площадками 60, а также, чтобы сцепить, в данном случае приклеить поверхность 61 для монтажа микросхемы ко второй адгезионной поверхности 51 на диэлектрическом ленточном слое 5. Предпочтительно, чтобы вторая поверхность 51 была покрыта термоотверждаемым клеем 55, температура отверждения которого ниже, чем температура плавления электропроводных контактов 54. Таким образом, монтажная поверхность 61 для монтажа микросхемы будет уже сцеплена со второй адгезионной поверхностью 51 еще до расплавления электропроводных контактов 54, благодаря чему будет обеспечена герметизация приемных пространств под контакты, в результате чего расплав электропроводного контакта 54 будет предохранен от вытекания из соответствующего приемного пространства под этот контакт, что позволит избежать образования нежелательных соединений с соседними электропроводными контактами 54. The
Затем вторая полупроводниковая микросхема 6 монтируется в контактной рамке 7 обычным способом. После этого с использованием известных технологических приемов осуществляют формовку пластмассового корпуса 8, в который упаковывают первую и вторую полупроводниковые микросхемы 40, 6 и контактную рамку 7, что и является завершающей операцией при изготовлении модуля 4 с полупроводниковыми микросхемами. Then, the
Как видно из фиг. 6, на которой показан второй предпочтительный вариант выполнения модуля с полупроводниковыми микросхемами в соответствии с настоящим изобретением, может быть осуществлен монтаж двух или более первых полупроводниковых микросхем 40 на второй полупроводниковой микросхеме 6 с использованием при этом способа, аналогичного примененному при изготовлении первого предпочтительного варианта выполнения. As can be seen from FIG. 6, which shows a second preferred embodiment of a semiconductor chip module in accordance with the present invention, two or more of the
Как видно из фиг. 7, третий предпочтительный вариант выполнения модуля с полупроводниковыми микросхемами в соответствии с настоящим изобретением показан, как, по существу, аналогичный первому варианту его выполнения. Однако в этом варианте осуществления изобретения вместо того, чтобы быть смонтированной на контактной рамке, вторая полупроводниковая микросхема 6 смонтирована на печатной плате 9, при этом вторая полупроводниковая микросхема 6 соединена электрически с третьими контактными площадками 90, расположенными на печатной плате 9. После этого при использовании известных технологических приемов осуществляют формовку пластмассового корпуса 8, в который упаковывают первую и вторую полупроводниковые микросхемы 40, 6. As can be seen from FIG. 7, a third preferred embodiment of a semiconductor chip module in accordance with the present invention is shown as being substantially similar to the first embodiment. However, in this embodiment of the invention, instead of being mounted on the contact frame, the
Как видно из фиг. 8, на которой показан четвертый предпочтительный вариант выполнения модуля с полупроводниковыми микросхемами в соответствии с настоящим изобретением, третий предпочтительный вариант его выполнения может быть модифицирован таким образом, чтобы был осуществлен монтаж двух или более первых полупроводниковых микросхем 40 на второй полупроводниковой микросхеме 6. As can be seen from FIG. 8, which shows a fourth preferred embodiment of a semiconductor chip module according to the present invention, the third preferred embodiment can be modified so that two or more of the
Как видно из фиг. 9, в пятом предпочтительном варианте выполнения модуля с полупроводниковыми микросхемами в соответствии с настоящим изобретением вместо того, чтобы в качестве электропроводных контактов использовать оловянные шарики, для формирования каждого контакта 54' применена электропроводная паста, к примеру, такая как электропроводная серебряная паста. As can be seen from FIG. 9, in a fifth preferred embodiment of the semiconductor chip module according to the present invention, instead of using tin balls as the conductive contacts, an electrically conductive paste, for example, such as an electrically conductive silver paste, is used to form each contact 54 '.
Как видно из фиг. 10 и 11, в шестом предпочтительном варианте выполнения модуля с полупроводниковыми микросхемами в соответствии с настоящим изобретением каждый контакт 54'' сформирован путем размещения электропроводного металлического материала 56, к примеру, такого как золотой или алюминиевый шарик, в каждом приемном пространстве под контакт. После этого осуществлен химический процесс электролитического осаждения, завершающий формирование каждого контакта 54'' до соединения с вторыми контактными площадками на второй полупроводниковой микросхеме (не показана). As can be seen from FIG. 10 and 11, in a sixth preferred embodiment of the semiconductor chip module according to the present invention, each
Следует отметить, что тракт передачи сигнала между первой и второй полупроводниковыми микросхемами 40 и 6 становится существенно короче в модуле 4 с полупроводниковыми микросхемами, выполненном в соответствии с данным изобретением. Кроме того, поскольку первая полупроводниковая микросхема 40 не занимает места на печатной плате, площадь печатной платы может использоваться более эффективно, когда не ней устанавливается модуль 4 с полупроводниковыми микросхемами. Таким образом, достигаются цели, поставленные при создании настоящего изобретения. It should be noted that the signal path between the first and
Настоящее изобретение было описано в связи с теми вариантами его осуществления, которые считаются наиболее практичными и предпочтительными, однако, это отнюдь не означает, что данное изобретение ограничивается лишь раскрытыми здесь вариантами его осуществления, при этом подразумевается, что оно охватывает также различные его изменения, которые не выходят за пределы существа и объема в самой широкой их интерпретации с тем, чтобы заключать в себе все такие модификации и соответствующие изменения. The present invention has been described in connection with those variants of its implementation that are considered the most practical and preferred, however, this does not mean that this invention is limited only by the variants of its implementation disclosed here, it is understood that it also covers its various changes, which do not go beyond the essence and volume in their broadest interpretation so as to encompass all such modifications and corresponding changes.
Claims (21)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU99115468/09A RU2169962C2 (en) | 1999-07-13 | 1999-07-13 | Module with semiconductor integrated circuits and its manufacturing process |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU99115468/09A RU2169962C2 (en) | 1999-07-13 | 1999-07-13 | Module with semiconductor integrated circuits and its manufacturing process |
Publications (2)
Publication Number | Publication Date |
---|---|
RU99115468A RU99115468A (en) | 2001-05-10 |
RU2169962C2 true RU2169962C2 (en) | 2001-06-27 |
Family
ID=20222748
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU99115468/09A RU2169962C2 (en) | 1999-07-13 | 1999-07-13 | Module with semiconductor integrated circuits and its manufacturing process |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2169962C2 (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018126153A1 (en) * | 2016-12-30 | 2018-07-05 | Texas Instruments Incorporated | Isolator integrated circuits with package structure cavity and fabrication methods |
US10121847B2 (en) | 2017-03-17 | 2018-11-06 | Texas Instruments Incorporated | Galvanic isolation device |
US10179730B2 (en) | 2016-12-08 | 2019-01-15 | Texas Instruments Incorporated | Electronic sensors with sensor die in package structure cavity |
US10411150B2 (en) | 2016-12-30 | 2019-09-10 | Texas Instruments Incorporated | Optical isolation systems and circuits and photon detectors with extended lateral P-N junctions |
US10424551B2 (en) | 2016-12-30 | 2019-09-24 | Texas Instruments Incorporated | Integrated circuit wave device and method |
WO2020214149A1 (en) * | 2019-04-15 | 2020-10-22 | Hewlett-Packard Development Company, L.P. | Printed circuit boards with solder joints of higher melting temperatures and traces coupling electrical contacts at differing positions |
US10861796B2 (en) | 2016-05-10 | 2020-12-08 | Texas Instruments Incorporated | Floating die package |
US11211305B2 (en) | 2016-04-01 | 2021-12-28 | Texas Instruments Incorporated | Apparatus and method to support thermal management of semiconductor-based components |
-
1999
- 1999-07-13 RU RU99115468/09A patent/RU2169962C2/en not_active IP Right Cessation
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11211305B2 (en) | 2016-04-01 | 2021-12-28 | Texas Instruments Incorporated | Apparatus and method to support thermal management of semiconductor-based components |
US10861796B2 (en) | 2016-05-10 | 2020-12-08 | Texas Instruments Incorporated | Floating die package |
US10179730B2 (en) | 2016-12-08 | 2019-01-15 | Texas Instruments Incorporated | Electronic sensors with sensor die in package structure cavity |
WO2018126153A1 (en) * | 2016-12-30 | 2018-07-05 | Texas Instruments Incorporated | Isolator integrated circuits with package structure cavity and fabrication methods |
US10074639B2 (en) | 2016-12-30 | 2018-09-11 | Texas Instruments Incorporated | Isolator integrated circuits with package structure cavity and fabrication methods |
US10411150B2 (en) | 2016-12-30 | 2019-09-10 | Texas Instruments Incorporated | Optical isolation systems and circuits and photon detectors with extended lateral P-N junctions |
US10424551B2 (en) | 2016-12-30 | 2019-09-24 | Texas Instruments Incorporated | Integrated circuit wave device and method |
US10636778B2 (en) | 2016-12-30 | 2020-04-28 | Texas Instruments Incorporated | Isolator integrated circuits with package structure cavity and fabrication methods |
US11264369B2 (en) | 2016-12-30 | 2022-03-01 | Texas Instruments Incorporated | Isolator integrated circuits with package structure cavity and fabrication methods |
US10121847B2 (en) | 2017-03-17 | 2018-11-06 | Texas Instruments Incorporated | Galvanic isolation device |
US10529796B2 (en) | 2017-03-17 | 2020-01-07 | Texas Instruments Incorporated | Galvanic isolation device |
WO2020214149A1 (en) * | 2019-04-15 | 2020-10-22 | Hewlett-Packard Development Company, L.P. | Printed circuit boards with solder joints of higher melting temperatures and traces coupling electrical contacts at differing positions |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100694739B1 (en) | Ball grid array package with multiple power/ground planes | |
CA1229155A (en) | High density lsi package for logic circuits | |
US5311407A (en) | Printed circuit based for mounted semiconductors and other electronic components | |
JP2501019B2 (en) | Flexible circuit board | |
US5989939A (en) | Process of manufacturing compliant wirebond packages | |
JPH088283A (en) | Substrate-utilized package sealed electronic device and its manufacture | |
JP3020201B2 (en) | Molding method of ball grid array semiconductor package | |
US20060097404A1 (en) | Semiconductor package with conductive molding compound and manufacturing method thereof | |
HU216982B (en) | Chip carrier device | |
JPH0992752A (en) | Semiconductor device | |
JPH07183333A (en) | Electronic package and manufacture thereof | |
KR19980070254A (en) | Resin Sealed Semiconductor Device | |
RU2169962C2 (en) | Module with semiconductor integrated circuits and its manufacturing process | |
RU99115468A (en) | MODULE WITH SEMICONDUCTOR ICS AND METHOD FOR ITS MANUFACTURE | |
US6734041B2 (en) | Semiconductor chip module and method for manufacturing the same | |
KR100396869B1 (en) | Junction method for a flexible printed circuit board | |
KR100320729B1 (en) | Semiconductor chip module and method for manufacturing the same | |
EP1065718A1 (en) | Semiconductor chip module and method for manufacturing the same | |
KR100520443B1 (en) | Chip scale package and its manufacturing method | |
JP3084023B1 (en) | Semiconductor device and manufacturing method thereof | |
JPH08167676A (en) | Semiconductor device | |
KR0134646B1 (en) | Reverse stack thin film package and the manufacture method | |
JPH0645763A (en) | Printed wiring board | |
JP2002151627A (en) | Semiconductor device and its manufacturing method and method for mounting | |
KR950003906B1 (en) | Tap package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20040714 |