KR0134646B1 - Reverse stack thin film package and the manufacture method - Google Patents

Reverse stack thin film package and the manufacture method

Info

Publication number
KR0134646B1
KR0134646B1 KR1019940010597A KR19940010597A KR0134646B1 KR 0134646 B1 KR0134646 B1 KR 0134646B1 KR 1019940010597 A KR1019940010597 A KR 1019940010597A KR 19940010597 A KR19940010597 A KR 19940010597A KR 0134646 B1 KR0134646 B1 KR 0134646B1
Authority
KR
South Korea
Prior art keywords
film
lead
semiconductor chip
leads
package
Prior art date
Application number
KR1019940010597A
Other languages
Korean (ko)
Other versions
KR950034695A (en
Inventor
김영수
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019940010597A priority Critical patent/KR0134646B1/en
Publication of KR950034695A publication Critical patent/KR950034695A/en
Application granted granted Critical
Publication of KR0134646B1 publication Critical patent/KR0134646B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads

Abstract

본 발명은 패키지와 그 제조방법에 관한 것으로, 기존의 초박형 패키지의 적층기술에 따른 플라스틱 패키지의 적충시 패키지의 두께가 기존의 단위 패키지의 실장시보다 훨씬 증가되므로 패키지의 박형화 및경량화에 장애 요인을 해소하기 위하여, 복수개의 전극패드들이 형성된 활성면을 갖는 반도체 칩을 준비하는 단계; 반도체 칩에 대응하는 디바이스 구멍과 디바이스 구멍을 중심으로 양측에 한 쌍의 리드 접합 예정부 슬롯과 한쌍의 리드 실장부 슬롯을 베이스 필름 위에 형성하는 단계; 베이스 필름의 표면에 금속물질을 도포한 후 패터닝하여 복수개의 리드들을 형성하는 단계; 적어도 한쪽 끝부분의 내부리드와 반도체 칩의 전극패드를 전기적으로 연결하여 반도체 칩이 장착된 필름 캐리어를 형성하는 단계; 위의 단계들을 통하여 형성되며 단지 리드 실장부 슬롯이 형성되지 않는 베이스 필름을 이용한 것을 특징으로 하는 반도체 칩이 장착된 또 다른 필름 캐리어를 형성하는 단계; 반도체 칩들의 활성면들이 서로 대향되도록 필름 캐리어들이 역방향으로 놓여지며, 내부리드들 사이에 지지용 필름이 개재되고, 지지용 필름이 리드 접합 예정부 슬롯과 대응하는 일 지점에서 내부리드들이 접착됨으로써 필림 캐리어들이 결합되는 단계; 및 필름 캐리어들이 결합된 구조를 봉지수지로 봉지하여 패키지 몸체를 형성하는 단계; 를 포함하는 역적층 초박형 패키지를 구현하였다.The present invention relates to a package and a method of manufacturing the same.As the thickness of the package is increased when the plastic package is loaded according to the conventional stacking technology of the ultra-thin package, it is an obstacle to thinning and weight reduction of the package. Preparing a semiconductor chip having an active surface on which a plurality of electrode pads are formed; Forming a pair of lead joining part slots and a pair of lead mounting part slots on both sides of the device hole and the device hole corresponding to the semiconductor chip on the base film; Forming a plurality of leads by coating a metal material on the surface of the base film and then patterning the metal material; Electrically connecting at least one end of the inner lead and an electrode pad of the semiconductor chip to form a film carrier on which the semiconductor chip is mounted; Forming another film carrier on which a semiconductor chip is mounted, the base film being formed through the above steps and using only a base film having no lead mounting slot formed therein; The film carriers are placed in the reverse direction so that the active surfaces of the semiconductor chips face each other, the supporting film is interposed between the inner leads, and the supporting film is adhered by bonding the inner leads at one point corresponding to the lead bonding slot. Carriers are combined; And encapsulating the structure in which the film carriers are combined with an encapsulation resin to form a package body. Implemented a reverse laminated ultra-thin package comprising a.

Description

역적층 초박형 패키지 및 그 제조방법Reverse laminated ultra-thin package and manufacturing method

제1a도는 종래기술에 따른 초박형 패키지를 구성하는 필름 캐리어의 평면도.1A is a plan view of a film carrier constituting an ultra-thin package according to the prior art.

제1b도는 제 1a 도의 I-I 선을 따라 절단한 단면도.FIG. 1B is a cross-sectional view taken along the line I-I of FIG. 1A.

제2도는 종래기술에 따른 적충구조의 초박형 패키지의 단면도.2 is a cross-sectional view of an ultra-thin package of a red worm structure according to the prior art.

제3a도는 본 발명의 일 실시예에 따른 초박형 패키지를 구성하는 필름 캐리어의 평면도.Figure 3a is a plan view of a film carrier constituting an ultra-thin package according to an embodiment of the present invention.

제3b도는 제 3a도의 Ⅲ - Ⅲ선을 따라 절단한 단면도.3B is a cross-sectional view taken along the line III-III of FIG. 3A.

제4도는 본 발명에 따른 역적층 초박형 패키지의 제조방법의 일 실시 예를 나타낸 단면도.Figure 4 is a cross-sectional view showing an embodiment of a method for manufacturing a reverse laminated ultra-thin package according to the present invention.

제5도는 본 발명에 따른 역적층 초박형 패키지의 제조방법의 다른 실시예를 나타낸 단면도.Figure 5 is a cross-sectional view showing another embodiment of a method for manufacturing a reverse laminated ultra-thin package according to the present invention.

제6도는 본 발명에 따른 역적층 초박형 패키지의 제조방법의 또 다른 실시예를 나타낸 단면도.Figure 6 is a cross-sectional view showing another embodiment of a method for manufacturing a reverse laminated ultra thin package according to the present invention.

제7도는 제 4 도의 역적층 초박형 패키지를 봉지한 상태를 나타낸 단면도.7 is a cross-sectional view showing a state of encapsulating the reverse laminated ultra-thin package of FIG.

제8도는 제 5 도의 역적층 초박형 패키지를 봉지한 상태를 나타낸 단면도.8 is a cross-sectional view showing a state of encapsulating the reverse laminated ultra-thin package of FIG.

제9도는 제 6 도의 역적층 초박형 패키지를 봉지한 상태를 나타낸 단면도이다.9 is a cross-sectional view showing a state in which the reverse laminated ultra-thin package of FIG. 6 is sealed.

본 발명은 패키지 및 그 제조방법에 관한 것으로서, 더욱 상세하게는 외부리드를 표면 노출시키는 외부리드 홈과 디바이스 구멍 사이에 슬롯들을 형성하여 패키지의 역적층시 이 슬롯들을 끼워 맞춤으로써 고밀도 실장이 가능한 역적층 초박형(超薄形) 패키지 및 그 제조방법에 관한 것이다.The present invention relates to a package and a method for manufacturing the same. More particularly, the present invention relates to a package and a method of manufacturing the same. A layer ultra-thin package and a method of manufacturing the same.

일반적으로, 집적회로(IC) 또는 대규모 집적회로(LSI) 등의 반도체 칩은 두께가 매우 얇고 크기도 매우 작아서 인쇄회로기판(PCB)에 직접 장착되기 어렵다. 이 때문에 대부분의 반도체 칩은 봉지수지로 봉지된 일종의 용기에 수납되어 인쇄회로기판에 장착된다.In general, semiconductor chips such as integrated circuits (ICs) or large scale integrated circuits (LSIs) are very thin and very small in size, making it difficult to directly mount them on a printed circuit board (PCB). For this reason, most semiconductor chips are housed in a kind of container encapsulated with an encapsulating resin and mounted on a printed circuit board.

이러한 패키지의 기본형은, 반도체 칩이 리드 프레임(Lead frame)의 다이패드(Die pad)상에 장착되어 본딩 와이어에 의해 반도체 칩의 전극 패드와 외부회로 접속용 리드가 접속되어 있는 구조를 취하고 있으며, 반도체 칩 및 본딩 와이어는 리드 프레임과 함께 봉지되고 복수의 외부리드만이 패키지 밖으로 돌출 되어 있다.The basic type of such a package has a structure in which a semiconductor chip is mounted on a die pad of a lead frame, and an electrode pad of the semiconductor chip and a lead for connecting an external circuit are connected by a bonding wire. The semiconductor chip and the bonding wire are sealed together with the lead frame, and only a plurality of external leads protrude out of the package.

이와 같은 패키지는 외부리드 즉, 핀 (Pin)이 패키지의 양변으로부터 수직 하향 절곡되어 있는 듀얼 인라인 패키지(Dual inline package) 방식과 핀이 패키지의 4변으로부터 돌출하고 있는 쿼드플랫 패키지(Quad flat package) 방식이 주류를 이루고 있다.Such a package has an external lead, a dual inline package in which pins are bent vertically downward from both sides of the package, and a quad flat package in which the pins protrude from four sides of the package. The way is mainstream.

쿼드플랫 패키지 방식은 듀얼 인라인 패키지 방식보다 비교적 많은 수의 핀을 형성할 수 있으므로 인쇄회로기판에 대한 실장밀도를 약간 더 높일 수 있는 이점이 있다.The quad-flat package method can form a relatively larger number of pins than the dual in-line package method, which has the advantage of slightly increasing the mounting density of the printed circuit board.

그러나 최근에 전자기기는 고기능화, 소형화 및 박형화 또는 경박단소화로 진행되는 추세이며 이에 대응하여 반도체 칩 역시 고집적화로 진행되고 있고, 그에 비례하여 핀 수도 급속하게 증가하는 경향이 있다.However, in recent years, electronic devices are becoming more functional, miniaturized, thinner, and lighter and lighter, and semiconductor chips are also becoming highly integrated, and the number of pins tends to increase rapidly.

이 때문에 듀얼 인라인 패키지 방식과 쿼드플랫 패키지 방식으로는 충분치 않아 새로운 패키지 방식이 요구되는 실정에 있다.For this reason, the dual inline package method and the quad flat package method are not enough, and a new package method is required.

이러한 가운데, 통상의 와이어 본딩에 의하지 않고 반도체 칩의 전극들과 이에 대응되는 리드들을 일괄 접속하는 이른바 필름 캐리어(Film carrier)방식이 개발되었다. 필름 캐리어 방식은 테이프 캐리어 방식 또는 탭(TAB ; Tape automated bonding 이하 TAB이라 한다.) 방식이라 불리기도 한다.Among them, a so-called film carrier method for collectively connecting the electrodes of the semiconductor chip and the corresponding leads without the conventional wire bonding has been developed. The film carrier method is also called a tape carrier method or a tab (TAB; Tape automated bonding, or TAB) method.

필름 캐리어 방식은 리드 프레임과 도선 역할을 하는 금속패턴(리드)이 베이스 필름 상에 형성되고, 금속돌기로 이루어진 범프(Bump)에 의하여 베이스 필름상의 금속패턴과 반도체 칩의 전극패드를 본딩하는 표면실장형 패키지 기술의 일종으로서, 본딩 와이어(Bonding wire) 를 사용하는 방식과는 전혀 다른 진보ehls 기술이며 소형 계산기, 액정 표시 소자(LCD) 및 컴퓨터 등에 주로 이용되고 있다.In the film carrier method, a metal pattern (lead) serving as a lead frame and a conductive wire is formed on the base film, and the surface mount bonds the metal pattern on the base film and the electrode pad of the semiconductor chip by a bump made of metal protrusions. As a type of package technology, it is an advanced technology that is completely different from the method of using a bonding wire, and is mainly used in a small calculator, a liquid crystal display (LCD) and a computer.

제 1a 도는 종래기술의 일 실시예에 따른 초박형 패키지를 구성하는 필름 캐리어를 평면으로 나타내었으며, 제 1b도는 제 1a도의 Ⅰ-Ⅰ선을 따라 절단한 단면을 나타내고 있다.FIG. 1a illustrates a film carrier constituting an ultra-thin package according to an embodiment of the prior art in a plan view, and FIG. 1b illustrates a cross section taken along the line I-I of FIG. 1a.

제 1a 도 및 제 1b 도를 참조하면, 종래의 필름 캐리어는 스프로킷(Sprocket) 구멍(10)이 형성된 절연성의 베이스 필름(13)으로 이루어져 있고, 이 베이스 필름(13)상에 부착된 구리 박막을 포토 에칭하여 형성된 내부리드(15), 외부리드(16)를 각각 구비한다.Referring to FIGS. 1A and 1B, a conventional film carrier is composed of an insulating base film 13 having a sprocket hole 10 formed therein, and a copper thin film attached to the base film 13 is formed. The inner lead 15 and the outer lead 16 formed by photoetching are provided, respectively.

이하, 내부리드(15) 및 외부리드(16)를 리드(14)라 통칭한다. 여기서, 베이스 필름(13)은 폴리이미드(Polymide)또는 폴리페닐렌 설파이드 (PPS : Polyphenylene sulfide)등으로 된 TAB 테이프 재료로 만들어진다.Hereinafter, the inner lead 15 and the outer lead 16 are collectively referred to as a lead 14. Here, the base film 13 is made of a TAB tape material made of polyimide or polyphenylene sulfide (PPS).

일반적으로 적용되는 필름 캐리어의 형성공정을 좀더 상세히 살펴보면, 베이스 필름(13)에 디바이스 구멍(20)과 외부리드 홈(18)을 펀칭 가공한 후, 약 18∼35μm 두께의 구리 박막을 전면에 도포한다. 이어 구리 박막에 감광막의 도포, 노광 및 현상공정을 실시하여 감광막의 패턴을 형성하고, 감광막의 패턴을 이용하여 노출된 영역의 구리 박막을 에칭한 후, 감광막의 패턴을 제거한다. 따라서 감광막의 패턴에 의해 내부리드(15)와 외부리드(16)가 디바이스 구멍(20)의 좌/우측에 각각 형성된다.Looking at the formation process of the film carrier generally applied in detail, after punching the device holes 20 and the outer lead grooves 18 in the base film 13, a copper thin film having a thickness of about 18 ~ 35μm applied to the front do. Subsequently, the copper thin film is coated, exposed and developed to form a photosensitive film, and the copper thin film in the exposed region is etched using the photosensitive film, and then the pattern of the photosensitive film is removed. Accordingly, the inner lead 15 and the outer lead 16 are formed on the left and right sides of the device hole 20 by the pattern of the photosensitive film.

이때 베이스 필름(13)의 중앙부가 펀칭되어 반도체 칩(11)이 탑재되는 디바이스 구멍(20)에 부분적으로 돌출된 내부리드(15)는 베이스 필름(13)의 가장자리 근처에서 스트레이트(Straight) 모양으로 형성된다.At this time, the inner lead 15 which is partially protruded in the device hole 20 where the semiconductor chip 11 is mounted by punching the center portion of the base film 13 has a straight shape near the edge of the base film 13. Is formed.

이상과 같은 구조의 필름 캐리어는 동일구성의 필름 캐리어를 단위로 하여 여러 가지 방법으로 베이스 필름(13) 상에 반도체 칩을 탑재한다.The film carrier of the above structure mounts a semiconductor chip on the base film 13 by various methods using the film carrier of the same structure as a unit.

즉, 내부리드(15)의 일단에 반도체 칩(11)의 전극패드(17)를 범프(12)에 의하여 접합한 후, 외부리드(16)가 외부리드 홈(18)을 통하여 베이스 필름(13)에서 노출된 부분을 인쇄회로기판(도시되지 않음 등의 배선전극(도시되지 않음)에 접합하는 것이다.That is, after the electrode pad 17 of the semiconductor chip 11 is bonded to one end of the inner lead 15 by the bump 12, the outer lead 16 is connected to the base film 13 through the outer lead groove 18. ) Is bonded to a printed circuit board (not shown), such as a wiring electrode (not shown).

제 2 도는 종래기술의 일 실시예에 따른 적층구조의 초박형 패키지를 나타낸 단면으로서, 제 1b도와 같은 패키지 즉, 리드(24)의 하면에 베이스 필름(23)이 노출되어 있고, 내부리드(25)의 하단부에 반도체 칩(21)의 전극패드(27)가 범프(22)에 의해 연결되어 있으며, 리드(24)의 상 하면을 외부 환경으로부터 보호하기 위하여 봉지수지(EMC)로 봉지하여 패키지 몸체(28)가 형성된 패키지를 4층 구조로 적층하였다.FIG. 2 is a cross-sectional view showing an ultra-thin package having a laminated structure according to an embodiment of the prior art, in which the base film 23 is exposed on the package as shown in FIG. 1B, that is, the lower surface of the lid 24, and the inner lead 25 is shown. The electrode pad 27 of the semiconductor chip 21 is connected to the lower end of the semiconductor chip 21 by the bumps 22, and the upper and lower surfaces of the lead 24 are encapsulated with an encapsulating resin (EMC) to protect the package body ( The package on which 28) was formed was laminated in a four-layer structure.

여기서 신호 입 출력단자로 되는 리드(24)가 상 하로 접합되어 있으며, 리드(24)를 인쇄회로기판 상에 표면 실장할 수 있도록 절곡되어 있다.Here, the leads 24 serving as signal input and output terminals are joined up and down, and are bent so that the leads 24 can be surface mounted on a printed circuit board.

이와 같이 적층된 종래의 초박형 패키지의 적층 기술은, 플라스틱 패키지의 적층시 패키지의 적층 두께가 기존의 단위 패키지의 실장시보다 훨씬 증가되므로 패키지의 박형화 및 경량화에 장애 요인이 된다.The stacking technology of the conventional ultra-thin package stacked as described above is an obstacle to thinning and reducing the weight of the package since the stacking thickness of the package is much higher than that of the conventional unit package.

또한 종래의 초박형 패키지 제조기술은 와이어 본딩(Wire bonding)과 리드 프레임(Lead frame)을 이용한 기술 및 TAB을 이용한 기술로 크게 나누어지는데, 두 가지 기술 모두 봉지(Molding)시 봉지지수지의 압력에 의해 다이 틸트(Die tilt)또는 리드의 휘어짐 등이 발생할 수 있다.In addition, the conventional ultra-thin package manufacturing technology is largely divided into a technique using a wire bonding (lead frame), a lead frame (Lead frame) and a technique using a TAB, both of the dies by the pressure of the encapsulation resin during the sealing (die) Tilt or bending of the lead may occur.

따라서 본 발명은 위와 같은 문제점을 감안하여 안출한 것으로써, 본 발명의 목적은, TAB기술에 의한 초박형 패키지를 역적층 구조를 갖도록 형성함으로써, 고밀도의 초박형 패키지의 신뢰성을 향상시킬 수 있는 역적층 초박형 패키지를 제공하는데 있다.Accordingly, the present invention has been made in view of the above problems, and an object of the present invention is to form an ultra-thin package according to the TAB technology to have a reverse laminated structure, thereby increasing the reliability of a high-density ultra-thin package. To provide a package.

본 발명의 또 다른 목적은 TAB 기술에 의해 형성된 초박형 패키지를 역적층으로 접합한 후, 봉지함으로써 패키지의 적층에 따른 반도체 칩의 메모리 용량을 증가시키고 그 실장 높이를 현저하게 줄여서 패키지를 박형화 및 경량화할 수 있는 역적층 초박형 패키지의 제조방법을 제고하는 데 있다.Another object of the present invention is to laminate the ultra-thin package formed by the TAB technology in reverse lamination, and then to encapsulate it, thereby increasing the memory capacity of the semiconductor chip according to the stacking of the package and significantly reducing the mounting height, thereby making the package thinner and lighter. The present invention provides a method for manufacturing a reverse laminated ultra thin package.

이러한 목적을 달성하기 위한 본 발명에 따른 역적층 초박형 패키지는, 복수개의 전극패드들이 형성된 활성면을 갖는제 1 반도체 칩, 상기 전극패드들에 범프를 통해 연결되는 제 1 내부리드들 및 상기 제 1 내부리드와 연결되는 외부리드가 형성된 제 1 베이스 필름을 포함하는 제 1 필름 캐리어; 복수개의 전극패드들이 형성된 활성면을 갖는 제 2 반도체 칩, 및 상기 전극패드들에 범프를 통해 연결되는 제 2 내부리드들이 형성된 제 2 베이스 필름을 포함하는 제 2 필름 캐리어; 상기 제 1,2 내부리드들 사이에 개재되는 지지용 필름; 및 상기 제 1,2필름 캐리어와 상기 지지용 필름을 봉지하는 패키지 몸체; 를 포함하는 반도체 패키지에 있어서, 상기 제 1,2필름 캐리어들은 상기 제 1,2내부리드들이 서로 마주 보도록 역적층되며, 상기 제 1,2내부리드들은 상기 지지용 필름의 일 지점에서 전기적으로 연결되는 것을 특징으로 한다.In order to achieve the above object, a reverse stacked ultra-thin package according to the present invention includes a first semiconductor chip having an active surface on which a plurality of electrode pads are formed, first internal leads connected to the electrode pads through bumps, and the first A first film carrier comprising a first base film having an outer lead connected to the inner lead; A second film carrier comprising a second semiconductor chip having an active surface having a plurality of electrode pads formed thereon, and a second base film having second inner leads connected to the electrode pads through bumps; A supporting film interposed between the first and second inner leads; And a package body encapsulating the first and second film carriers and the supporting film. In the semiconductor package comprising, the first and second film carriers are reversely stacked so that the first and second inner leads face each other, the first and second inner leads are electrically connected at a point of the support film It is characterized by.

위와 같은 제 1,2 내부리드의 전기적 연결은 지지용 필름의 일 지점에서 적어도 하나의 내부리드가 돌출 되어 리드들이 접착되거나 또는 지지용 필름의 일 지점에서 적어도 하나의 금속돌기가 삽입되어 리드들이 접착될 수 있다.The electrical connection of the first and second inner leads as described above may include at least one inner lead protruding at one point of the supporting film to bond the leads or at least one metal protrusion at one point of the supporting film to bond the leads. Can be.

본 발명에 따른 역적층 초박형 패키지의 제조방법의 특징은, 복수개의 전극패드들이 형성된 활성면을 갖는 제 1,2 반도체 칩을 준비하는 제 1 공정; 제 1 반도체 칩에 대응하는 디바이스 구멍과 디바이스 구멍을 중심으로 양측에 한 쌍의 리드 접합 예정부 슬롯과 한 쌍의 리드 실장부 슬롯을 베이스 필름 위에 형성하는 제 2 공정; 베이스 필름의 표면에 금속물질을 도포한 후 패터닝하여 적어도 한쪽 끝부분이 디바이스 구멍에 돌출 되며, 리드 접합 예정부 슬롯과 리드 실장부 슬롯에 표면 노출되는 복수개의 리드들을 형성한는 제 3 공정; 복수개의 리드들의 적어도 한쪽 끝부분의 내부리드와 제 1 반도체 칩의 전극패드를 범프를 이용하여 전기적으로 연결하여 제 1 반도체 칩이 장착된 제 1 필름 캐리어를 형성하는 제 4 공정; 제 2 공정 내지 제 4 공정을 통하여 형성되며 단지 리드 실장부 슬롯이 형성되지 않는 베이스 필름을 이용한 것을 특징으로 하는 제 2 반도체 칩이 장착된 제 2 필름 캐리어를 형성하는 제 5 공정; 제 1,2반도체 칩들의 활성면들이 서로 대향되도록 제 1 필름 캐리어의 위로 제 2 필름 캐리어가 역방향으로 놓여지며, 내부리드들 사이에 지지용 필름이 개재되고 지지용 필름이 제 1,2 베이스 필름의 리드 접합 예정부 슬롯과 대응하는 일 지점에서 적어도 하나의 내부리드가 돌출 되어 리드들이 접착됨으로써 제 1,2 필름 캐리어가 결합되는 제 6 공정; 및 제 1,2 필름 캐리어가 결합된 구조를 봉지수지로 봉지하는 제 7 공정;으로 이루어지는 점에 있다.Features of the manufacturing method of the reverse stacked ultra-thin package according to the present invention, the first step of preparing a first and second semiconductor chip having an active surface formed with a plurality of electrode pads; A second step of forming a pair of lead joining part slots and a pair of lead mounting part slots on both sides of the device hole and the device hole corresponding to the first semiconductor chip on the base film; A third process of coating a metal material on the surface of the base film and patterning the same to form at least one end portion protruding into the device hole and forming a plurality of leads exposed to the lead joining portion slot and the lead mounting slot; A fourth process of electrically connecting the inner lead of at least one end of the plurality of leads and the electrode pad of the first semiconductor chip with bumps to form a first film carrier on which the first semiconductor chip is mounted; A fifth process of forming a second film carrier on which the second semiconductor chip is mounted, the base film being formed through the second to fourth processes and using only a base film in which no lead mounting slot is formed; The second film carrier is placed in the reverse direction above the first film carrier so that the active surfaces of the first and second semiconductor chips face each other, the supporting film is interposed between the inner leads and the supporting film is the first and second base films. A sixth process of joining the first and second film carriers by protruding at least one inner lead at one point corresponding to the lead bonding scheduled slot of the lead to bond the leads; And a seventh step of encapsulating the structure in which the first and second film carriers are combined with a sealing resin.

본 발명에 따른 역적층 초박형 패키지의 제조방법의 또 다른 특징은, 복수개의 전극패드들이 형성된 활성면을 갖는 제 1,2반도체 칩을 준비하는 제 1 공정; 제 1 반도체 칩에 대응하는 디바이스 구멍과 디바이스 구멍을 중심으로 양측에 한 쌍의 리드 접합 예정부 슬롯과 한 쌍의 리드 실장부 슬롯을 베이스 필름 위에 형성하는 제 2 공정; 베이스 필름의 표면에 금속물질을 도포한 후 패터닝하여 적어도 한쪽 끝부분이 디바이스 구멍에 돌출 되며, 리드 접합 예정부 슬롯과 리드 실장부 슬롯에 표면 노출된는 복수개의 리드들을 형성하는 제 3 공정; 복수개의 리드들의 적어도 한쪽 끝부분의 내부리드와 제 1 반도체 칩의 전극패드를 범프를 이용하여 전기적으로 연결하여 제 1반도체 칩이 장착된 제 1 필름 캐리어를 형성하는 제 4 공정; 제 2 공정 내지 제 4 공정을 통하여 형성되며 단지 리드 실장부 슬롯이 형성되지 않는 베이스 필름을 이용한 것을 특징으로 하는 제 2 반도체 칩이 장착된 제 2 필름을 이용한 것을 특징으로 하는 제 2 반도체 칩이 장착된 제 2 필름 캐리어를 형성하는 제 5 공정; 제 1, 2 반도체 칩들의 활성면들이 서로 대향되도록 제 1 필름 캐리어의 위로 제 2 필름 캐리어가 역방향으로 놓여지며, 내부리드들 사이에 지지용 필름이 개재되고 지지용 필름이 제 1,2 베이스 필름의 리드 접합 예정부 슬롯과 대응하는 일 지점에서 적어도 하나의 금속돌기가 삽입되어 리드들이 접착됨으로써 제 1,2 필름 캐리어가 결합되는 제 6 공정; 및 제 1,2필름 캐리어가 결합된 구조를 봉지수지로 봉지하는 제 7 공정; 으로 이루어지는 점에 있다.Another feature of the manufacturing method of the reverse stacked ultra-thin package according to the present invention, the first step of preparing a first and second semiconductor chip having an active surface formed with a plurality of electrode pads; A second step of forming a pair of lead joining part slots and a pair of lead mounting part slots on both sides of the device hole and the device hole corresponding to the first semiconductor chip on the base film; A third step of forming a plurality of leads having a metal material applied to the surface of the base film and patterning the at least one end portion to protrude into the hole of the device, the surfaces of which are exposed to the lead joining slot and the lead mounting slot; A fourth process of electrically connecting the inner lead of at least one end of the plurality of leads and the electrode pad of the first semiconductor chip with bumps to form a first film carrier on which the first semiconductor chip is mounted; The second semiconductor chip is mounted using the second film mounted with the second semiconductor chip, wherein the base film is formed through the second to fourth processes and the lead mounting slot is not formed. A fifth step of forming the second film carrier; The second film carrier is placed in the reverse direction above the first film carrier so that the active surfaces of the first and second semiconductor chips face each other, the supporting film is interposed between the inner leads and the supporting film is the first and second base films. A sixth process of joining the first and second film carriers by inserting at least one metal protrusion at one point corresponding to the lead joining scheduled slot of the lead to bond the leads; And a seventh step of encapsulating the structure in which the first and second film carriers are combined with a sealing resin. It consists of a point.

이하, 본 발명에 따른 역적층 초박형 패키지 및 그 제조방법에 대한 바람직한 실시예를 첨부 도면을 참조하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings, a preferred embodiment for the reverse laminated ultra-thin package and a method for manufacturing the same according to the present invention will be described in detail.

제 3a도는 본 발명의 일 실시예에 따른 초박형 패키지를 구성하는 필름 캐리어를 평면으로 나타내었으며, 제 3b도는 제 3a도의 Ⅲ-Ⅲ 선을 따라 절단한 단면을 나타내고 있다.3A is a plan view of the film carrier constituting the ultra-thin package according to an embodiment of the present invention, and FIG. 3B is a cross-sectional view taken along line III-III of FIG. 3A.

제 3a 도 및 제 3b 도를 참조하면, 본 발명에 따른 필름 캐리어는 스프로킷 구멍(30)이 형성된 절연성의 베이스 필름(33)으로 이루어져 있고, 이 베이스 필름(33)상에 부착된 구리 박막을 포토 에칭하여 형성된 내부리드(35), 외부리드(36)를 각각 구비한다.3A and 3B, the film carrier according to the present invention is composed of an insulating base film 33 having a sprocket hole 30 formed therein, and a copper thin film attached to the base film 33 is photographed. The inner lead 35 and the outer lead 36 formed by etching are respectively provided.

본 발명에 적용되는 필름 캐리어의 형성공정을 좀 더 상세히 살펴보면, 베이스 필름(33)의 상 하측 단부에는 필름 캐리어 이송용 스프로킷 구멍(38)이 형성되어 있고, 상기 베이스 필름(33)의 중앙부에는 반도체칩 (31)을 탑재하기 위한 디바이스 구멍(40)이 형성되어 있으며, 디바이스 구멍(40)을 중심으로 내측에 한 쌍의 리드 접합 예정부 슬롯(39)과 외측에 한 쌍의 리드 실장부 슬롯(38)을 펀칭 가공한 후, 약 18∼35μm 두께의 구리 박막을 전면에 도포한다. 이어 구리 박막에 감광막의 도포, 노광 및 현상공정을 실시하여 감광막의 패턴을 형성하고, 감광막의 패턴을 이용하여 노출된 영역의 구리 박막을 에칭한 후, 감광막의 패턴을 제거한다. 따라서 감광막의 패턴에 의해 내부리드(35)와 외부리드(36)가 디바이스 구멍(40)의 좌/우측에 각각 형성된다.Looking at the formation process of the film carrier applied to the present invention in more detail, the film carrier transfer sprocket hole 38 is formed in the upper and lower ends of the base film 33, the semiconductor in the center portion of the base film 33 A device hole 40 for mounting the chip 31 is formed, and a pair of lead joining part slots 39 are arranged inside the device hole 40 and a pair of lead mounting part slots are arranged outside the device hole 40. After 38) is punched out, a thin copper film having a thickness of about 18 to 35 μm is applied to the entire surface. Subsequently, the copper thin film is coated, exposed and developed to form a photosensitive film, and the copper thin film in the exposed region is etched using the photosensitive film, and then the pattern of the photosensitive film is removed. Therefore, the inner lead 35 and the outer lead 36 are formed on the left and right sides of the device hole 40 by the pattern of the photosensitive film.

이때 베이스 필름(33)의 중앙부가 펀칭되어 반도체 칩(31)이 탑재되는 디바이스 구멍(40)에 부분적으로 돌출된 내부리드(35)는 베이스 필름(33)의 가장자리 근처에서 스트레이트(Straight)모양으로 형성된다.At this time, the inner lead 35 of the central portion of the base film 33 punched and partially protruded into the device hole 40 on which the semiconductor chip 31 is mounted has a straight shape near the edge of the base film 33. Is formed.

내부리드(35)의 일단에 반도체 칩931)의 전극패드(37)를 범프(32)에 의하여 접합한 후, 외부리드(36)가 리드 실장부 슬롯(38)을 통하여 베이스 필름 (33)에서 노출된 부분을 인쇄회로기판 등의 배선전극에 접합하는 것이다.After the electrode pad 37 of the semiconductor chip 931 is bonded to one end of the inner lead 35 by the bump 32, the outer lead 36 is attached to the base film 33 through the lead mounting slot 38. The exposed portion is bonded to a wiring electrode such as a printed circuit board.

제 4 도는 본 발명에 따른 역적층 초박형 패키지의 제조방법의 일 실시예를 나타낸 단면도이다.4 is a cross-sectional view showing an embodiment of a method for manufacturing a reverse laminated ultra thin package according to the present invention.

제 4 도를 참조하면, 본 발명의 일 실시예에 따른 역적층 초박형 패키지의 제조방법은, 먼저, 반도체 칩이 장착되는 디바이스 구멍(50)과 디바이스 구멍(50)을 중심으로 내측에 한 쌍의 리드 접합 예정부 슬롯949)과 외측에 한 쌍의 리드 실장부 슬롯(48)을 베이스 필름(43) 위에 형성한다.Referring to FIG. 4, a method of manufacturing a reverse stacked ultra-thin package according to an embodiment of the present invention, first, a pair of inside of the device hole 50 and the device hole 50 on which the semiconductor chip is mounted A lead bonding scheduled slot 949 and a pair of lead mounting slots 48 are formed on the base film 43 on the outside.

다음, 베이스 필름(43)의 표면에 금속물질을 도포한 후 패터닝하여 적어도 한쪽 끝부분이 디바이스 구멍(50)에 돌출 되고, 리드 접합 예정부 슬롯(49) 및 리드 실장부 슬롯(48)에서 표면 노출되도록 복수개의 리드 (44)를 배열 형성한다.Next, a metal material is applied to the surface of the base film 43 and then patterned so that at least one end thereof protrudes into the device hole 50, and is surfaced at the lead joining slot 49 and the lead mounting slot 48. A plurality of leads 44 are arranged to be exposed.

그 다음, 범핑공정을 통하여 반도체 칩(41)의 전극패드(47)에 범프(42)를 형성한 후, 아이 엘 비(ILB ; Inner lead bonding) 공정에 의해 복수개의 리드(44)중 내부리드(45)의 적어도 한쪽 끝부분을 범프(42)와 접합시킨다. 이때 범프(42)는 알루미늄, 금 또는 주석 등의 금속재질로 형성된다.Next, after the bumps 42 are formed on the electrode pads 47 of the semiconductor chip 41 through the bumping process, the inner leads of the plurality of leads 44 are formed by an inner lead bonding (ILB) process. At least one end of the 45 is joined to the bump 42. At this time, the bump 42 is formed of a metal material such as aluminum, gold or tin.

그 다음, 위와 같은 결과적 구조를 갖는 필름 캐리어를 제 1 필름 캐리어라 칭한다. 역시 리드 접합 예정부 슬롯(59)에서 베이스 필름(53)의 표면으로 노출된 복수개의 내부리드(55)를 가지며 복수개의 내부리드(55)중 적어도 한쪽 끝부분이 반도체 칩(51)의 전극패드(57)상에 형성된 범프(52)에 의해 접합된 반도체 칩(51)을 포함하는 결과적 구조를 갖는 필름 캐리어를 제 2 필름 캐리어라 칭한다. 이때 제 1 필름 캐리어의 복수개의 리드(44)의 상면과 제 2 필름 캐리어의 복수개의 내부리드(55)의 상면 사이에 필름 캐리어 지지용 필름(54)을 개재한 후, 리드 접합 예정부 슬롯(49, 59)에서 노출된 적어도 하나의 내부리드(45, 55)를 돌출하여 리드를 연결(70)함으로써 제 1,2 필름 캐리어를 결합시킨다.Next, the film carrier having the resultant structure as above is called the first film carrier. Also having a plurality of inner leads 55 exposed to the surface of the base film 53 in the lead bonding portion slot 59, at least one end of the plurality of inner leads 55 is an electrode pad of the semiconductor chip 51 The film carrier having the resulting structure including the semiconductor chip 51 bonded by the bumps 52 formed on the 57 is called a second film carrier. At this time, after interposing the film carrier supporting film 54 between the upper surface of the plurality of leads 44 of the first film carrier and the upper surface of the plurality of inner leads 55 of the second film carrier, The first and second film carriers are joined by connecting the lead 70 by protruding the at least one inner lead 45 and 55 exposed at 49 and 59.

따라서 제 1,2 필름 캐리어의 결합에 따른 결합 면적이 최대가 될 수 있고, 리드간의 쇼트가 효과적으로 방지된다.Therefore, the bonding area according to the bonding of the first and second film carriers can be maximized, and the short between the leads is effectively prevented.

따라서 제 7 도를 참조하면, 제 4 도와 같이 역적층된 패키지는 그 상 하면을 외부 환경으로부터 보호하기 위하여 봉지수지로 봉지되어 패키지 몸체 (60)가 형성된 후, 인쇄회로기판 상에 실장에 적합하도록 리드(44)의 끝단이 걸윙 형상으로 절곡되어 있다.Therefore, referring to FIG. 7, the package laminated as shown in FIG. 4 is encapsulated with an encapsulation resin to protect the upper and lower surfaces thereof from the external environment, so that the package body 60 is formed thereon, so that the package is suitable for mounting on a printed circuit board. The end of the lead 44 is bent in a gull shape.

제 5 도는 본 발명에 따른 역적층 초박형 패키지의 제조방법의 다른 실시예를 나타낸 단면도로서, 제 4 도와 다른 점은 제 1,2 필름 캐리어상에 형성된 리드 접합 예정부 슬롯(49, 59)에 리드들이 각각 표면 돌출 됨으로써 역적층시 리드들이 서로 대칭되어 결합되는 점에 있다.5 is a cross-sectional view showing another embodiment of a method for manufacturing a reverse laminated ultra-thin package according to the present invention. The fourth and different points of the lead are arranged in the lead joining slots 49 and 59 formed on the first and second film carriers. They are each protruded from the surface, so that the leads are symmetrically bonded to each other during reverse stacking.

제 5 도를 참조하면, 본 발명의 다른 실시예에 따른 역적층 초박형 패키지의 제조방법은, 먼저, 반도체 칩이 장착되는 디바이스 구멍(50)과 디바이스 구멍(50)을 중심으로 내측에 한 쌍의 리드 접합 예정부 슬롯(49)과 외측에 한 쌍의 리드 실장부 슬롯(48)을 베이스 필름(43)위에 형성한다.Referring to FIG. 5, a method of manufacturing a reverse stacked ultra-thin package according to another embodiment of the present invention, first, a pair of inside of the device hole 50 and the device hole 50 on which the semiconductor chip is mounted A pair of lead mounting part slots 48 are formed on the base film 43 on the lead joining part slot 49 and on the outside.

다음, 베이스 필름(43)의 표면에 금속물질을 도포한 후 패터닝하여 적어도 한쪽 끝부분이 디바이스 구멍(50)에 돌출되고, 리드 접합 예정부 슬롯(49) 및 리드 실장부 슬롯(48)에서 표면 노출되도록 복수개의 리드(44)를 배열 형성한다.Next, a metal material is applied to the surface of the base film 43 and then patterned so that at least one end thereof protrudes into the device hole 50, and is surfaced at the lead joining slot 49 and the lead mounting slot 48. A plurality of leads 44 are arranged to be exposed.

그 다음, 범핑공정을 통하여 반도체 칩(41)의 전극패드(47)에 범프(42)를 형성한 후, 아이 엘 비 공정에 의해 복수개의 리드(44)중 내부리드(45)의 적어도 한쪽 끝부분을 범프(42)와 접합시킨다.Next, after the bumps 42 are formed on the electrode pads 47 of the semiconductor chip 41 through the bumping process, at least one end of the inner lead 45 of the plurality of leads 44 is formed by the IEL process. The part is joined with the bump 42.

이때 범프(42)는 알루미늄, 금 또는 주석 등의 금속재질로 형성된다.At this time, the bump 42 is formed of a metal material such as aluminum, gold or tin.

그 다음, 위와 같은 결과적 구조를 갖는 필름 캐리어를 제 1 필름 캐리어라 칭한다. 역시 리드 접합 예정부 슬롯(59)에서 베이스 필름(53)의 표면으로 노출된 복수개의 내부리드(55)를 가지며 복수개의 내부리드(55)중 적어도 한쪽 끝부분이 반도체 칩(51)의 전극패드(57)상에 형성된 범프(52)에 의해 접합된 반도체 칩(51)을 포함하는 결과적 구조를 갖는 필름 캐리어를 제 2 필름 캐리어라 칭한다. 이때 제 1 필름 캐리어의 복수개의 리드(44)의 상면과 제 2 필름 캐리어의 복수개의 내부리드(55)의 상면 사이에 필름 캐리어 지지용 필름(54)을 개재한 후, 리드 접합 예정부 슬롯(49, 59)에서 노출된 내부리드들(45, 55)을 각기 돌출하여 리드를 연결(72)함으로써 제 1,2 필름 캐리어를 결합시킨다. 역시 제 1,2필름 캐리어의 결합에 따른 결합 면적이 최대가 될 수 있고, 리드간의 쇼트가 효과적으로 방지된다.Next, the film carrier having the resultant structure as above is called the first film carrier. Also having a plurality of inner leads 55 exposed to the surface of the base film 53 in the lead bonding portion slot 59, at least one end of the plurality of inner leads 55 is an electrode pad of the semiconductor chip 51 The film carrier having the resulting structure including the semiconductor chip 51 bonded by the bumps 52 formed on the 57 is called a second film carrier. At this time, after interposing the film carrier supporting film 54 between the upper surface of the plurality of leads 44 of the first film carrier and the upper surface of the plurality of inner leads 55 of the second film carrier, The inner and outer leads 45 and 55 exposed at 49 and 59 are respectively protruded to connect the leads 72 to bond the first and second film carriers. Also, the bonding area according to the bonding of the first and second film carriers can be maximized, and the short between the leads can be effectively prevented.

따라서 제 8 도를 참조하면, 제 5 도와 같이 역적층된 패키지는 그 상 하면을 외부 환경으로부터 보호하기 위하여 봉지수지로 봉지되어 패키지 몸체(60)가 형성된 후, 인쇄회로기판 상에 실장에 적합하도록 리드(44)의 끝단이 걸윙 형상으로 절곡되어 있다.Therefore, referring to FIG. 8, the package laminated as shown in FIG. 5 is encapsulated with an encapsulating resin to protect the upper and lower surfaces thereof from the external environment, so that the package body 60 is formed thereon, so that the package is suitable for mounting on a printed circuit board. The end of the lead 44 is bent in a gull shape.

제 6 도는 본 발명에 따른 역적층 초박형 패키지의 제조방법의 또 다른 실시예를 나타낸 단면도로서, 제 4 도 및 제 5 도와 다른 점은 제 1,2 필름 캐리어 상의 리드들이 모두 리드 접합 예정부 슬롯(49, 59)에서 돌출 되지 않는 점에 있다.6 is a cross-sectional view showing another embodiment of a method for manufacturing a reverse laminated ultra-thin package according to the present invention. The difference between FIG. 4 and FIG. 5 is that the leads on the first and second film carriers all have a lead bonding slot ( 49, 59) in the point does not protrude.

제 6 도를 참조하면, 본 발명의 또 다른 실시예에 따른 역적층 초박형 패키지의 제조방법은, 먼저, 반조체 칩이 장착되는 디바이스 구멍(50)과 디바이스 구멍(50)을 중심으로 내측에 한 쌍의 리드 접합 예정부 슬롯(49)과 외측에 한 쌍의 리드 실장부 슬롯(48)을 베이스 필름(43)위에 형성한다.Referring to FIG. 6, a method of manufacturing a reverse stacked ultra-thin package according to still another embodiment of the present invention may be described in detail, first of all, a device hole 50 and a device hole 50 on which a semi-structured chip is mounted. A pair of lead joining part slots 49 and a pair of lead mounting part slots 48 are formed on the base film 43 on the outside.

다음, 베이스 필름(43)의 표면에 금속물질을 도포한 후 패터닝하여 적어도 한쪽 끝부분이 디바이스 구멍(50)에 돌출 되고, 리드 접합 예정부 슬롯(49) 및 리드 실장부 슬롯(48)에서 표면 노출되도록 복수개의 리드(44)를 배열 형성한다.Next, a metal material is applied to the surface of the base film 43 and then patterned so that at least one end thereof protrudes into the device hole 50, and is surfaced at the lead joining slot 49 and the lead mounting slot 48. A plurality of leads 44 are arranged to be exposed.

그 다음, 범핑공정을 통하여 반도체 칩(41)의 전극패드(47)에 범프(42)를 형성한 후, 아이 엘 비 공정에 의해 복수개의 리드(44)중 내부리드(45)의 적어도 한쪽 끝부분을 범프(42)와 접합시킨다. 이때 범프(42)는 알루미늄, 금 또는 주석 등의 금속재질로 형성된다.Next, after the bumps 42 are formed on the electrode pads 47 of the semiconductor chip 41 through the bumping process, at least one end of the inner lead 45 of the plurality of leads 44 is formed by the IEL process. The part is joined with the bump 42. At this time, the bump 42 is formed of a metal material such as aluminum, gold or tin.

위와 같은 결과적 구조를 갖는 필름 캐리어를 제 1 필름 캐리어라 칭한다. 역시 리드 접합 예정부 슬롯(45)에서 베이스 필름(53)의 표면으로 노출된 복수개의 내부리드(55)를 가지며 복수개의 내부리드(55)중 적어도 한쪽 끝부분이 반도체 칩(51)의 전극패드(57)상에 형성된 범프(52)에 의해 접합된 반도체 칩(51)을 포함하는 결과적 구조를 갖는 필름 캐리어를 제 2 필름 캐리어라 칭한다. 이때 제 1 필름 캐리어의 복수개의 리드(44)의 상면과 제 2 필름 캐리어의 복수개의 내부리드(55)의 상면 사이에 필름 캐리어 지지용 필름(54)을 개재한후, 리드 접합 예정부 슬롯(49,59)에서 노출된 내부리드들(45,55)사이에 적어도 하나 이상의 금속 재질의 돌기(74)를 삽입하여 표면 돌출 되지 않은 내부리드들(45,55) 사이에 적어도 하나 이상의 금속 재질의 돌기(74)를 삽입하여 표면 돌출 되지 않은 내부리드들(45,55)을 연결함으로써 제 1,2 필름 캐리어를 결합시킨다. 역시 제 1,2 필름 캐리어의 결합에 따른 결합 면적이 최대가 될 수 있고, 리드간의 쇼트가 효과적으로 방지된다.The film carrier having the resultant structure as above is called the first film carrier. Also having a plurality of inner leads 55 exposed from the lead joining slot 45 to the surface of the base film 53, at least one end of the plurality of inner leads 55 is an electrode pad of the semiconductor chip 51. The film carrier having the resulting structure including the semiconductor chip 51 bonded by the bumps 52 formed on the 57 is called a second film carrier. At this time, after interposing the film carrier supporting film 54 between the upper surface of the plurality of leads 44 of the first film carrier and the upper surface of the plurality of inner leads 55 of the second film carrier, At least one metal protrusion 74 is inserted between the inner leads 45 and 55 exposed by the at least one metal material between the inner leads 45 and 55 which are not protruded. The protrusions 74 are inserted to connect the first and second film carriers by connecting the inner leads 45 and 55 which do not protrude. Also, the bonding area according to the bonding of the first and second film carriers can be maximized, and the short between the leads is effectively prevented.

따라서 제 9 도를 참조하면, 제 6 도와 같이 역적층된 패키지는 그 상 하면을 외부 환경으로부터 보호하기 위하여 봉지수지로 봉지되어 패키지 몸체(60)가 형성된 후, 인쇄회로기판 상에 실장에 적합하도록 리드(44)의 끝단이 걸윙 현상으로 절곡되어 있다.Therefore, referring to FIG. 9, the package laminated as shown in FIG. 6 is encapsulated with an encapsulation resin to protect the upper and lower surfaces thereof from the external environment, and then the package body 60 is formed thereon so as to be suitable for mounting on a printed circuit board. The end of the lead 44 is bent by the gull phenomenon.

이상과 같이 본 발명에 따른 역적층 초박형 패키지 및 그 제조방법은, 외부리드를 펀칭하거나 천공하여 금속 접합부를 형성한 적어도 2장 이상의 필름 캐리어 상에 형성된 초박형 패키지를 서로 마주 보도록 역적층함으로써 다음과 같은 이점이 있다.As described above, the reverse laminated ultra-thin package and a method of manufacturing the same according to the present invention are formed by reversely stacking the ultra-thin packages formed on at least two or more film carriers on which at least two film carriers are formed by punching or perforating external leads to form metal joints. There is an advantage.

첫째, 패키지 두께를 1.0mm이하로 실현할 수 있어서, 기존의 초박형 패키지와 유사한 두께로 대용량화 및 경량화를 실현할 수 있다.First, the package thickness can be realized to 1.0 mm or less, so that a large capacity and light weight can be realized with a thickness similar to that of a conventional ultra-thin package.

둘째, 구조에 구애받지 않는 탭 패키지를 구성할 수 있으므로 반도체칩 점유율에 의한 패키지의 균열 등의 불량을 방지할 수 있으며, 3차원적인 반도체 칩의 실장에도 유리한 이점이 있다.Second, since the tab package can be configured regardless of the structure, defects such as cracking of the package due to the semiconductor chip occupancy can be prevented, and there is an advantage in mounting the three-dimensional semiconductor chip.

셋째, 위의 실시 예들을 롤에 감겨진 절연필름 상태에서 연속적인 공정으로 작업할수 있으므로 기존의 적층형 패키지 제조에 따른 공정보다 작업성 및 양산성이 매우 우수하다.Third, since the above embodiments can be operated in a continuous process in the insulating film wound on a roll, the workability and mass productivity are very excellent than the process according to the conventional laminated package manufacturing.

넷째, 패키지의 상부(TOP)/ 저부(BOTTOM)의 봉지 수지 두께가 같기 때문에 회로 패턴으로 되는 리드들의 쇼트나, 패키지 몸체의 크랙 발생을 배제할수 있다.Fourth, since the thickness of the encapsulating resin of the top / bottom of the package is the same, it is possible to exclude shorts of leads or cracks in the package body that form a circuit pattern.

이와 같이 본 발명에 따른 역적층 초박형 패키지 및 그 제조방법은 듀얼 인라인 패키지 외에도 쿼드플랫 패키지등에도 적용이 가능하고, 적용되는 반도체 칩과 그 구조 및 용도 또는 패키지 제반 사양에 따라 바뀔수 있게 때문에, 이 발명의 기술적 사상에 벗어나지 않는 범위 내에서 본 실시예들에 국한되지 않고 다양한 변조가 가능함은 자명하다.As described above, the reverse stacked ultra-thin package and the manufacturing method thereof according to the present invention can be applied to a quad flat package as well as a dual inline package, and can be changed depending on the semiconductor chip and its structure and use or package specifications. It is apparent that various modulations are possible without being limited to the embodiments without departing from the spirit of the present invention.

Claims (3)

복수개의 전극패드들이 형성된 활성면을 갖는 제 1 반도체 칩, 상기 전극패드들에 범프를 통해 연결되는 제 1 내부리드들 및 상기 제 1 내부리드와 연결되는 외부리드가 형성된 제 1 베이스 필름을 포함하는 제 1 필름 캐리어; 복수개의 전극패드들이 형성된 활성면을 갖는 제 2 반도체칩, 및 상기 전극패드들에 범프를 통해 연결되는 제 2 내부리드들이 형성된 제 2 베이스 필름을 포함하는 제 2 필름 캐리어; 상기 제 1, 2 내부리드들 사이에 개재되는 지지용 필름; 및 상기 제 1, 2필름 캐리어와 상기 지지용 필름을 봉지하는 패키지몸체;를 포함하는 반도체 패키지에 있어서, 상기 제 1, 2 필름 캐리어들은 상기 제 1, 2 내부리드들이 서로 마주 보도록 역적층되며, 상기 제 1, 2 내부리드들은 상기 지지용 필름의 일 지점에서 전기적으로 연결되는 것을 특징으로 하는 필름을 이용한 역적층 초박형 패키지.A first semiconductor chip having an active surface having a plurality of electrode pads formed therein, first inner leads connected to the electrode pads through bumps, and a first base film having an outer lead connected to the first inner leads; A first film carrier; A second film carrier including a second semiconductor chip having an active surface having a plurality of electrode pads formed thereon, and a second base film having second inner leads connected to the electrode pads through bumps; A supporting film interposed between the first and second inner leads; And a package body encapsulating the first and second film carriers and the supporting film, wherein the first and second film carriers are stacked in such a manner that the first and second inner leads face each other. The first and second inner leads are reverse laminated ultra-thin package using a film, characterized in that electrically connected at one point of the support film. 복수개의 전극패드들이 형성된 활성면을 갖는 제 1, 2 반도체 칩을 준비하는 제 1 공정; 상기 제 1 반도체 칩에 대응하는 디바이스 구멍과 상기 디바이스 구멍을 중심으로 양측에 한 쌍의 리드 접합 예정부 슬롯과 한 쌍의 리드 실장부 슬롯을 베이스 필름위에 형성하는 제 2 공정; 상기 베이스 필름의 표면에 금속물질을 도포한 후 패터닝하여 적어도 한쪽 끝부분이 상기 디바이스 구멍에 돌출 되며, 상기 리드 접합 예정부 슬롯과 상기 리드 실장부 슬롯에 표면 노출되는 복수개의 리드들을 형성하는 제 3공정; 상기 복수개의 리드들의 적어도 하나의 내부리드와 상기 제 1 반도체 칩의 전극패드를 범프를 이용하여 전기적으로 연결하여 상기 제 1 반도체 칩이 장착된 제 1 필름 캐리어를 형성하는 제 4 공정; 상기 제 2 공정 내지 제 4 공정을 통하여 형성되며 단지 상기 리드 실장부 슬롯이 형성되지 않는 베이스 필름을 이용한 것을 특징으로 하는 상기 제 2 반도체 칩이 장착된 제 2 필름 캐리어를 형성하는 제 5 공정; 상기 제 1, 2 반도체 칩들의 활성면들이 서로 대향되도록 상기 제 1 필름 캐리어의 위로 상기 제 2 필름 캐리어가 역방향으로 놓여지며, 상기 내부리드들 사이에 지지용 필름이 재재되고, 상기 지지용 필름이 상기 리드 접합 예정부 슬롯과 대응하는 일 지점에서 적어도 하나의 상기 내부리드가 돌출하여 상기 리드들이 접착됨으로써 상기 제 1, 2 필름 캐리어가 결합되는 제 6 공정; 및 상기 제 1, 2 필름 캐리어가 결합된 구조를 봉지수지로 봉지하는 제 7 공정;을 포함하는 역적층 초박형 패키지의 제조방법.A first process of preparing first and second semiconductor chips having an active surface on which a plurality of electrode pads are formed; A second step of forming a device hole corresponding to the first semiconductor chip and a pair of lead bonding part slots and a pair of lead mounting part slots on both sides around the device hole on a base film; Patterning a metal material on the surface of the base film and patterning the at least one end portion to protrude through the hole of the device to form a plurality of leads exposed to the lead joining slot and the lead mounting slot; fair; A fourth process of electrically connecting at least one inner lead of the plurality of leads and an electrode pad of the first semiconductor chip with bumps to form a first film carrier on which the first semiconductor chip is mounted; A fifth process of forming a second film carrier on which the second semiconductor chip is mounted, the base film being formed through the second to fourth processes and using only a base film in which the lead mounting slot is not formed; The second film carrier is placed in the reverse direction above the first film carrier so that the active surfaces of the first and second semiconductor chips face each other, a supporting film is interposed between the inner leads, and the supporting film is A sixth process of joining the first and second film carriers by protruding at least one inner lead at one point corresponding to the lead joining slot and bonding the leads; And a seventh step of encapsulating the structure in which the first and second film carriers are combined with an encapsulating resin. 복수개의 전극패드들이 형성된 활성면을 갖는 제 1, 2 반도체 칩을 준비하는 제 1 공정; 상기 제 1반도체 칩에 대응하는 디바이스 구멍과 상기 디바이스 구멍을 중심으로 양측에 한쌍의 리드 접합 예정부 슬롯과 한 쌍의 리드 실장부 슬롯을 베이스 필름 위에 형성하는 제 2 공정; 상기 베이스 필름의 평면에 금속물질을 도포한 후 패터닝하여 적어도 한쪽 끝 부분이 상기 디바이스 구멍에 돌출 되며, 상기 리드 접합 예정부 슬롯과 상기 리드 실장부 슬롯에 표면 노출되는 복수개의 리드들을 형성하는 제 3 공정; 상기 복수개의 리드들의 적어도 하나의 내부리드와 상기 제 1 반도체 칩의 전극패드를 범프를 이용하여 전기적으로 연결하여 상기 제 1 반도체 칩이 장착된 제 1 필름 캐리어를 형성하는 제 4 공정; 상기 제 2 공정 내지 제 4 공정을 통하여 형성되며 단지 상기 리드 실장부 슬롯이 형성되지 않는 베이스 필름을 이용한 것을 특징으로 하는 상기 제 2 반도체 칩이 장착된 제 2 필름 캐리어를 형성하는 제 5 공정; 상기 제 1, 2 반도체 칩들의 활성면들이 서로 대향되도록 상기 제 1 필름 캐리어의 위로 상기 제 2 필름 캐리어가 역방향으로 놓여지며, 상기 내부리드들 사이에 지지용 필름이 개재되고, 상기 지지용 필름이 상기 리드 접합 예정부 슬롯과 대응하는 일 지점에서 적어도 하나의 금속돌기가 삽입되어 상기 리드들이 접착됨으로써 상기 제 1, 2 필름 캐리어가 결합되는 제 6공정; 및 상기 제 1, 2 필름 캐리어가 결합된 구조를 봉지수지로 봉지하는 제 7 공정;을 포함하는 역적층 초박형 패키지의 제조 방법.A first process of preparing first and second semiconductor chips having an active surface on which a plurality of electrode pads are formed; A second step of forming a device hole corresponding to the first semiconductor chip and a pair of lead bonding part slots and a pair of lead mounting part slots on both sides around the device hole; Applying a metal material to the plane of the base film and patterning the metal film to form at least one end portion protruding from the hole of the device and forming a plurality of leads exposed to the lead joining slot and the lead mounting slot; fair; A fourth process of electrically connecting at least one inner lead of the plurality of leads and an electrode pad of the first semiconductor chip with bumps to form a first film carrier on which the first semiconductor chip is mounted; A fifth process of forming a second film carrier on which the second semiconductor chip is mounted, the base film being formed through the second to fourth processes and using only a base film in which the lead mounting slot is not formed; The second film carrier is placed in the reverse direction above the first film carrier so that the active surfaces of the first and second semiconductor chips face each other, a supporting film is interposed between the inner leads, and the supporting film is A sixth process of joining the first and second film carriers by inserting at least one metal protrusion at one point corresponding to the lead joining part slot to bond the leads; And a seventh step of encapsulating the structure in which the first and second film carriers are combined with an encapsulating resin.
KR1019940010597A 1994-05-16 1994-05-16 Reverse stack thin film package and the manufacture method KR0134646B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940010597A KR0134646B1 (en) 1994-05-16 1994-05-16 Reverse stack thin film package and the manufacture method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940010597A KR0134646B1 (en) 1994-05-16 1994-05-16 Reverse stack thin film package and the manufacture method

Publications (2)

Publication Number Publication Date
KR950034695A KR950034695A (en) 1995-12-28
KR0134646B1 true KR0134646B1 (en) 1998-04-20

Family

ID=19383108

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940010597A KR0134646B1 (en) 1994-05-16 1994-05-16 Reverse stack thin film package and the manufacture method

Country Status (1)

Country Link
KR (1) KR0134646B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100466221B1 (en) * 2002-08-16 2005-01-13 한미반도체 주식회사 Press-mold of a trimming equipment

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100466221B1 (en) * 2002-08-16 2005-01-13 한미반도체 주식회사 Press-mold of a trimming equipment

Also Published As

Publication number Publication date
KR950034695A (en) 1995-12-28

Similar Documents

Publication Publication Date Title
US5245215A (en) Multichip packaged semiconductor device and method for manufacturing the same
US8030135B2 (en) Methods for a multiple die integrated circuit package
KR100447313B1 (en) Semiconductor device and process for manufacturing the same
US7514297B2 (en) Methods for a multiple die integrated circuit package
US6545366B2 (en) Multiple chip package semiconductor device
US4974057A (en) Semiconductor device package with circuit board and resin
JP3499202B2 (en) Method for manufacturing semiconductor device
US20090004774A1 (en) Method of multi-chip packaging in a tsop package
JP2002009236A (en) Multiple layer semiconductor device and its manufacturing method
US20030085463A1 (en) Semiconductor package device for use with multiple integrated circuits in a stacked configuration and method fo formation and testing
KR101106234B1 (en) Methods of forming a single layer substrate for high capacity memory cards
US6380624B1 (en) Stacked integrated circuit structure
JPH03112688A (en) Ic card
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
US6737590B2 (en) Tape circuit board and semiconductor chip package including the same
JPH09186267A (en) Bga semiconductor package
KR0134646B1 (en) Reverse stack thin film package and the manufacture method
JPH08172142A (en) Semiconductor package, its manufacturing method, and semiconductor device
KR100480908B1 (en) method for manufacturing stacked chip package
KR940010535B1 (en) Package of semiconductor device and manufacturing method thereof
KR950003906B1 (en) Tap package
KR100195507B1 (en) Slim type semiconductor chip package device
JP2884837B2 (en) Semiconductor device
EP1949440A2 (en) Multiple die integrated circuit package
JPH05235259A (en) Semiconductor device and semiconductor device unit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061221

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee