RU2142195C1 - Устройство для подавления помех в линии передачи бинарных сигналов - Google Patents
Устройство для подавления помех в линии передачи бинарных сигналов Download PDFInfo
- Publication number
- RU2142195C1 RU2142195C1 RU98111119A RU98111119A RU2142195C1 RU 2142195 C1 RU2142195 C1 RU 2142195C1 RU 98111119 A RU98111119 A RU 98111119A RU 98111119 A RU98111119 A RU 98111119A RU 2142195 C1 RU2142195 C1 RU 2142195C1
- Authority
- RU
- Russia
- Prior art keywords
- trigger
- transmission line
- inputs
- outputs
- flip
- Prior art date
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
Abstract
Изобретение относится к области цифровой и импульсной техники. Устройство для подавления помех в линии передачи бинарных сигналов содержит инвертор 1 на передающей стороне, трехпроводную линию связи, два последовательно соединенных RS-триггера 2 и 3 и два диода 4 и 5 на приемной стороне, причем входы RS-триггера 2 непосредственно соединены с прямым и инверсным проводами линии передачи информации и каждый из этих выводов соединен с положительной шиной источника питания через диод, подключенный анодом к входу триггера 2, а катодом - к положительной шине источника питания. Прямой и инверсный выходы RS-триггера 2 соединены соответственно с R- и S-входами RS-триггера 3, а выходами устройства являются выходы RS-триггера 3. Достигаемым техническим результатом является снижение влияния помех в линиях передачи цифровой информации. 4 ил.
Description
Изобретение относится к области цифровой и импульсной техники и предназначено для подавления влияния помех в линиях передачи цифровой информации.
Известны кабельные приемные усилители [1], предназначенные для подавления помех в проводных линиях передачи информации, содержащие инвертор на передающей стороне, трехпроводную линию связи и сравнивающее устройство на приемной стороне. Недостатком подобных устройств является то, что при приеме полезного сигнала с помехой, помеха подавляется не полностью из-за свойств дифференциального каскада, входящего в состав приемного усилителя. Недостаток такого рода устройств иллюстрируется временными диаграммами, представленными в данной заявке на фиг. 3, где показано, что при приближении амплитуды напряжения помехи (Uп) к значению питающего напряжения (Eп), помеха не подавляется из-за того, что: помеха является синфазным сигналом для дифференциального каскада, при приближении синфазного сигнала к значению питающего напряжения (Eп) дифференциального каскада коэффициент ослабления синфазного сигнала уменьшается и помеха усиливается усилителем. В производственных условиях помеха может превышать значение питающего напряжения дифференциального усилителя, что еще больше усиливает действие рассмотренного недостатка. Таким образом недостатком аналога является наличие приемного усилителя.
Наиболее близким к предлагаемому техническому решению является выбранный в качестве прототипа приемник биимпульсного сигнала с обнаружением ошибок [2] , содержащий два D-триггера, два элемента И и сумматор по модулю два. Входы D и С первого триггера являются информационным и тактовым входами устройства соответственно. Первый вход сумматора по модулю два подключен ко входу D первого триггера, а второй вход - к инверсному выходу первого триггера. Выход сумматора по модулю два подключен ко входам первого и второго элементов И. Первый элемент И является детектором ошибок и его второй вход подключен к тактовому входу, а его выход является выходом сигнала ошибок устройства. Второй элемент И является детектором нулей, второй его вход подключен к инверсному тактовому входу устройства, а выход - ко входу S второго триггера.
Данное устройство осуществляет лишь регистрацию ошибок и не осуществляет их коррекцию. Для передачи информации кроме информационной линии необходимы две взаимно инверсные тактовые линии, которые тоже в свою очередь подвержены влиянию помех. Поэтому это устройство не может быть использовано в условиях действия сильных помех (например, в производственных цехах). Кроме того, прототип требует для своей работы синхронизацию информационного сигнала с тактовыми импульсами, а при использовании информационного сигнала от датчика перемещения информационный сигнал затруднительно синхронизировать с тактовыми импульсами. Таким образом, недостатками прототипа являются: отсутствие элементов и соединений, осуществляющих коррекцию ошибок; отсутствие элементов и соединений, обеспечивающих помехозащиту в цепях передачи тактовых сигналов; невозможность работы с датчиками (например, перемещения), не имеющими тактового выхода.
Поставлена задача - повысить помехозащищенность линии передачи. Поставленная задача решается за счет того, что в устройство для подавления помех в линии передачи бинарных сигналов, содержащее два триггера, согласно изобретению дополнительно введены два диода и инвертор, триггеры выполнены в виде RS-триггеров, а линия передачи информации между передающей и приемной частями устройства выполнена в виде трехпроводной линии, причем выходы первого триггера соединены со входами второго триггера, входы первого триггера соединены с прямым и инверсным проводами линии передачи информации и каждый из этих входов соединен с положительной шиной источника питания через диод, подключенный анодом ко входу триггера, а катодом к шине источника питания, а выходами устройства являются выходы второго триггера.
Сопоставительный анализ с прототипом показывает, что заявляемое устройство отличается тем, что два триггера выполнены в виде RS-триггеров, причем входы первого RS-триггера непосредственно соединены с прямым и инверсным проводами линии передачи информации, а выходы первого RS-триггера непосредственно соединены со входами второго RS-триггера, кроме того в заявляемом устройстве дополнительно введены два диода, а также инвертор на передающей стороне. Таким образом, заявляемое устройство соответствует критерию изобретения "новизна".
Сравнение заявляемого решения с другими техническими решениями показывает, что в известных устройствах отсутствует непосредственное соединение двух триггеров, что позволяет сделать вывод о соответствии технического решения критерию "изобретательский уровень".
Сущность изобретения поясняется чертежами, где на фиг. 1 показана принципиальная схема устройства, на фиг. 2 - графики, поясняющие работу устройства, на фиг. 3 показано, каким образом помеха проходит на выход аналога изобретения, а на фиг. 4 представлена принципиальная схема прототипа.
Устройство для подавления помех в линии передачи бинарных сигналов (фиг. 1) содержит инвертор 1 на передающей стороне, трехпроводную линию связи, два непосредственно последовательно соединенных RS-триггера 2, 3 и два диода 4, 5 на приемной стороне. Выходы первого триггера 2 соединены со входами второго триггера 3. Входы первого триггера 2 соединены с прямым и инверсным проводами линии передачи информации. Каждый из входов первого триггера 2 соединен с положительной шиной источника питания через соответствующий диод 4, 5. Каждый диод подключен анодом ко входу первого триггера 2, а катодом к положительной шине источника питания. Выходами устройства являются выходы второго триггера 3.
Заявляемое устройство работает следующим образом: пусть в линии передачи информации действует помеха Uп1, Uп2 (фиг. 2), тогда сигнал помехи Uп1 шунтируется диодом 4 (фиг. 2 в), а сигнал помехи Uп2 переводит первый триггер 2 в режим хранения информации, при котором на выходе этого триггера сохраняется информация о полезном сигнале, который предшествовал появлению помехи Uп1, Uп2 (фиг. 2 ж, з). Пусть в линии передачи действует другая помеха Uп3, Uп4 (фиг. 2), тогда сигнал помехи Uп4 шунтируется диодом 5 (фиг. 2 г), а сигнал помехи Uп3 создает на входах первого триггера 2 запрещенную комбинацию, что ведет к появлению на обоих его выходах высокого логического уровня, что переводит второй триггер 3 в режим хранения информации, при котором на выходе этого триггера сохраняется информация о полезном сигнале, который предшествовал появлению помехи Uп3, Uп4 (фиг. 2 ж, з), таким образом предлагаемое устройство исключает прохождение сигналов помехи Uп1, Uп2, Uп3, Uп4 на выход предлагаемого устройства.
Экспериментальные исследования заявляемого устройства для подавления помех в линии передачи бинарных сигналов показали, что по сравнению с прототипом заявляемое устройство обеспечивает более надежное подавление помех в линии передачи бинарных сигналов и позволяет за счет непосредственно последовательно включенных RS-триггеров намного снизить влияние помех в линии. Например, при длительности фронта срабатывания триггера tф= 20 нс и максимальной частоте передачи tmax=300 Гц, а также при длительности помехи (0,01 - 0,3 мс), влияние помехи ослабляется не менее чем в 10000 раз.
Claims (1)
- Устройство для подавления помех в линии передачи бинарных сигналов, содержащее два триггера, отличающееся тем, что в него дополнительно введены два диода и инвертор, триггеры выполнены в виде RS-триггеров, а линия передачи информации между передающей и приемной частями устройства выполнена в виде трехпроводной линии, причем выходы первого триггера соединены с входами второго триггера, входы первого триггера - с прямым и инверсным проводами линии передачи информации и каждый из этих входов соединен с положительной шиной источника питания через диод, подключенный анодом к входу триггера, а катодом - к шине источника питания, а выходами устройства являются выходы второго триггера.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU98111119A RU2142195C1 (ru) | 1998-06-08 | 1998-06-08 | Устройство для подавления помех в линии передачи бинарных сигналов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU98111119A RU2142195C1 (ru) | 1998-06-08 | 1998-06-08 | Устройство для подавления помех в линии передачи бинарных сигналов |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2142195C1 true RU2142195C1 (ru) | 1999-11-27 |
Family
ID=20207117
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU98111119A RU2142195C1 (ru) | 1998-06-08 | 1998-06-08 | Устройство для подавления помех в линии передачи бинарных сигналов |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2142195C1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2461123C2 (ru) * | 2007-09-10 | 2012-09-10 | Квэлкомм Инкорпорейтед | Ослабление синфазного сигнала для дифференциального дуплексера |
-
1998
- 1998-06-08 RU RU98111119A patent/RU2142195C1/ru active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2461123C2 (ru) * | 2007-09-10 | 2012-09-10 | Квэлкомм Инкорпорейтед | Ослабление синфазного сигнала для дифференциального дуплексера |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5001374A (en) | Digital filter for removing short duration noise | |
US5708389A (en) | Integrated circuit employing quantized feedback | |
US5179295A (en) | Dual edge-triggered digital storage element and method therefor | |
EP0729243A2 (en) | Digital optical receiving apparatus | |
KR950004756A (ko) | 신호 처리 회로 | |
KR20060034204A (ko) | 데이터 전송 장치 및 데이터 전송 방법 | |
RU2142195C1 (ru) | Устройство для подавления помех в линии передачи бинарных сигналов | |
JP2962218B2 (ja) | ディジタル光受信回路 | |
US3931580A (en) | Digital line receiver circuit | |
US5909143A (en) | Circuit for determining and storing an average signal value | |
US5933799A (en) | Noise eliminating bus receiver | |
US4598412A (en) | Binary digital data signal reproducing circuit in digital data transmission system | |
JP2549809Y2 (ja) | 多光軸光電スイッチ装置 | |
JPS6221429B2 (ru) | ||
SU1661983A1 (ru) | Быстродействующий компаратор | |
RU2048688C1 (ru) | Устройство для приема цифрового сигнала из двухпроводной линии дуплексной связи | |
SU1064459A2 (ru) | Преобразователь бипол рного кода в однопол рный | |
JPH03150935A (ja) | 警報検出回路 | |
SU1408537A1 (ru) | Устройство дл дуплексной цифровой св зи | |
EP0740863B1 (en) | Pulse density mapping method for delta sigma modulators | |
JPH06252927A (ja) | 受信データ自動論理反転回路 | |
JP2004289626A (ja) | 送信装置、受信装置、及びこれらを用いた伝送装置並びに伝送方法 | |
JPH0195640A (ja) | 光受信回路 | |
JPS5990478A (ja) | デ−タスライス回路 | |
SU720751A1 (ru) | Линейный импульсный приемник |