SU1064459A2 - Преобразователь бипол рного кода в однопол рный - Google Patents
Преобразователь бипол рного кода в однопол рный Download PDFInfo
- Publication number
- SU1064459A2 SU1064459A2 SU823504952A SU3504952A SU1064459A2 SU 1064459 A2 SU1064459 A2 SU 1064459A2 SU 823504952 A SU823504952 A SU 823504952A SU 3504952 A SU3504952 A SU 3504952A SU 1064459 A2 SU1064459 A2 SU 1064459A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- resistor
- output
- transistor
- input
- transistors
- Prior art date
Links
Landscapes
- Dc Digital Transmission (AREA)
- Manipulation Of Pulses (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
ПРЕОБРАЗОВАТЕЛЬ БИПОЛЯРНОГО КОДА В ОДНОПОЛ Я РНЫЙ по авт.. ев, № 1003334, отличающийс тем, что, с целью повышени помехоустойчивости, в него введег ы два резистора, причем перзый резистор включен между выходом первого ключевого элемента и обратносмащенным входом первого дифференциального усилителе, .а второй резистор - между выходом второго ключевого элемента и обратносмещенным входом второго дифференциального усилител
Description
вход/
е о
Ч1ЭУ hso g7
I-SB
(Л
4 4
сл
(
Изобретение относитс к импульсной технике и предназначено дл према ипреобразовани кодовых сигналов (однопол рных или двупол рных ).
По основному авт.св. № 1003334 известен преобразователь бипол рного кода в однопол рный, содержащий два дифференциальные усилител , два ключевьп элемента, четыре делител , два фильтрующих конденсатора , элемент ИЛИ и выгСодной усилитель, причем к первому входу устройства подключены входы первого и второго делител , к второму входу устройства подключены входы третьего и четвертого делителей , первый и второй фильтрующие конденсаторы включены соответствеино между входами перзого и второго дифференциальных усилителей, выходы первого и четвертого делителей с пр мосмещенными входами соответственно первого и второго дифференциальных усилителей, обратносмещенные входы которых соединены с выходами соответственно третьего и второго делителей, выходы первог и второго дифференциальных усилителей соответственно через первый и вторЪй ключевые элементы соединены с входами элемента ИЛИ, выход которого соединен с выходом синхронизации устройства, выход ВТОрого ключевого элемента через выходной усилитель подключен к информационному выходу устройства.
Недостатком известного устройства вл етс низка помехозащищенность при работе устройства С; входными сигналами, близкими к порогу переключени , из-за по влени на входах устройства дифференциального йапр жени близкого к порогу срабатьюаки , при этом дифференциальный усилитель переходит в линейный режим работы и под воздействием дестабилизирующих факторов: пульсаций напр жений питани , наводок в общей шине, парафазных помех на входе,- по вл етс высокочастотный звон, что ослн ет работу последующих блоков. - Цель изобретени - повышение помехоустойчивости .
Поставленна цель достигаетс тем, что в преобразователь бипол рного кода в однопол рный, содержащий два дифференциальных усилител , два ключевых элемента, четыр делител , два фильтрующих конденсатора , элемент ИЛИ и выходной усилитель, причем к первому входу устройства- подключены входы первого и второго делителей, к второму входу устройства подключены входы третьего и четвертого делителей, первый и второй фильтрующие конденсаторы включены соответслвенно между входами первого и второго дифференциальных усилителей, выходы первого и четвертого делителей соединены с пр мосмещенными
входами соответственно первого и второго -дифференциальных усилителей, обратносмещенные входы которых соединены с выходами соответственно третьего и второго делителей,
Q выходы первого и второго дифференциальных усилителей соответственно через первый и второй ключевые элементы соединены со входами элемэнта ИЛИ, выход которого вл етс
выходом синхронизации устройства.
выход второго ключевого элемента через выходной усилитель.подключен к информационному выходу устррйств .а, введены два резистора, причем первый резистор включен меж0 ду выходом первого ключевого эле мента и обратносмещенным,входом первого дифференциального усилите- . л , а второй резистор - между выходом второго ключевого элемента
5 и обратносмещенным входом второго дифференциального.усилител .
На чертеже изображена принципиальна схема устройства.
Первый вход устройства через ре0 зистор 1 соединен с базой транзи .стора 2, а через резистор 3 с базой транзистора 4, котора через фильтрующий конденсатор 5 соединена с базой транзистора 6, через ре5 зистор 7 соединена с коллектором ) транзистора 8, второй вход устройства через резистор 9 соединен с баэой транзистора б, а через ре- зистор 10 с базой транзистора Ну котора че)ез- фильтрующий конденсатрР .12 соединена с базой транзистора 2, а через резистор 13 с кол;лектором транзистора 14, базы тра.нзисторов 2, 4, б и 11 соединены с общей шиной соответственно ч.ерез
5 резисторы 15, 16, 17 и 18. Базы транзисторов 2 и б соединены с шиной источника питани и коллекторами этих транзисторов через резисто- . ры 19 и 20, коллектори транзисторов
0 и 11 соединены с шиной источника питани через резисторы 21 и 22 и с базами транзисторов 8 и 14, эмиттеры которых соединены с шиной источника Питани , коллектор тране зистора 8 через резистор 23 соединен с базой транзистора 24, а через резистор 25 с базой транзрстора 26, котора через резистор 27 соединена с коллектором транзистора 14, а через резистор 28 с
общей шиной. Эмиттеры транзисторов 2 и 11 соединены между собой и через резистор 29 соединены с другой шиной источника питани , эмиттеры транзисторов 4 и б соедине5 ны между собой и через резистор 30
также соединены с другой шиной источника питани , база транзистора ; 24 через резистор 31 соединена с ; общей шиной, а коллектор через резистор 32 соединен с шиной источ- , ника питани и с базой транзистора;-:33 , колле стор которого вл етс выходом информации устройства. Коллектор транзистора 26 через резистор 34 соединен с шиной источника питани и с базой транзистора 35, коллектор которого вл етс выходом синхронизации устройства. Пре обрйзователь содержит резисторы 36 и 37,. - , . :- :,;,:
Первый дифференциальный усилитель реализован на транзисторах 2 и 11 и резисторах 19, 22 и 29, второй- на транзисторах 4 и 6 и резисторах 20, 21 и 30, Первый делитель содержит резисторы 1 и 15, второй - резисторы 3 и 16, третий трёзисторы 10 и 18, четвертый - резисторл 9 и 17, Первый ключевой Элемент выполнен на транзисторе 14,. второй ключевой элемент на транзисторе 8 tЭлемент ИЛИ содержит резисторы 25, 27, 34 ri 36, транзистора 26 и 35. Выходной усилитель состо-: ит из резисторов 23, 31,. 32 и 37 и транзисторов 24 и 33.
Устройство работает следующим образом /:
При дифференциальном напр жении между первым и вторым входс1ми по модулю 1леньше пороговой величины, , задаваемой резисторами 19, 15 и 20, 17 в первом и втором дифферейциальных усилител х, транзисторы 2 и 6 открыты, транзисторы 11 и 4 закрыты, закрыты транзистогжл 8, 14, 24 и 26, а транзистош 33 и 35 открыты и на Обоих вЫхода1Х устрой- . ства установлены сигналы, соответ-.: ств пощие низкому уровню. Резисторй
36 и 37 образуют внутреннюю нагрузку и при необходимости могут быть соединены с коллекторами транзисторов 35 и 33. , При синфазном изменении напр жени ( tlO В) на входах устройство остаетс в исходном состо нии, При изменении дифференциального напр жени на входах выше пороговpro уровн в зависимости от пол рности входного напр жени либо откроютс
0 транзисторы 8, 26 и 24 и на выходах по в тс сигналы высоких уровней , либо откроютс транзисторы-14 и 26 и на выходе синхронизации (транзисторе 35) установитс высокий
5 уровень, а на выходе (транзисторе 33) - низкий, Резистивные делители входного напр жени совместно с конденсаторами 5 и 12 образуют интегрирующие звень первого пор дка,
0 выполн ющие частичное подавление высокочастотных помех.
Включение в преобразователь резисторов 7 и 13 приводит к по вле нию гистерезиса в ее передаточной
5 характеристике, что эквивалентн9 повышению помехозащищенности устройства .
При достижении дифференциальным входным сигналом порога Срабатыва0 ни и отпирани .транзистора.14 или 8 порог срабатывани скачком мен етс в сторону уменьшени (на величину напр жени , приведенного к входу устройства, 1,0-1,2 Б) 5 При уменьшении входного сигнала до нового порога переключени (задний - фронт импульса) запираютс транзистор 8 или 14, а порог скачком увеличиваетс; . Таким образом, суммарна величина дестабилизирующих
0 факторе, приведенна к входу менее 1,0-1,2 В, не вызывает ложных переключений в схеме.
Claims (1)
- ПРЕОБРАЗОВАТЕЛЬ БИПОЛЯРНОГО КОДА В ОДНОПОЛЯРНЫЙ по авт..св. № 1003334, отличающийс я тем, что, с целью повышения помехоустойчивости, в него введены два резистора, причем перзый резистор включен между выходом первого ключевого элемента и обратносмещенным входом первого дифференциального усилители, а второй резистор - между, выходом второго ключевого элемента и обратносмещенным входом второго дифференциального усилителяSU „1064459
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823504952A SU1064459A2 (ru) | 1982-10-26 | 1982-10-26 | Преобразователь бипол рного кода в однопол рный |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823504952A SU1064459A2 (ru) | 1982-10-26 | 1982-10-26 | Преобразователь бипол рного кода в однопол рный |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1003334 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1064459A2 true SU1064459A2 (ru) | 1983-12-30 |
Family
ID=21033541
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823504952A SU1064459A2 (ru) | 1982-10-26 | 1982-10-26 | Преобразователь бипол рного кода в однопол рный |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1064459A2 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109379081A (zh) * | 2018-10-29 | 2019-02-22 | 合肥本源量子计算科技有限责任公司 | 一种数字模拟转换器及其控制方法 |
-
1982
- 1982-10-26 SU SU823504952A patent/SU1064459A2/ru active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109379081A (zh) * | 2018-10-29 | 2019-02-22 | 合肥本源量子计算科技有限责任公司 | 一种数字模拟转换器及其控制方法 |
CN109379081B (zh) * | 2018-10-29 | 2022-06-10 | 合肥本源量子计算科技有限责任公司 | 一种数字模拟转换器及其控制方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4679209A (en) | Digital line receiver | |
SU1064459A2 (ru) | Преобразователь бипол рного кода в однопол рный | |
US4308502A (en) | Threshold detection | |
US4543496A (en) | Data converter and line driver for a digital data communication system | |
SU1649658A1 (ru) | "Элемент выбора "большинства из трех" | |
SU1432745A1 (ru) | Устройство дл ввода дискретных сигналов | |
RU2142195C1 (ru) | Устройство для подавления помех в линии передачи бинарных сигналов | |
SU720751A1 (ru) | Линейный импульсный приемник | |
SU1394453A1 (ru) | Устройство приема дискретных сигналов | |
SU657632A2 (ru) | Активное веро тностное реле | |
Foxall et al. | A switched capacitor bandsplit filter using double polysilicon oxide isolated CMOS | |
SU1234955A1 (ru) | Интегратор | |
SU1206829A2 (ru) | Устройство дл определени временного положени импульсных сигналов | |
SU1541767A1 (ru) | Транзисторный ключ | |
SU1695520A2 (ru) | Устройство дл обнаружени пауз в телефонном сигнале | |
SU1167735A1 (ru) | Преобразователь напр жени в частоту импульсов | |
SU675602A2 (ru) | Активное веро тностное реле | |
SU1193766A1 (ru) | Синхронный детектор | |
SU1411927A1 (ru) | Генератор импульсов | |
SU613498A1 (ru) | Селектор импульсов максимальной длительности | |
SU1702503A1 (ru) | Двухтактный инвертор | |
SU1515358A1 (ru) | Амплитудный анализатор | |
SU1515197A1 (ru) | Устройство дл ослаблени шума | |
SU1192116A2 (ru) | Устройство дл оптимальной обработки сложного сигнала | |
SU659145A1 (ru) | Устройство выделени -зубцов экг |