RU2081512C1 - Преобразователь кодов - Google Patents
Преобразователь кодов Download PDFInfo
- Publication number
- RU2081512C1 RU2081512C1 SU5015902A RU2081512C1 RU 2081512 C1 RU2081512 C1 RU 2081512C1 SU 5015902 A SU5015902 A SU 5015902A RU 2081512 C1 RU2081512 C1 RU 2081512C1
- Authority
- RU
- Russia
- Prior art keywords
- input
- code
- output
- converter
- inputs
- Prior art date
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относится к вычислительной технике и может использоваться в бортовых и наземных информационно-вычислительных системах. Цель изобретения - расширение функциональных возможностей путем обеспечения преобразования двоично-десятичного кода 2-4-2-1- в код 8-4-2-1. В преобразователь введены шесть логических элементов (блоков) и 18 новых связей блоков преобразователя. Дополнительные блоки и все новые связи при их введении в преобразователь проявляют новые свойства, что приводит к расширению функциональных возможностей преобразователя - преобразованию не только двоично-десятичного кода 8-4-2-1 в код 2-4-2-1, но и кода 2-4-2-1 в код 8-4-2-1 единой схемой, при существенном сокращении аппаратурных затрат (в 2,4 раза по параметру "число блоков х число связей"). 1 ил, 2 табл.
Description
Изобретение относится к вычислительной технике и может быть использовано в бортовых и наземных информационно-вычислительных системах.
Известен преобразователь двоично десятичного кода 2-4-2-1 в код 8-4-5-1 [1] Недостатком известного преобразователя [1] являются ограниченные функциональные возможности, не позволяющие производить также преобразование двоично-десятичного кода 8-4-2-1 в код 2-4-2-1 при преобразовании единого информационного потока в бортовых и наземных вычислительных системах, использующих оба указанных вида кода, единой, простой и надежной схемой, без коммутации входных и выходных сигналов при существенном сокращении аппаратурных затрат по сравнению с схемой, включающей раздельные преобразователи указанных кодов.
Наиболее близким техническим решением, выбранным в качестве прототипа, является преобразователь двоично-десятичного кода 8-4-2-1 в код 2-4-2-1 [2] содержащий четыре элемента И-НЕ, причем первый вход первого элемента И-НЕ является первым входом и первым выходом преобразователя, второй вход первого элемента И-НЕ является вторым входом преобразователя, третий вход первого элемента И-НЕ соединен с первым входом второго элемента И-НЕ и является третьим входом преобразователя, второй вход второго элемента И-НЕ является четвертым входом преобразователя, а выходы первого и второго элементов И-НЕ соединены, соответственно, с первыми входами третьего и четвертого элементов И-НЕ, выходы которых являются, соответственно, вторым и третьим выходами преобразователя. Недостатком известного преобразователя [2] являются ограниченные функциональные возможности, не позволяющие производить также преобразование двоично-десятичного кода 2-4-2-1 в код 8-4-2-1 при преобразовании единого информационного потока в бортовых с наземных вычислительных системах, использующих оба указанных вида кода единой, простой и надежной схемой, без коммутации входных и выходных сигналов, при существенном сокращении аппаратных затрат по сравнению с схемой, выключающей раздельные преобразователи указанных кодов [1, 2]
Целью изобретения является расширение функциональных возможностей путем обеспечения преобразования двоично-десятичного кода 2-4-2-1 в код 8-4-2-1.
Целью изобретения является расширение функциональных возможностей путем обеспечения преобразования двоично-десятичного кода 2-4-2-1 в код 8-4-2-1.
Указанная цель достигается тем, что в преобразователь введены четыре элемента ИЛИ, элемент И и элемент И-НЕ, первый вход которого является пятым входом преобразователя и соединен с первым входом первого элемента ИЛИ, второй вход которого соединен с первым входами второго элемента И-НЕ и второго элемента ИЛИ, выход которого соединен с вторым входом четвертого элемента И-НЕ, а второй вход соединен с выходом пятого элемента И-НЕ и с вторым входом третьего элемента И-НЕ, третий вход которого соединен с выходом третьего элемента ИЛИ, первый вход которого соединен с выходом третьего элемента ИЛИ, первый вход которого соединен с вторыми входами первого и пятого элементов И-НЕ, а второй выход соединен с выходом первого элемента ИЛИ и с первым входом элемента И, второй вход которого соединен с третьим входом четвертого элемента И-НЕ и с выходом первого элемента И-НЕ, четвертый вход которого является шестым входом преобразователя и соединен с первым входом четвертого элемента ИЛИ, второй вход которого соединен с выходом второго элемента И-НЕ, а выход соединен с третьим входом элемента И, выход которого является четвертым выходом преобразователя. Сопоставительный анализ с прототипом показывает, что предлагаемое устройство отличается наличием шести (из общего числа 10) блоков и 18 (из общего числа 25) связей между этими блоками и с другими блоками схемы.
Таким образом, предлагаемый преобразователь соответствует критерию изобретения "Новизна".
Сравнение предлагаемого решения с другими техническими решениями показывает, что элементы ИЛИ, И, И-НЕ широко известны. Однако при их введении в указанной связи с остальными элементами схемы и при соответствующем введении других связей в схеме преобразователя вышеуказанные блоки и соответствующие связи проявляют новые свойства, что приводит к расширению функциональных возможностей преобразователя обеспечению преобразования кода 2-4-2-1 в код 8-4-2-1 при существенно более простой и надежной схеме, чем при использовании схемы, включающей раздельные преобразователи [1 и 2] и блоки коммутации их сигналов.
Признаки, отличающие предлагаемое техническое решение от прототипа, не выявлены в других технических решениях при изучении данной и смежной областей техники.
Все это позволяет сделать вывод о соответствии технического решения критерию "существенные отличия".
На чертеже представлена схема предлагаемого преобразователя.
Преобразователь двоично-десятичного кода 8-4-2-1 в код 2-4-2-1 содержит входы 1-6, элементы И-НЕ 7, 8, 11, 12, 16, элементы ИЛИ 9, 10, 13, 14, элемент 15, выходы 17 20.
Преобразователь работает следующим образом (см. также табл. 1, в случае двух цифр в клетке табл. 1 первая из них соответствует преобразованию кода 8-4-2-1 в код 2-4-2-1, а вторая цифра соответствует преобразованию кода 2-4-2-1 в код 8-4-2-1).
На входы 1-6 преобразователя поступают сигналы входного кода 8-4-2-1 либо 2-4-2-1, соответствующие цифрам "0-9", причем на входы 1, 3, 4, 6 поступают в прямой форме сигналы кода, начиная со старшего (четвертого) разряда до младшего (первого) разряда, а на входы 2, 5 поступают в инверсной форме сигналы четвертого и второго разрядов соответственно. При подаче указанных сигналов на входы преобразователя формируются сигналы на выходах элементов 7-11, 13, 14, причем на входы элемента 7 поступают сигналы 2, 3, 5 и 6, на входы элемента 8 поступают сигналы 3 и 4, на входы элемента 9 поступают сигналы 1 и 3, на входы элемента 11 поступают сигналы 1 и 5, на входы элемента 10 поступают сигнал 3 и сигнал с выхода элемента 11, на входы элемента 13 поступают сигнал 2 и сигнал с выхода элемента 8, на входы элемента 14 поступают сигнал 5 и сигнал с выхода элемента 9.
Сигналы с выходов элементов 7, 8, 10 поступают на соответствующие входы элемента 12, формирующего на выходе 17 сигнал старшего (четвертого) разряда выходного кода. Сигналы с выходов элементов 7, 9 и 13 поступают на соответствующие входы элемента 15, формирующего на выходе 18 сигнал третьего разряда выходного кода. Сигналы с выходов элементов 7, 11 и 14 поступают на соответствующие входы элемента 16, формирующего на выходе 19 сигнал второго разряда выходного кода. Сигналом первого разряда выходного кода 20 является сигнал первого разряда входного кода 6.
В предлагаемом преобразователе использованы шесть новых блоков и 18 новых связей (при общем числе блоков 10 и связей 25). Указанное построение преобразователя обеспечило расширение его функциональных возможностей путем обеспечения преобразователя не только двоично-десятичного кода 8-4-2-1 в код 2-4-2-1, но и обратного преобразователя кода 2-4-2-1 в код 8-4-2-1 при существенном (в 2,4 раза по параметру "число блоков х число связей") сокращении общих аппаратурных затрат по сравнению с схемой, включающей раздельные прямой и обратный преобразователи указанных кодов [1, 2] см. табл. 2 (даже без учета коммутаторов входных и выходных сигналов).
Claims (1)
- Преобразователь кодов, содержащий четыре элемента И НЕ, первый вход первого из которых является первым входом и выходом преобразователя, второй вход является вторым входом преобразователя, третьим входом которого являются третий вход первого элемента И НЕ и первый вход второго элемента И НЕ, второй вход которого является четвертым входом преобразователя, а выход первого элемента И НЕ соединен с первым входом третьего элемента И НЕ, выход которого и выход четвертого элемента И НЕ являются соответственно вторым и третьим выходами преобразователя, отличающийся тем, что в него введены четыре элемента ИЛИ, элемент И и пятый элемент И НЕ, выход которого является пятым входом преобразователя и объединен с первым входом первого элемента ИЛИ и четвертым входом первого элемента И НЕ, выход которого соединен с первыми входами четвертого элемента И НЕ и элемента И, выход которого является четвертым выходом преобразователя, второй вход четвертого элемента И НЕ соединен с выходом первого элемента ИЛИ, а третий вход объединен с первым входом второго элемента ИЛИ и подключен к выходу пятого элемента И НЕ, второй вход которого объединен с первым входом третьего элемента ИЛИ и является шестым входом пребразователя, при этом вторые входы второго и третьего элементов ИЛИ объединены с первым входом второго элемента И НЕ, выход которого соединен с первым входом четвертого элемента ИЛИ и вторым входом третьего элемента И НЕ, третий вход которого соединен с выходом второго элемента ИЛИ, а выход третьего элемента ИЛИ соединен с вторыми входами первого элемента ИЛИ и элемента И, третий вход которого соединен с выходом четвертого элемента ИЛИ.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU5015902 RU2081512C1 (ru) | 1991-12-13 | 1991-12-13 | Преобразователь кодов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU5015902 RU2081512C1 (ru) | 1991-12-13 | 1991-12-13 | Преобразователь кодов |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2081512C1 true RU2081512C1 (ru) | 1997-06-10 |
Family
ID=21591217
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU5015902 RU2081512C1 (ru) | 1991-12-13 | 1991-12-13 | Преобразователь кодов |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2081512C1 (ru) |
-
1991
- 1991-12-13 RU SU5015902 patent/RU2081512C1/ru active
Non-Patent Citations (1)
Title |
---|
1. Справочник по интегральным микросхемам./Под ред. Тарабрина Б.В. - М.: Энергия, 1981, с. 682, рис. 5-156. 2. Там же, рис. 5-155. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
AU583436B2 (en) | Data transmission system | |
JPS6189721A (ja) | 組合せ論理発生回路 | |
EP0380092B1 (en) | Priority order judging device | |
RU2081512C1 (ru) | Преобразователь кодов | |
RU2065251C1 (ru) | Преобразователь двоично-десятичного кода в код семисегментного индикатора | |
JPS56123037A (en) | Code conversion system | |
RU2029433C1 (ru) | Преобразователь двоично-десятичного кода 8-4-2-1 в код 2-4-2-1 | |
RU2037269C1 (ru) | Преобразователь четырехразрядного кода грея в двоично-десятичный код | |
RU2190928C2 (ru) | Преобразователь формы кода | |
SU1538249A1 (ru) | Мажоритарный элемент | |
RU2022327C1 (ru) | Оптический сумматор | |
RU2037268C1 (ru) | Преобразователь двоично-десятичного кода 8-4-2-1 в код 5-4-2-1 | |
SU1413726A1 (ru) | Преобразователь кодов | |
SU1626385A1 (ru) | Устройство дл преобразовани двоичного кода в код системы счислени остаточных классов | |
RU2015575C1 (ru) | Вычислительное устройство | |
SU1683014A1 (ru) | Устройство дл возведени чисел в степень по модулю три | |
RU2022467C1 (ru) | Реверсивный преобразователь двоично-десятичного кода в двоичный | |
SU1272334A1 (ru) | Устройство дл шифрации крайней единицы | |
SU898420A1 (ru) | Устройство дл сравнени двоичных чисел | |
RU2018923C1 (ru) | Устройство для сложения и вычитания трех чисел по модулю три | |
SU1206960A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный | |
RU2023288C1 (ru) | Комбинационный сумматор структурных кодов | |
SU1575168A1 (ru) | Устройство дл выделени медианы трех чисел | |
SU932484A1 (ru) | Устройство дл сравнени чисел | |
RU2040115C1 (ru) | Преобразователь четырехразрядного двоичного кода в двоично-десятичный код |