RU207176U1 - Устройство для управления конфигурацией вычислительной системы - Google Patents

Устройство для управления конфигурацией вычислительной системы Download PDF

Info

Publication number
RU207176U1
RU207176U1 RU2021118609U RU2021118609U RU207176U1 RU 207176 U1 RU207176 U1 RU 207176U1 RU 2021118609 U RU2021118609 U RU 2021118609U RU 2021118609 U RU2021118609 U RU 2021118609U RU 207176 U1 RU207176 U1 RU 207176U1
Authority
RU
Russia
Prior art keywords
configuration
inputs
output
input
computing
Prior art date
Application number
RU2021118609U
Other languages
English (en)
Inventor
Владимир Владимирович Горшков
Дмитрий Игоревич Приходько
Алексей Викторович Мокряков
Original Assignee
федеральное государственное бюджетное образовательное учреждение высшего образования "Российский государственный университет им. А.Н. Косыгина (Технологии. Дизайн. Искусство)"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by федеральное государственное бюджетное образовательное учреждение высшего образования "Российский государственный университет им. А.Н. Косыгина (Технологии. Дизайн. Искусство)" filed Critical федеральное государственное бюджетное образовательное учреждение высшего образования "Российский государственный университет им. А.Н. Косыгина (Технологии. Дизайн. Искусство)"
Priority to RU2021118609U priority Critical patent/RU207176U1/ru
Application granted granted Critical
Publication of RU207176U1 publication Critical patent/RU207176U1/ru

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/177—Initialisation or configuration control

Abstract

Полезная модель относится к вычислительной технике и может найти применение в вычислительных системах, работающих в неблагоприятных условиях окружающей среды.Задачей и техническим результатом полезной модели является расширение функциональных возможностей устройства для управления конфигурацией вычислительной системы, что делает возможным его использование в вычислительных системах, работающих в неблагоприятных условиях окружающей среды, когда имеется воздействие мощного ионизирующего излучения.Технический результат достигается за счет того, что в устройство для управления конфигурацией вычислительной системы, содержащее блок конфигурирования и мониторинга, дополнительно введены датчик ионизирующего излучения, пороговое устройство и схема управления, при этом выход датчика ионизирующего излучения соединен с первым входом порогового устройства, первый и второй выходы которого соединены соответственно с первым и вторым входами схемы управления, выход которой соединен с первым входом блока конфигурирования и мониторинга, выход блока конфигурирования и мониторинга является выходом устройства для управления конфигурацией вычислительной системы, а второй и третий входы порогового устройства, второй, третий и четвертый входы блока конфигурирования и мониторинга - соответственно первым, вторым, третьим, четвертым и пятым входами устройства для управления конфигурацией вычислительной системы. 1 ил.

Description

Область техники, к которой относится полезная модель
Полезная модель относится к вычислительной технике и может найти применение в вычислительных системах, работающих в неблагоприятных условиях окружающей среды.
Уровень техники
Из существующего уровня техники известна группа технических решений «Устройство, способ и компьютерный программный продукт для освобождения, конфигурирования и реконфигурирования усовершенствованного канала нисходящей линии связи» [патент RU 2390972, С2, H04W 76/20, 27.05.2010], которое включает, в частности техническое решение «Мобильная станция» характеризующееся следующей совокупностью признаков:
24. Мобильная станция беспроводной системы связи, включающая приемопередатчик для передачи данных по усовершенствованному выделенному каналу и для приема в первом сообщении параметров конфигурации по меньшей мере для одного канала нисходящей линии связи, связанного с усовершенствованным выделенным каналом, и во втором сообщении - инструкции для удаления, изменения или добавления параметров конфигурации; память для хранения параметров конфигурации; процессор данных, связанный с памятью и приемопередатчиком, при этом указанный процессор данных предназначен для конфигурирования приемопередатчика после приема мобильной станцией первого сообщения для приема по меньшей мере одного канала нисходящей линии связи в соответствии с параметрами конфигурации первого сообщения; изменения сохраненных параметров конфигурации в соответствии с инструкцией после приема мобильной станцией второго сообщения и реконфигурирования приемопередатчика для приема по меньшей мере одного канала нисходящей линии связи в соответствии с измененными параметрами конфигурации, в то время как поддерживается усовершенствованный восходящий выделенный канал для мобильной станции.
25. Мобильная станция по п. 24, где первое сообщение включает параметры конфигурации для усовершенствованного канала абсолютного предоставления ресурса E-AGCH; и второе сообщение принимается от сетевой ячейки, вовлеченной в смену обслуживающих ячеек мобильной станции, а указанная инструкция предписывает добавить параметры конфигурации для нового усовершенствованного канала относительного предоставления ресурса E-RGCH в добавление к каналу E-AGCH.
26. Мобильная станция по п. 24, где первое сообщение включает параметры конфигурации для усовершенствованного канала абсолютного предоставления ресурса E-AGCH и усовершенствованного канала относительного предоставления ресурса E-RGCH; и второе сообщение принимается от сетевой ячейки, вовлеченной в смену обслуживающих ячеек мобильной станции, и указанная инструкция предписывает удалить параметры конфигурации для канала E-RGCH.
27. Мобильная станция по п. 24, где первое сообщение включает параметры конфигурации для усовершенствованного канала абсолютного предоставления ресурса E-AGCH и усовершенствованного канала относительного предоставления ресурса E-RGCH; и указанная инструкция включает ИНДИКАТОР ОСВОБОЖДЕНИЯ E-RGCH в сообщении управления радиоресурсами, и процессор данных в соответствии с этой инструкцией удаляет из памяти параметры конфигурации канала E-RGCH.
Недостатком данного технического решения является то, что оно не позволяет осуществлять реконфигурирование системы на основании прогностических данных о ее способности работать в неблагоприятных условиях окружающей среды.
Известно также техническое решение «Управляющая вычислительная система» [патент RU 2520350, С2, H04W 76/20, 20.06.2014], содержащая процессор с подключенным к нему запоминающим устройством, формирователь синхроимпульсов, выходы которого подключены к процессору и запоминающему устройству, отличающаяся тем, что управляющий выход процессора подключен к формирователю синхроимпульсов, а также введением формирователя сигнала блокировки, устройства формирования интервалов и датчика внешнего фактора, выход которого подключен к входу устройства формирования интервалов и к первому входу формирователя сигнала блокировки, подключенного первым выходом к блокирующему входу запоминающего устройства, вторым входом - к управляющему выходу процессора, а третьим входом - к устройству формирования интервалов, у которого выходы обнуления и метки времени подключены соответственно к процессору и запоминающему устройству, а фазирующие выходы - к формирователю синхроимпульсов.
В этой управляющей вычислительной системе запоминающее устройство содержит два накопителя, подключенные двунаправленными шинами к шине устройства, два сумматора массивов, подключенные входами к шине устройства, а входами-выходами к соответствующим накопителям, и два сумматора меток времени, входы которых являются входами устройства, блокирующий вход которого является блокирующим входом накопителей. Запоминающее устройство содержит три накопителя, подключенные двунаправленными шинами к шине устройства, три сумматора массивов, подключенные входами к шине устройства, а входом-выходом к соответствующим накопителям, и три сумматора меток времени, входы которых являются входами устройства, блокирующий вход которого является блокирующим входом накопителей.
Кроме того, в этой управляющей вычислительной системе формирователь синхроимпульсов содержит три блока фазирования и три генератора импульсов, у которых первый и второй установочные входы являются одноименными входами формирователя, а выход каждого генератора подключен к входу своего блока фазирования, фазирующий вход каждого из которых подключен к фазирующим входам двух других блоков, а синхронизирующие выходы блока являются одноименными выходами формирователя. Формирователь интервалов содержит три кварцевых генератора, три делителя частоты, три формирователя меток и мажоритарный элемент, выход которого является выходом устройства, причем выход каждого генератора подключен к входам формирователей меток и делителей частоты своего канала, интервальные выходы которых подключены к входам мажоритарного элемента, а их фазирующие выходы и выходы формирователей меток являются выходами устройства. Кроме того, формирователь сигнала блокировки содержит регистр, выход которого подключен к входу дешифратора, выход которого подключен к первому входу триггера, второй вход которого является входом формирователя, а выход подключен к первому входу элемента И, второй вход которого является входом формирователя, а выход - выходом формирователя.
В этой управляющей вычислительной системе формирователь метки времени содержит логический элемент, первый вход которого является входом формирователя, а выход подключен к входу сдвигового регистра, выход которого подключен к входу сдвигового дешифратора, подключенного выходом к запускающему входу триггера останова, выход которого является фазирующим выходом формирователя и подключен ко второму входу логического элемента и первому входу мажоритарного элемента, выход которого подключен к входу триггера пуска, подключенного выходом к сбрасывающему входу триггера останова, а к второму и третьему входу мажоритарного элемента подключены выходы триггеров привязки, входы которых являются фазирующими входами блока, а их синхронизирующий вход объединен с первым входом логического элемента, при этом выходы нечетных и четных разрядов сдвигового регистра подключены соответственно к запускающим и сбрасывающим входам триггеров-формирователей, выходы которых являются выходами блока.
В этой управляющей вычислительной системе накопитель содержит энергонезависимый элемент памяти, входы-выходы которого являются одноименными входами-выходами накопителя, а параллельно его шинам записи подключен МОП транзистор со встроенным каналом, вход затвора которого является блокирующим входом накопителя.
В этой управляющей вычислительной системе генератор импульсов содержит п последовательно включенных инверторов, подключенных выходами к входам мультиплексора, выход которого подключен к входу первого инвертора, буферному элементу, выход которого является выходом генератора, и входу счетчика кода частоты, выходы которого являются первыми входами схемы сравнения, первый и второй выходы которой подключены соответственно к инкрементному и декрементному входам счетчика кода частоты, выходы которого подключены к управляющим входам мультиплексора, а входы счетчика и входы регистра кода частоты и являются первым и вторым входами генератора.
Недостатком данного технического решения является то, что оно не позволяет осуществлять реконфигурирование системы на основании прогностических данных о ее способности работать в неблагоприятных условиях окружающей среды.
Наиболее близким к заявленной полезной модели является устройство, описанное в патенте «Реконфигурируемая вычислительная система» [патент RU 2677363, C1, G06F 15/16, 16.01.2019], которое Реконфигурируемая вычислительная система, содержащая ведущий сервер 2, соединенный по сетевому интерфейсу 3 с коммутатором EtherNet 1 управления вычислительной системы и по сетевым интерфейсам EtherNet 71, …, 7К с группой из К ведомых вычислительных узлов 41, …, 4К, каждый из которых содержит коммутатор PCI-Express 11, компьютер 8 и группу из N реконфигурируемых вычислительных устройств 131, …, 13N, каждое из которых содержит коммутатор PCI-Express 19, группу из М вычислительных ПЛИС 201, …, 20М, интерфейсную ПЛИС 22, блок конфигурирования и мониторинга 23, блок управления режимом коммутатора PCI-Express 30 и память 24 конфигураций ПЛИС, причем интерфейсная ПЛИС 22 соединена с блоком управления режимом коммутатора PCI-Express 30, памятью конфигураций ПЛИС 24 и блоком конфигурирования и мониторинга 23, который по общей шине конфигурирования и мониторинга вычислительных ПЛИС 25 соединен с группой из М вычислительных ПЛИС 201, …, 20М, а также каждый коммутатор PCI-Express 19 соединен с блоком управления режимом 30 коммутатора PCI-Express по шине управления 12, интерфейсной ПЛИС 22 по высокоскоростному последовательному интерфейсу PCI-Express 17 и с вычислительными ПЛИС 201, …20М, по высокоскоростным последовательным интерфейсам PCI-Express 211, …, 21М, отличающаяся тем, что в нее дополнительно введены двухпортовая интерфейсная плата 5, коммутатор PCI-Express 31 объединения реконфигурируемых вычислительных устройств 131, …, 13N, ведомых вычислительных узлов 41, …, 4К, в каждый из которых введена группа из N памятей состояния 91, …, 9N реконфигурируемых вычислительных устройств 131, …, 13N, в каждое из которых введены группа из М вычислительных СБИС 331, …, 33M, единый радиатор прямоугольной формы 27, установленный над вычислительными СБИС 331, …, 33M, группа из М блоков индивидуального мониторинга и управления 151, …, 15M и группа из М памятей стартовых конфигураций 351, …, 35M соответствующих вычислительных ПЛИС 201, …, 20M, причем в каждом ведомом вычислительном узле 41, …, 4K компьютер 8 подключен к соответствующему сетевому интерфейсу EtherNet 71, …, 7K соединен с N памятями состояния 91, …, 9N реконфигурируемых вычислительных устройств 131, …, 13N и соединен высокоскоростным последовательным интерфейсом PCI-Express 10 с коммутатором PCI-Express 11, который группой из N высокоскоростных последовательных интерфейсов PCI-Express 161, …, 16N соединен с портами NT/US соответствующих коммутаторов PCI-Express 19 группы из N реконфигурируемых вычислительных устройств 131, …, 13N, в каждом из которых вычислительные ПЛИС 201, …, 20M подключены к соответствующим одноименным памятям 351, …, 35M конфигураций вычислительных ПЛИС по индивидуальным шинам 361, …, 36M реконфигурации вычислительных ПЛИС к по индивидуальным шинам 321, …, 32M оперативной реконфигурации памятей стартовых конфигураций, а также подключены к одноименным вычислительным СБИС 331, …, 33M по индивидуальным шинам обмена данными 341, …, 34M и по индивидуальным шинам управления мониторингом 261, …, 26M к индивидуальным блокам мониторинга 151, …, 15M которые подключены к соответствующим вычислительным СБИС 331 …, 33M по шинам мониторинга 141, …, 14M, кроме того, порты NT/DS/US коммутаторов PCI-Express 19 реконфигурируемых вычислительных устройств 131, …, 13N подключены к соответствующему интерфейсу из группы из N высокоскоростных последовательных интерфейсов объединения PCI-Express 281, …, 28N, которые объединены в К групп 291, …, 29K по N высокоскоростных последовательных интерфейсов объединения PCI-Express ведомых вычислительных устройств 41, …, 4К, и подключены к соответствующим портам DS коммутатора PCI-Express 31, порт US которого подключен к порту DS двухпортовой интерфейсной платы 5 по высокоскоростному последовательному интерфейсу PCI-Express 18, а порт US двухпортовой интерфейсной платы 5 подключен по высокоскоростному последовательному интерфейсу PCI-Express 6 к ведущему серверу 2.
Недостатком данного технического решения являются узкие функциональные возможности, не позволяющие использовать его для конфигурирования вычислительной системы путем осуществления выбора для последующего использования потока данных от тех или иных вычислительных устройств, в зависимости от показателей окружающей среды.
Раскрытие сущности полезной модели
Задачей полезной модели является создание устройства для управления конфигурацией вычислительной системы, которое можно использовать в вычислительных системах, работающих в неблагоприятных условиях окружающей среды, когда имеется воздействие мощного ионизирующего излучения.
Техническим результатом полезной модели является расширение функциональных возможностей устройства для управления конфигурация вычислительной системы, что позволяет делает его способным осуществлять выбор для последующего использования того вычислительного устройства, которое обеспечивает контролируемую точность вычислений при задаваемом ограничении на надежность.
Технический результат достигается за счет того, что в устройство для управления конфигурацией вычислительной системы, содержащее блок конфигурирования и мониторинга, согласно полезной модели, в него дополнительно введены датчик ионизирующего излучения, пороговое устройство и схема управления, при этом выход датчика ионизирующего излучения соединен с первым входом порогового устройства, первый и второй выходы которого соединены соответственно с первым и вторым входами схемы управления, выход которой соединен с первым входом блока конфигурирования и мониторинга, выход блока конфигурирования и мониторинга является выходом устройства для управления конфигурацией вычислительной системы, а второй и третий входы порогового устройства, второй, третий и четвертый входы блока конфигурирования и мониторинга - соответственно первым, вторым, третьим, четвертым и пятым входам устройства для управления конфигурацией вычислительной системы.
Надо отметить, что при этом под конфигурацией вычислительной системы понимается «совокупность функциональных частей вычислительной системы и связей между ними, обусловленная основными характеристиками этих функциональных частей, а также характеристиками решаемых задач обработки данных» [Конфигурация (вычислительной системы).Словарь-справочник терминов нормативно-технической документации. URL: https://normative_reference_dictionary.academic.ru/28759 (дата обращения 13.04.2021)].
Краткое описание чертежей
Сущность полезной модели поясняется чертежом, на котором изображена структурная схема предлагаемого устройства для управления конфигурацией вычислительной системы, а также устройство ввода, вычислительное устройство с высокой разрядностью (ВУВР), вычислительное устройство со средней разрядностью (ВУСР) и вычислительное устройство q низкой разрядностью (ВУНР).
Осуществление полезной модели
Теоретические предпосылки. Главная идея, положенная в основу настоящей полезной модели, состоит в обеспечении возможности «обмена» точности вычислений, выполняемых в вычислительной системе, в состав которой входит предлагаемое устройство для управления конфигурацией вычислительной системы, на надежность. Упомянутая точность зависит от разрядности используемого вычислительного устройства и результатов выполняемых вычислений, на надежность вычислительной системы, которая зависит как от условий окружающей среды, так и от количества отдельных радиоэлектронных элементов, (прежде всего - транзисторов, а также диодов, конденсаторов, элементов индуктивности), используемых при выполнении вычислений.
Для определения воздействия ионизирующего излучения на работоспособность транзисторов обратимся к работе [Павлов Е.П., Санникова И.Т. Основы проектирования электронных средств. Конспект лекций. - Издательство МарГТУ. - 341 с. (URL: https://booksee.org/book/630986, дата обращения 10.04.2021)], в которой сказано (с. 262, начало цитаты):
«Воздействие быстрых нейтронов вызывает нарушение кристаллической решетки материала (основной эффект) и ионизацию (вторичный эффект). Вследствие этого изменяются параметры полупроводниковых материалов - время жизни основных носителей (τ), удельная проводимость (ρ), скорость поверхностной рекомбинации дырок с электронами. Вследствие изменения вышеуказанных параметров уменьшается коэффициент усиления по току β0 (α0), увеличивается обратный ток коллектора (Iκ0), возрастают шумы транзистора. Изменение коэффициента усиления является необратимым, а изменения обратного тока могут быть обратимыми и необратимыми.
Протоны и электроны влияют на характеристики транзисторов так же, как и нейтронное облучение.
Максимальный интегральный поток частиц Ф, который может выдерживать транзистор для заданного изменения параметра β0, определяется из соотношения:
Figure 00000001
где ƒa - граничная частота усиления по току в схеме с общей базой;
β0 - коэффициент усиления по току в схеме с общим эмиттером (до начала облучения);
β0 об - коэффициент усиления по току в схеме с общим эмиттером (после облучения);
k - постоянная, зависящая от типа транзистора (нейтр/с)/см2.
Значения коэффициента к приведены в следующей таблице:
Figure 00000002
Как видно из этой таблицы, наибольшую радиационную стойкость имеют германиевые p-n-р транзисторы. Они при прочих равных условиях выдерживают поток быстрых нейтронов на 1-2 порядка больше, чем кремниевые.
Ориентировочно для оценки радиационной стойкости можно пользоваться диаграммой.
Figure 00000003
Левые границы прямоугольников соответствуют тем значениям потоков и доз, при которых становятся заметными необратимые изменения, а правые границы - значения потоков и доз, при которых характеристики транзисторов находятся на грани пригодности (в качестве критерия годности выбрано изменение коэффициента усиления β0)» (конец цитаты).
Вышеприведенная диаграмма позволяет выработать следующие правила:
1. Когда накопленная доза по своему значению приближается к области, соответствующей необратимым изменениям (например, 107 для кремниевых транзисторов с тонкой базой), целесообразно осуществлять переход от использования высокоточного вычислителя к использованию вычислителя средней точности. Это обусловлено тем, что такой переход приводит к снижению вероятности осуществления ошибочных вычислений из-за отказа отдельного транзистора и, как следствие, выхода из строя всего вычислителя. Точность вычислений при этом снижается, но может оказаться приемлемой для решения определенных задач, причем дополнительную погрешность можно оценить заранее.
2. Когда накопленная доза по своему значению приближается к области, соответствующей необратимым изменениям (например, 108 для кремниевых транзисторов с тонкой базой), целесообразно осуществлять переход от использования вычислителя средней точности к использованию вычислителя низкой точности (по тем же причинам, что и в п. 1). Точность вычислений при этом снижается, но может оказаться приемлемой для решения определенных задач, причем дополнительную погрешность можно оценить заранее. Такой подход позволяет осуществить прогнозирование возможности выхода используемого вычислительного устройства из строя (вследствие воздействия окружающей среды) и упреждающей замены используемого вычислительного устройства на другой, который обеспечивает меньшую точность вычислений, но является более надежным.
Структурная схема предлагаемого устройства для управления конфигурацией вычислительной системы представлена на чертеже, на котором, помимо нее, изображены устройство ввода, вычислительное устройство с высокой разрядностью (ВУВР), вычислительное устройство со средней разрядностью (ВУСР) и вычислительное устройство с низкой разрядностью (ВУНР). Упомянутая структурная схема содержит следующие элементы:
1 - блок конфигурирования и мониторинга;
2 - датчик ионизирующего излучения;
3 - пороговое устройство;
4 - схема управления.
При этом выход датчика 2 ионизирующего излучения соединен с первым входом порогового устройства 3, первый и второй выходы которого соединены соответственно с первым и вторым входами схемы 4 управления, выход которой соединен с первым входом блока 1 конфигурирования и мониторинга, выход блока 1 конфигурирования и мониторинга является выходом устройства для управления конфигурацией вычислительной системы, а второй и третий входы порогового устройства 3, второй, третий и четвертый входы блока 1 конфигурирования и мониторинга - соответственно первым, вторым, третьим, четвертым и пятым входам устройства для управления конфигурацией вычислительной системы.
Описание функционирования. Работает предлагаемое устройство для управления конфигурацией вычислительной системы следующим образом.
Датчик 2 ионизирующего излучения испытывает неблагоприятное воздействие, которое, как можно условно считать, поступает на его вход. Он осуществляет измерение показателя этого воздействия в виде дозы (облучения) и вырабатывает выходной сигнал Uии, который с выхода датчика ионизирующего излучения поступает на первый вход порогового устройства 3. На второй и третий входы порогового устройства 3 при этом подаются пороговые сигналы Uпор1 и Uпор2, соответственно, причем выполняется неравенство
Uпор1 < Uпор2
В зависимости от соотношения между Uии, Uпор1 и Uпор2 на возможны следующие ситуации:
A. Если уровень сигнала Uии оказывается ниже Uпор1, т.е. Uии < Uпор1, на выходы порогового устройства 3 сигнал не подается, что свидетельствует о том, что в предлагаемой вычислительной системе должна использоваться вычислительное устройство с высокой разрядностью (ВУВР), например, 64.
B. Если уровень сигнала Uии оказывается выше Uпор1, но ниже Uпор2, т.е. выполняется соотношение Uпор1 < Uии < Uпор2, с первого выхода порогового устройства 3 на первый вход схемы 4 управления подается управляющий сигнал Uупр1, свидетельствующий о том, что необходимо перейти от использования вычислительного устройства с высокой разрядностью (ВУВР) к использованию вычислительного устройства со средней разрядностью (ВУСР), например, 32.
C. Если уровень сигнала Uии оказывается выше Uпор2, т.е. выполняется соотношение Uпор2 < Uии, со второго выхода порогового устройства 3 на второй вход схемы 4 управления подается управляющий сигнал Uпор2, свидетельствующий о том, что необходимо перейти от использования вычислительного устройства со средней разрядностью (ВУСР) к использованию вычислительного устройства с низкой разрядностью (ВУНР).
В свою очередь, схема 4 управления вырабатывает команду для подключения к выходу предлагаемой системы того или иного вычислителя, которая подается на первый вход блока 1 конфигурирования и мониторинга: в вышеописанной ситуации А это - вычислительное устройство с высокой разрядностью (ВУВР), в ситуации В - вычислительное устройство со средней разрядностью (ВУСР), и в ситуации С - вычислительное устройство с низкой разрядностью (ВУНР).
Данные, подлежащие вычислениям или обработке в рассматриваемой вычислительной системе, подаются вход устройства ввода данных. Устройство ввода данных направляет указанные данные на входы соответственно вычислительных устройств с высокой, средней и низкой разрядностью (ВУВР, ВУСР, ВУНР), которые соединены соответственно с первым, вторым и третьим выходами устройства ввода данных.
Результаты вычислений в виде выходных данных поступают от вычислителей с высокой точностью, со средней точностью и с низкой точностью соответственно на второй, третий и четвертый входы переключателя 1 каналов. Получив команду от схемы 4 управления, переключатель 1 каналов направляет на свой выход (являющийся выходом предлагаемой вычислительной системы) данные от ВУВР в вышеописанной ситуации А, от ВУСР - в ситуации В, и от ВУНР - в ситуации С.
Таким образом достигается требуемый технический результат, заключающийся в расширении функциональных возможностей устройства для управления конфигурацией вычислительной системы, что делает возможным его использование в вычислительных системах, работающих в неблагоприятных условиях окружающей среды, когда имеется воздействие мощного ионизирующего излучения. Такое расширение функциональных возможностей позволяет устройству для управления конфигурацией вычислительной системы осуществлять выбор для последующего использования того вычислительного устройства, которое обеспечивает контролируемую точность вычислений при задаваемом ограничении на надежность.

Claims (1)

  1. Устройство для управления конфигурацией вычислительной системы, содержащее блок конфигурирования и мониторинга, отличающееся тем, что в него дополнительно введены датчик ионизирующего излучения, пороговое устройство и схема управления, при этом выход датчика ионизирующего излучения соединен с первым входом порогового устройства, первый и второй выходы которого соединены соответственно с первым и вторым входами схемы управления, выход которой соединен с первым входом блока конфигурирования и мониторинга, выход блока конфигурирования и мониторинга является выходом устройства для управления конфигурацией вычислительной системы, а второй и третий входы порогового устройства, второй, третий и четвертый входы блока конфигурирования и мониторинга - соответственно первым, вторым, третьим, четвертым и пятым входами устройства для управления конфигурацией вычислительной системы.
RU2021118609U 2021-06-25 2021-06-25 Устройство для управления конфигурацией вычислительной системы RU207176U1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2021118609U RU207176U1 (ru) 2021-06-25 2021-06-25 Устройство для управления конфигурацией вычислительной системы

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2021118609U RU207176U1 (ru) 2021-06-25 2021-06-25 Устройство для управления конфигурацией вычислительной системы

Publications (1)

Publication Number Publication Date
RU207176U1 true RU207176U1 (ru) 2021-10-15

Family

ID=78286753

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2021118609U RU207176U1 (ru) 2021-06-25 2021-06-25 Устройство для управления конфигурацией вычислительной системы

Country Status (1)

Country Link
RU (1) RU207176U1 (ru)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004078929A (ja) * 2002-08-12 2004-03-11 Hewlett-Packard Development Co Lp プロセッサ・レベルにて性能を最適化するシステム、方法、装置
US7343579B2 (en) * 2004-11-30 2008-03-11 Physical Sciences Reconfigurable environmentally adaptive computing
EP2680155A1 (en) * 2012-05-02 2014-01-01 Agora Tech Developments Ltd. Hybrid computing system
RU2677363C1 (ru) * 2017-07-24 2019-01-16 Федеральное государственное унитарное предприятие "Научно-исследовательский институт "Квант" Реконфигурируемая вычислительная система
RU2720556C1 (ru) * 2019-12-06 2020-05-12 Федеральное государственное унитарное предприятие "Научно-исследовательский институт "Квант" Автономный вычислительный модуль

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004078929A (ja) * 2002-08-12 2004-03-11 Hewlett-Packard Development Co Lp プロセッサ・レベルにて性能を最適化するシステム、方法、装置
US7343579B2 (en) * 2004-11-30 2008-03-11 Physical Sciences Reconfigurable environmentally adaptive computing
EP2680155A1 (en) * 2012-05-02 2014-01-01 Agora Tech Developments Ltd. Hybrid computing system
RU2677363C1 (ru) * 2017-07-24 2019-01-16 Федеральное государственное унитарное предприятие "Научно-исследовательский институт "Квант" Реконфигурируемая вычислительная система
RU2720556C1 (ru) * 2019-12-06 2020-05-12 Федеральное государственное унитарное предприятие "Научно-исследовательский институт "Квант" Автономный вычислительный модуль

Similar Documents

Publication Publication Date Title
CN106992770B (zh) 时钟电路及其传输时钟信号的方法
CN111767143A (zh) 交易数据处理方法、装置、设备及系统
CN111970339B (zh) 请求控制方法、装置及电子设备
CN105511806A (zh) 处理写请求的方法和移动终端
US20220391087A1 (en) Solid-state storage drive and solid-state storage drive control method
CN110474727B (zh) 基于上行信号的处理方法、装置、相关设备及存储介质
CN104346307A (zh) 用于直接存储器访问传输的系统和方法
RU207176U1 (ru) Устройство для управления конфигурацией вычислительной системы
US9762224B2 (en) Timing prediction circuit and method
CN108337582B (zh) 基于现场可编程门阵列的时分复用交换系统
US11057007B2 (en) Tuning system and method for automobile power amplifier
CN103338037A (zh) 一种锁相环中时钟信号转数字信号的方法和装置
CN104426624A (zh) 一种图像同步显示方法及装置
CN104954014A (zh) 一种超前-滞后型数字鉴相器结构
CN114327660B (zh) 基于fpga的外接内存的初始化方法
US10826506B2 (en) Modulus divider with deterministic phase alignment
WO2021208805A1 (zh) 硬件单板的逻辑地址空间的配置方法、设备和存储介质
CN104731666B (zh) 一种抗单粒子翻转的自纠错集成电路及其纠错方法
US11681324B2 (en) Synchronous reset deassertion circuit
CN102053815B (zh) 同步fifo电路系统
CN104244385A (zh) 一种接入点设备的控制方法和装置
US9678531B2 (en) Methods and apparatus for adaptive time keeping for multiple timers
RU2785831C1 (ru) Вычислительная система
CN112306919A (zh) 一种基于fpga的数据对齐方法、装置、设备及介质
CN112131824A (zh) 一种基于标准单元阻挡层的芯片绕线方法