RU2046549C1 - Устройство управления телевизионным приемником - Google Patents

Abstract

Изобретение относится к телевизионной технике и может быть использовано для управления телевизионными приемниками. Цель изобретения расширение функциональных возможностей путем обеспечения передачи сигналов управления в сигнале SSC при одновременном упрощении устройства управления телевизионным приемником. Устройство управления телевизионным приемником работает в двух режимах и содержит на центральной станции блок 5 управления, на периферийной станции блок 10 дешифрации, первый регистр 11, блок 12 цифроаналоговых преобразователей, регистр 13 сдвига. Цель достигается введением генератора 1 сигнала SSC и блока 2 развязки, а на центральной станции блока 3 выделения сигналов синхронизации, блока 4 выделения сигналов управления, на периферийной станции блока 9 спроса цифровых и аналоговых датчиков, блока 8 выработки ответного сигнала, блока выделения 6 сигналов синхронизации, блока 7 выделения сигналов управления, второго регистра 15, элемента ИЛИ НЕ 14. Устройство может отличаться выполнением блоков 4, 3, 6, 7, 8 и 9. 6 з. п. ф-лы, 3 ил.

Description

Изобретение относится к телевизионной технике и может быть использовано для управления телевизионными приемниками.

Целью изобретения является расширение функциональных возможностей путем обеспечения передачи сигналов управления в сигнале SSC при одновременном упрощении устройства управления телевизионным приемником.

На фиг.1 представлена структурная схема устройства управления телевизионным приемником; на фиг.2 и 3 временные диаграммы, поясняющие работу устройства.

Устройство управления телевизионным приемником содержит генератор 1 сигнала SSC, блок 2 развязки; на центральной станции: блок 3 выделения сигналов синхронизации, блок 4 выделения сигналов управления, блок 5 управления; на периферийной станции: блок 6 выделения сигналов синхронизации, блок 7 выделения сигналов управления, блок 8 выработки ответного сигнала, блок 9 опроса цифровых и аналоговых датчиков, блок 10 дешифрации, первый регистр 11, блок 12 цифроаналоговых преобразователей (блок ЦАП), регистр 13 сдвига, элемент 14 ИЛИ-НЕ, второй регистр 15.

Блок 3 выделения сигналов синхронизации содержит первый детектор 16 сигнала SSC, первый блок 17 восстановления сигнала SSC.

Блок 4 выделения сигналов управления содержит первый компаратор 18, первый источник 19 опорного напряжения.

Блок 5 управления содержит первый ключ 20, микроЭВМ 21, ИК-приемник 22, блок 23 клавиатуры.

Блок 6 выделения сигналов синхронизации содержит второй блок 24 восстановления сигнала SSC, второй детектор 25 сигнала SSC, первый элемент 26 И.

Блок 7 выделения сигналов управления содержит второй источник 27 опорного напряжения, второй компаратор 28, триггер 29.

Блок 8 выработки ответного сигнала содержит элемент 30 задержки, второй ключ 31, второй элемент 32 И.

Блок 9 опроса цифровых и аналоговых датчиков содержит блок 33 компараторов, цифроаналоговый преобразователь 34, мультиплексор 35.

В качестве микроЭВМ 21 может быть использована однокристальная микроЭВМ серии К 1816, работающая с тактовыми частотами от 6 до 11 МГц.

Первый и второй ключи 20 и 31 могут быть выполнены по схеме ключа с открытым коллектором (на биполярном транзисторе) или с открытым стоком (на полевом транзисторе).

Блок 2 развязки, например, резистор предназначен для развязки низкоомного выхода генератора 1 сигнала SSC и выходов ключей 20 и 31, что позволяет вводить сигналы управления в сигнал SSС.

Генератор 1 сигнала SSC вырабатывает сигнал, форма которого с введенными импульсами управления приведена на фиг.2а и 3а.

Детекторы 16 и 25 сигнала SSC выполнены по схеме (см. микросхема КР 1021 ХА4, схема электрическая принципиальная) и предназначены для декомпозиции сигнала SSC на составляющие его сигналы: А кадровый гасящий импульс, В строчной гасящий импульс, С импульс стробирования сигналов вспышки.

Блоки 17 и 24 восстановления сигнала SSC могут быть выполнены в виде ФНЧ.

Компаратор 28 имеет стробирующий вход (функционально соответствующий компаратору 521 САЗ), прямой и инверсный выходы.

Блок 12 ЦАП, каждый из которых имеет регистр, данные в него записываются по стробирующему входу.

Устройство работает следующим образом.

Сигнал с выхода генератора 1 сигнала SSC через блок развязки 2 и первый блок 17 восстановления сигнала SSC (фиг.2а и 3а) поступает на вход первого детектора 16 сигнала SSC, сигналы А, В, С с выходов которого (фиг.2д, г, в и 3д, г, в) поступают на входы микроЭВМ 21. МикроЭВМ 21 синхронизируется сигналами А, В, С и в соответствии с программой работы и принимаемыми от ИК-приемника 22 и блока 23 клавиатуры командами вырабатывает импульсы (фиг.2б и 3б), которые первым ключом 20 в виде импульсов сигнала управления вводятся в сигнал SSC. Блоки 17 и 24 восстановления сигнала SSC предназначены для подавления этих импульсов управления. Сигнал SSС с введенными импульсами управления (фиг.2а и 3а) поступает на второй компаратор 28, в котором преобразуется в сигнал (фиг.2е и 3е) в результате сравнения сигнала (фиг.2а и 3а) с уровнем источника 27 опорного напряжения и в результате стробирования сигналом А с выхода детектора 25 сигнала SSC, т.е. компаратором 28 выделяются только импульсы управления, которые расположены в активной части строк в интервале кадрового гасящего импульса.

Импульсы управления устанавливают по S-входу триггер 29 в состояние "лог. 1". В состояние "лог.0" триггер 29 возвращается по заднему фронту импульса В (фиг.2г и 3г), который поступает на С-вход триггера 29, D-вход которого соединен с потенциалом "лог.0". Выходной сигнал триггера 29 (фиг.2ж и 3ж) поступает на вход данных регистра сдвига 13, на вход синхронизации которого подаются импульсы с выхода элемента 26 И (фиг.2з и 3з), полученные при совпадении сигналов А и В. В результате в регистре 13 сдвига после окончания кадрового гасящего импульса зафиксируется параллельный код принятой команды управления, содержащей N бит адреса исполнительного устройства (адресный выход регистра 13 сдвига). Следующие М бит команды управления являются данными, которые фиксируются в исполнительное устройство по выбранному адресу (второй выход регистра 13 сдвига). Адрес исполнительного устройства дешифрируется блоком 10 дешифрации и поступает на стробирующие входы блоков 11, 12, 15, 34. На стробирующий вход блока 10 дешифрации подается сигнал с выхода элемента 14 ИЛИ-НЕ, который разрешает прохождение информации по заднему фронту импульса А (фиг.2к, и 3к) при нулевом состоянии бита выбора режима работы на первом выходе регистра 15. Для расширения возможностей адресации исполнительных устройств блок 10 дешифрации имеет дополнительные входы. Выходы регистра 11 предназначены для коммутации в управляемых блоках. Выходы блока 12 ЦАП предназначены для управления аналоговыми блоками.

При состоянии бита вида команд "лог.1" на первом выходе регистра 15 устройство переходит в режим передачи информации с периферийной станции в центральную. Примем, что во второй регистр 15 и в ЦАП 34 предварительно была записана информация:
К бит второй выход второго регистра 15 адрес, передаваемый на мультиплексор 35,
1 бит первый выход регистра 15 выбор режима работы, который запрещает прохождение импульсов через элемент 14 ИЛИ-НЕ, и разрешает прохождение информации от мультиплексора 35 на первый выход устройства.

Инверсный выход компаратора 28 через элемент 30 задержки стробирует прохождение информации с выхода мультиплексора 35 на вход ключа 31 (фиг.2и и 3и). Элемент 30 задержки задерживает сигнал на время, превышающее его длительность. Задний фронт этого импульса сбрасывает в "лог.0" регистр 15. Ключ 31 осуществляет введение этой информации на первый выход устройства. Таким образом каждый импульс управления, введенный в сигнал SSC в режиме передачи информации с периферийной станции, инициирует появление второго такого же импульса вслед за первым только при наличии уровня "лог.1" на выходе мультиплексора 35 (фиг.3л).

Опишем структуру команды второго вида:
В активной части строк кадрового гасящего импульса (кроме первой) подается импульс, определяющий момент стробирования информации с выхода мультиплексора 35 (с учетом времени задержки блока 30). На первый вход мультиплексора 35 поступает информация от цифровых блоков управляемой схемы. На второй вход мультиплексора 35 поступает информация от блока 33 компараторов, на первый вход которых поступает информация от аналоговых блоков управляемой схемы. Второй вход блока 33 компараторов соединен с выходом ЦАП 34. Таким образом информация о состоянии аналоговых и цифровых блоков может быть передана на центральную станцию. С помощью компаратора 18 и источника 19 опорного напряжения происходит выделение передаваемой информации (фиг.2а и 3а) (аналогично компаратору 28 и источнику 27 опорного напряжения) для дальнейшей ее обработки в микроЭВМ 21.

Предлагаемое устройство работает в двух режимах:
первый передача команд управления с центральной станции к периферийной станции. Например, команда по изменению уровня яркости или громкости или другого параметра передается за один кадровый гасящий импульс, в этом случае устройство обеспечивает свои функции и без блоков 8 и 9;
второй получение одного бита информации с центральной станции о состоянии цифрового или аналогового блока периферийной станции. Например, осуществить допусковый контроль размаха сигнала яркости на выходе УПЧИ. Для этого необходимо передать три команды:
записать в ЦАП 34 значение допуска;
записать в регистр 15 адрес компаратора, контролирующего выход УПЧИ;
задать положение опорного импульса белого: строка 330, 5-я микросекунда переднего фронта импульса В (фиг.2г и 3г).

Для осуществления работы в режиме управления от центральной ЭВМ (например, при технологической регулировке при производстве) в активной части первой строки кадрового гасящего импульса центральной ЭВМ передается импульс запроса, который анализируется микроЭВМ 21. При "лог.1" приоритет по управлению за центральной ЭВМ. При "лог.0" работой устройства управляет центральная станция.

Claims (7)

1. УСТРОЙСТВО УПРАВЛЕНИЯ ТЕЛЕВИЗИОННЫМ ПРИЕМНИКОМ, содержащее на центральной станции блок управления, регулирующие входы которого являются первыми и вторыми входами устройства управления телевизионным приемником, а на периферийной станции блок дешифрации, первый и второй стробирующие выходы которого подключены к первым входам первого регистра и блока цифроаналоговых преобразователей, к вторым входам которых подключены информационные выходы регистра сдвига, адресные выходы которого подключены к адресным входам блока дешифрации, второй адресный вход которого, выходы блока цифроаналоговых преобразователей и первого регистра являются соответственно третьим входом, первым и вторым выходами устройства управления телевизионным приемником, отличающееся тем, что, с целью расширения функциональных возможностей путем обеспечения передачи сигналов управления в сигнале SSC при одновременном упрощении устройства управления телевизионным приемником, введены последовательно соединенные генератор сигнала SSC и блок развязки, а на центральной станции блок выделения сигналов синхронизации и блок выделения сигналов управления, к входам которых подключен выход блока управления, к информационному входу и входам синхронизации которого подключены соответственно выходы блока выделения сигналов управления и блока выделения сигналов синхронизации, входы которых подключены к выходу блока развязки и являются четвертым входом и третьим выходом устройства управления телевизионным приемником, на периферийной станции введены последовательно соединенные блок опроса цифровых и аналоговых датчиков, блок выработки ответного сигнала, блок выделения сигналов синхронизации и блок выделения сигналов управления, к второму входу которого подключен выход блока выработки ответного сигнала, последовательно соединенные второй регистр и элементы ИЛИ - НЕ, выход которого подключен к стробирующему входу блока дешифрации, к первому входу элемента ИЛИ НЕ подключен стробирующий вход блока выделения сигналов управления и второй выход блока выделения сигналов синхронизации, третий выход которого подключен к синхронизирующему входу регистра сдвига, к информационному входу которого подключен первый выход блока выделения сигналов управления, второй выход которого подключен к второму входу блока выработки ответного сигнала, к второму выходу которого подключен вход установки в "0" второго регистра, к третьему входу первый выход второго регистра, вторые выходы которого подключены к адресным входам блока опроса цифровых и аналоговых датчиков, к стробирующему входу которого подключен третий стробирующий выход блока дешифрации, четвертый стробирующий выход которого подключен к первому входу второго регистра, к вторым входам которого и информационным входам блока опроса цифровых и аналоговых датчиков подключен информационный выход регистра сдвига, второй и третий входы блока опроса цифровых и аналоговых датчиков и выход блока выработки ответных сигналов являются соответственно пятым, шестым и четвертым входами устройства управления телевизионным приемником.

2. Устройство по п.1, отличающееся тем, что блок выделения сигналов управления центральной станции содержит последовательно соединенные первые источник опорного напряжения и компаратор, вход и выход которого являются входом и выходом блока выделения сигналов управления.

3. Устройство по п.1, отличающееся тем, что блок выделения сигналов синхронизации центральной станции содержит последовательно соединенные первые блок восстановления сигнала SSC и детектор сигнала SSC, выходы которого являются выходами блока выделения сигналов синхронизации, входом которого является вход первого блока восстановления сигнала SSC.

4. Устройство по п.1, отличающееся тем, что блок выделения сигналов синхронизации периферийной станции содержит последовательно соединенные второй блок восстановления сигнала SSC, вход которого является входом блока выделения сигналов синхронизации, второй детектор сигнала SSC и первый элемент И, выход которого и выходы второго детектора сигнала SSC являются соответственно третьим, вторым и первым выходами блока выделения сигналов синхронизации.

5. Устройство по п. 1, отличающееся тем, что блок выделения сигналов управления периферийной станции содержит последовательно соединенные вторые источник опорного напряжения, компаратор, второй и третий входы которого являются вторым и стробирующим входами блока выделения сигналов управления, и триггер, второй вход и выход которого являются первыми входом и выходом блока выделения сигналов управления, вторым выходом которого является второй выход второго компаратора, причем третий вход триггера подключен к потенциалу логического нуля.

6. Устройство по п.1, отличающееся тем, что блок выработки ответного сигнала периферийной станции содержит последовательно соединенные элемент задержки, второй элемент И и ключ, выход которого, вход элемента задержки, первый, второй и третий входы второго элемента И являются соответственно выходом, вторым, первым и третьим входами и вторым выходом блока выработки ответного сигнала.

7. Устройство по п. 1, отличающееся тем, что блок опроса цифровых и аналоговых датчиков периферийной станции содержит последовательно соединенные цифроаналоговый преобразователь, блок компараторов и мультиплексор, первые и вторые входы которого являются адресными входами и пятыми входами блока опроса цифровых и аналоговых датчиков, стробирующим, шестым и информационными входами которого являются первый вход цифроаналогового преобразователя, второй вход блока компараторов и второй вход цифроаналогового преобразователя.

Images