SU1702432A2 - Аналоговое запоминающее устройство - Google Patents

Аналоговое запоминающее устройство Download PDF

Info

Publication number
SU1702432A2
SU1702432A2 SU894713484A SU4713484A SU1702432A2 SU 1702432 A2 SU1702432 A2 SU 1702432A2 SU 894713484 A SU894713484 A SU 894713484A SU 4713484 A SU4713484 A SU 4713484A SU 1702432 A2 SU1702432 A2 SU 1702432A2
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
additional
demodulator
switch
Prior art date
Application number
SU894713484A
Other languages
English (en)
Inventor
Иван Иванович Семенов
Original Assignee
Научно-Производственное Объединение Им.Коминтерна
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Научно-Производственное Объединение Им.Коминтерна filed Critical Научно-Производственное Объединение Им.Коминтерна
Priority to SU894713484A priority Critical patent/SU1702432A2/ru
Application granted granted Critical
Publication of SU1702432A2 publication Critical patent/SU1702432A2/ru

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

Изобретение относитс  к вычислительной технике, а именно к запоминающим устройствам , и может быть использовано в качестве аналоговой пам ти дл  запоминани  и селекции входных сигналов, представл ющих собой аналоговые дискреты. Цель изобретени  - расширение области применени  устройства за счет возможности осуществлени  селекции входных сигналов. Это достигаетс  за счет введени  дополнительного накопительного элемента 16. дополнительных демодул торов 19 и фильтра 20 низкой частоты, элемента И 21 и переключател  22.2 ил.

Description

с
Изобретение относитс  к вычислительной технике, а именно к запоминающим устройствам , и может быть использовано в качестве аналоговой пам ти дл  запоминани  и селекции входных сигналов, представ- л ющих собой аналоговые дискреты, и  вл етс  дополнительным к авт. св. № 1411832.
Цель изобретени  - расширение области применени  устройства за счет возмож- ности осуществлени  селекции входных сигналов.
На фиг.1 изображена функциональна  схема устройства; на фиг.2 - временные диаграммы , по сн ющие его работу.
Устройство содержит ключи 1-3, усилитель 4, накопительный элемент 5, демодул - торк б, модул тор 7, фильтр 8 низкой частоты,генератор 9 сигналов, элементы 10 и 11 задержки, вход щие в состав накопи- тельного элемента 5, вход 12 сигнала записи устройства, вход 13 сигнала выборки устройства, информационный вход 14 устройства , выход 15 устройства, дополнительный накопительный элемент 16 на элементах 17 и 18 задержки, дополнительный демодул тор 19, дополнительный фильтр 20 низкой частоты, элемент И 21 и переключатель 22.
На фиг.2 обозначены временные диаг- раммы: 23 - кодовые группы на информационном входе 14 устройства; 24 - кодовые группы на информационном входе модул тора 7 и на первом информационном входе элемента И 21, 25 - импульсы на выходе генератора 9, 26 - сигналы на выходе усилител  4, 27 - сигналы на входе элемента 10 задержки, 28 - сигнал на выходе третьего элемента 17 задержки, 29 - сигнал на выходе ключа 2 (на втором информационном вхо- де элемента 21), 30 - сигнал на третьем входе элемента И 21, 31 - сигнал на выходе 15 устройства.
Устройство работает следующим образом .
При подаче различных кодовых групп 23 (фиг.2) на информационный вход 14 устройства и при наличии сигнала записи на входе 12 устройства ключ 1 открываетс  и с его выхода кодовые группы 24 одновременно поступают на первый вход элемента 21 и информационный вход модул тора 7, на управл ющий вход которого с генератора 9 поступают импульсы 25, в результате воздействи  которых в модул торе 7 происхо- дит дискретизаци  входных сигналов. С выхода модул тора 7 дискретизированные сигналы 26 поступают на вход усилител  4, который обеспечивает компенсацию потерь сигналов в цеп х устройства. С выхода усилител  4 усиленный сигнал поступает на информационный вход накопительного элемента 5, соответственно на элемент 10 задержки, обеспечивающий задержку сигнала на врем  t2 (поз.27), равное временному интервалу между вторым и третьим импульсами селектируемой входной кодовой группы 23. С выхода элемента 10 задержки сигнал, задержанный на врем  t2, поступает одновременно на информационный вход первого демодул тора б и на вход элемента 17 задержки, на выходе которого формируетс  сигнал 28, задержанный на врем  ti относительно переднего фронта, сформированного элементом 10 задержки первого импульса селектируемой кодовой группы (ц - временный интервал между первым и вторым импульсами селектируемой кодовой группы).
С выхода элемента 17 задержки сигнал, задержанный на врем  ti, поступает на первый вход демодул тора 19. С выхода генератора 9 импульсы 25. задержанные элементом 11 задержки на врем  t2, одновременно поступают на управл ющий вход демодул тора 6 и на вход элемента 18 задержки , с выхода которого сигналы 28, задержанные на врем  ti, поступают на второй вход демодул тора 19, С выхода демодул тора 6 демодулированный дискретный сигнал через первый фильтр 8 низкой частоты поступает на информационные входы второго 2 и третьего 3 ключей. При отсутствии сигнала выборки на входе 13 ключ 3 закрыт, а ключ 2 открыт, следовательно, сигнал 29 с выхода фильтра 8 низкой частоты поступает на второй вход элемента 21. С выхода демодул тора 19 сигнал 30 через фильтр 20 низкой частоты поступает на третий вход элемента 21, на выходе которого при совпадении во времени трех импульсов первой кодовой группы по витс  сигнал 31, который при замыкании переключател  22 в положение I (верхнее положение на фиг.1) поступает на выход 15 устройства.
Как видно из временной диаграммы, втора  кодова  группа с отличным от первой группы временным расположением импульсов (ti Тз; t2 14) имеет совпадение лишь двух импульсов, т.е. в этом случае сигнал на выходе устройства отсутствует.
Режим работы устройства при запоминании происходит при замыкании переключател  22 в положение I (нижнее положение на фиг.1), при этом сигналы поступают на выход 15 непосредственно с выхода ключа 2, мину  элемент 21.

Claims (1)

  1. Формула изобретени 
    Аналоговое запоминающее устройство по авт. св. N 1411832, отличающеес 
    тем, что. с целью расширени  области применени  устройства за счет возможности осуществлени  селекции входных сигналов, в него введены дополнительный накопительный элемент, дополнительные демодул тор и фильтр низкой частоты, элемент И и переключатель, выход которого  вл етс  выходом устройства, первый вход переключател  соединен с выходом элемента иГпер- вый и второй входы которого соединены с выходами первого и второго ключей, третий
    вход элемента И соединен с выходом дополнительного фильтра низкой частоты, вход которого соединен с выходом дополнитель- ного демодул тора, информационные входы демодул тора соединены с выходами дополнительного накопительного элемента, информационные входы которого соединены с выходами основного накопительного элемента, выход второго ключа соединен с вторым входом переключател ,
    ГУг -С ,С
    V1 o V
    / s s s
    рпппппппппппппппппппппппппппппппппппппп у
    infi пП /iflfi пП иПП
    - Ъ
    иПП иПП ипПоДИпП(1 пПП
    пП xrtfl пП пП /infl rtfl
    / / / / S /
    /Л S S S
    23 24
    26
    27
    29
    29
    30
SU894713484A 1989-07-03 1989-07-03 Аналоговое запоминающее устройство SU1702432A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894713484A SU1702432A2 (ru) 1989-07-03 1989-07-03 Аналоговое запоминающее устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894713484A SU1702432A2 (ru) 1989-07-03 1989-07-03 Аналоговое запоминающее устройство

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU141832 Addition

Publications (1)

Publication Number Publication Date
SU1702432A2 true SU1702432A2 (ru) 1991-12-30

Family

ID=21458181

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894713484A SU1702432A2 (ru) 1989-07-03 1989-07-03 Аналоговое запоминающее устройство

Country Status (1)

Country Link
SU (1) SU1702432A2 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР Ne 1411832. кл.С 11 С 27/00, 1986. *

Similar Documents

Publication Publication Date Title
GB1109677A (en) Regenerating arrangement for bipolar signals
SU1702432A2 (ru) Аналоговое запоминающее устройство
US3421093A (en) Detector for pulse code modulated signals with feedback for baseline correction
EP0215515B1 (en) Wave form analyser, especially transient recorder
SU1723662A1 (ru) Способ регистрации измен ющихс сигналов и устройство дл его осуществлени
SU801297A1 (ru) Цифровой частотный детектор
SU1385326A1 (ru) Синхроселектор
SU1626349A1 (ru) Формирователь задержки импульсных сигналов
SU564733A1 (ru) Устройство дл приема сигналов фазовой телеграфии
SU1187197A1 (ru) Устройство дл приема телесигналов
SU815879A1 (ru) Формирователь импульсов
SU949796A1 (ru) Импульсно-фазовый детектор
SU1765840A1 (ru) Устройство дл передачи и приема сигналов дистанционного управлени
SU1176252A1 (ru) Устройство дл определени направлени вращени
SU1277165A2 (ru) Устройство дл сокращени избыточности информации
SU1334150A1 (ru) Устройство дл контрол регистра сдвига
SU1202041A1 (ru) Устройство защиты от дребезга
SU1525930A1 (ru) Устройство дл приема относительного биимпульсного сигнала
SU999112A1 (ru) Запоминающее устройство
SU1339596A1 (ru) Устройство дл выделени экстремумов
SU513468A2 (ru) Устройство фазовой синхронизации
SU429518A1 (ru) Расширитель импульсов
SU951689A1 (ru) Амплитудно-импульсный демодул тор
SU628630A1 (ru) Анализатор рекурентного сигнала фазового пуска
SU1674364A1 (ru) Аналого-цифровой преобразователь