RU2017142876A - LOGICAL TRANSFORMER - Google Patents

LOGICAL TRANSFORMER Download PDF

Info

Publication number
RU2017142876A
RU2017142876A RU2017142876A RU2017142876A RU2017142876A RU 2017142876 A RU2017142876 A RU 2017142876A RU 2017142876 A RU2017142876 A RU 2017142876A RU 2017142876 A RU2017142876 A RU 2017142876A RU 2017142876 A RU2017142876 A RU 2017142876A
Authority
RU
Russia
Prior art keywords
majority
group
input
majority elements
elements
Prior art date
Application number
RU2017142876A
Other languages
Russian (ru)
Other versions
RU2700558C2 (en
RU2017142876A3 (en
Inventor
Дмитрий Васильевич Андреев
Original Assignee
федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" filed Critical федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет"
Priority to RU2017142876A priority Critical patent/RU2700558C2/en
Publication of RU2017142876A publication Critical patent/RU2017142876A/en
Publication of RU2017142876A3 publication Critical patent/RU2017142876A3/ru
Application granted granted Critical
Publication of RU2700558C2 publication Critical patent/RU2700558C2/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/23—Majority or minority circuits, i.e. giving output having the state of the majority or the minority of the inputs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Logic Circuits (AREA)

Claims (1)

Логический преобразователь, предназначенный для реализации простых симметричных булевых функций, содержащий шесть мажоритарных элементов, которые имеют по три входа, отличающийся тем, что в него дополнительно введены 3×n-12(n≥4) аналогичных упомянутым мажоритарных элементов, все мажоритарные элементы сгруппированы в n-2 групп так, что каждая группа содержит три мажоритарных элемента, в каждой группе выходы первого и третьего мажоритарных элементов соединены соответственно с вторым и третьим входами второго мажоритарного элемента, выходы второго и третьего мажоритарных элементов предыдущей группы подключены соответственно к вторым входам первого и третьего мажоритарных элементов последующей группы, а первый вход первого мажоритарного элемента
Figure 00000001
группы, первый вход третьего мажоритарного элемента
Figure 00000002
группы и выход второго мажоритарного элемента (n-2)-й группы соединены соответственно с вторым настроечным входом и выходом логического преобразователя, первый настроечный вход которого подключен к первому входу второго мажоритарного элемента j-й группы.A logic converter designed to implement simple symmetric Boolean functions, containing six majority elements, which have three inputs each, characterized in that 3 × n-12 (n≥4) analogous mentioned majority elements are added to it, all majority elements are grouped into n-2 groups so that each group contains three majority elements, in each group the outputs of the first and third majority elements are connected respectively with the second and third inputs of the second majority element, the outputs The second and third majority elements of the previous group are connected respectively to the second inputs of the first and third majority elements of the next group, and the first input of the first majority element
Figure 00000001
groups, the first input of the third major element
Figure 00000002
groups and the output of the second major element (n-2) -th group are connected respectively to the second tuning input and the output of the logic converter, the first tuning input of which is connected to the first input of the second major element of the j-th group.
RU2017142876A 2017-12-07 2017-12-07 Logic converter RU2700558C2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2017142876A RU2700558C2 (en) 2017-12-07 2017-12-07 Logic converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2017142876A RU2700558C2 (en) 2017-12-07 2017-12-07 Logic converter

Publications (3)

Publication Number Publication Date
RU2017142876A true RU2017142876A (en) 2019-06-10
RU2017142876A3 RU2017142876A3 (en) 2019-07-17
RU2700558C2 RU2700558C2 (en) 2019-09-17

Family

ID=66793016

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2017142876A RU2700558C2 (en) 2017-12-07 2017-12-07 Logic converter

Country Status (1)

Country Link
RU (1) RU2700558C2 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2414874B2 (en) * 1974-03-27 1977-05-05 SYNCHRONOUS SLIDING REGISTER WITH SERIES AND PARALLEL INPUT AND BASIC INPUT
SU1439750A1 (en) * 1987-04-03 1988-11-23 Предприятие П/Я Г-4190 Device for receiving and majority decoding of information
RU2248034C1 (en) * 2003-05-12 2005-03-10 Ульяновский государственный технический университет Logical converter
RU2281545C1 (en) * 2005-05-11 2006-08-10 Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Logical transformer
RU2294007C1 (en) * 2005-11-03 2007-02-20 Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Logical transformer

Also Published As

Publication number Publication date
RU2700558C2 (en) 2019-09-17
RU2017142876A3 (en) 2019-07-17

Similar Documents

Publication Publication Date Title
RU2008119742A (en) LOGIC CONVERTER
EP3154000A3 (en) Neural network unit with plurality of selectable output functions
RU2013134089A (en) LOGIC MODULE
EP3056998A3 (en) Configurable serial and pulse width modulation interface
RU2016108166A (en) LOGIC CONVERTER
RU2016101771A (en) MAJORITY ELEMENT "5 AND MORE OF 9"
RU2017142876A (en) LOGICAL TRANSFORMER
RU2017139157A (en) MAJORITY MODULE
RU2013136438A (en) PULSE SELECTOR
RU2015152646A (en) LOGIC MODULE
RU2008119744A (en) LOGIC MODULE
RU2017139647A (en) LOGICAL TRANSFORMER
RU2017139158A (en) LOGICAL TRANSFORMER
RU2634229C1 (en) Logical converter
RU2014114949A (en) DIGITAL COMPUTER SYNTHESIS OF FREQUENCY-MODULATED SIGNALS
Akbari et al. The proof of a conjecture in Jacobson graph of a commutative ring
RU2013135389A (en) LOGIC CONVERTER
RU2016108168A (en) LOGIC COMPUTER
RU2016101773A (en) MAJOR ELEMENT "7 AND MORE OF 13"
RU2017139649A (en) PULSE SELECTOR
UA130045U (en) LOGICAL PROCESSOR
RU2016148073A (en) METHOD FOR FINDING THE BIGGEST AND LOWEST NUMBERS IN AN ARBITRARY ARRAY OF BINARY SIGNIFICANT NUMBERS AND A DEVICE FOR ITS IMPLEMENTATION
RU2007104420A (en) ANALOG SIGNAL TO DIGITAL CONVERTER
RU2007142221A (en) G-TRIGGER WITH PARASET INPUTS WITH ZERO SPACER
Molavi Vardanjani et al. A study of the secularist thoughts of freedom movements facing with Islamic Revolution's discourse with respect to Bazargan's Perspective

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20191208