RU2014109921A - Устройство, система и способ улучшения выравнивания задаваемым аппаратурой алгоритмом - Google Patents

Устройство, система и способ улучшения выравнивания задаваемым аппаратурой алгоритмом Download PDF

Info

Publication number
RU2014109921A
RU2014109921A RU2014109921/08A RU2014109921A RU2014109921A RU 2014109921 A RU2014109921 A RU 2014109921A RU 2014109921/08 A RU2014109921/08 A RU 2014109921/08A RU 2014109921 A RU2014109921 A RU 2014109921A RU 2014109921 A RU2014109921 A RU 2014109921A
Authority
RU
Russia
Prior art keywords
component
line
coefficients
partner
data
Prior art date
Application number
RU2014109921/08A
Other languages
English (en)
Other versions
RU2580404C2 (ru
Inventor
ШАРМА Дебендра ДАС
НАГА ВЕНКАТА Канака Лакшими Сива Прасад ГАДЕЙ
БХАРАДВАЙ Прахладачар ДЖАЙЯПРАКАШ
Original Assignee
Интел Корпорейшн
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Интел Корпорейшн filed Critical Интел Корпорейшн
Publication of RU2014109921A publication Critical patent/RU2014109921A/ru
Application granted granted Critical
Publication of RU2580404C2 publication Critical patent/RU2580404C2/ru

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/11—Complex mathematical operations for solving equations, e.g. nonlinear equations, general mathematical optimization problems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H04L25/03885—Line equalisers; line build-out devices adaptive
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex
    • H04L5/1438—Negotiation of transmission parameters prior to communication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03777—Arrangements for removing intersymbol interference characterised by the signalling
    • H04L2025/03802—Signalling on the reverse channel
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03777—Arrangements for removing intersymbol interference characterised by the signalling
    • H04L2025/03802—Signalling on the reverse channel
    • H04L2025/03808—Transmission of equaliser coefficients
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Operations Research (AREA)
  • Software Systems (AREA)
  • Databases & Information Systems (AREA)
  • Algebra (AREA)
  • Information Transfer Systems (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Dc Digital Transmission (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

1. Система, содержащая:первый компонент; ипартнерский по линии компонент первого компонента;при этом первый компонент выполнен с возможностью, в ответ на то, что первый компонент и партнерский по линии компонент первого компонента подвергаются выравниванию, передачи первого набора данных партнерскому по линии компоненту;причем первый компонент содержит:по меньшей мере один приемник для приема первого набора выравнивающих данных;память коэффициентов, соединенную с упомянутым по меньшей мере одним приемником, для хранения первого набора выравнивающих данных;логику коэффициентов, соединенную с памятью коэффициентов, для генерирования первого набора коэффициентов на основе первого набора выравнивающих данных; ипри этом первый компонент выполнен с возможностью отправки первого набора коэффициентов партнерскому по линии компоненту.2. Система по п. 1, в которой первый набор коэффициентов включает в себя координаты средней точки на линии максимального повышения.3. Система по п. 1, в которой первый компонент является корневым комплексным компонентом, а партнерский по линии компонент является оконечным устройством.4. Система по п. 1, в которой первый компонент выполнен с возможностью посылать первый набор коэффициентов партнерскому по линии компоненту через интерфейсную линию шины взаимосоединения периферийных компонентов типа экспресс (PCIe).5. Система по п. 1, в которой первый набор выравнивающих данных включает в себя значение полного отклонения и значение низкой частоты.6. Система по п. 1, в которой первый компонент выполнен с возможностью, в ответ на то, что первый компонент и партнерский по линии компонент под�

Claims (23)

1. Система, содержащая:
первый компонент; и
партнерский по линии компонент первого компонента;
при этом первый компонент выполнен с возможностью, в ответ на то, что первый компонент и партнерский по линии компонент первого компонента подвергаются выравниванию, передачи первого набора данных партнерскому по линии компоненту;
причем первый компонент содержит:
по меньшей мере один приемник для приема первого набора выравнивающих данных;
память коэффициентов, соединенную с упомянутым по меньшей мере одним приемником, для хранения первого набора выравнивающих данных;
логику коэффициентов, соединенную с памятью коэффициентов, для генерирования первого набора коэффициентов на основе первого набора выравнивающих данных; и
при этом первый компонент выполнен с возможностью отправки первого набора коэффициентов партнерскому по линии компоненту.
2. Система по п. 1, в которой первый набор коэффициентов включает в себя координаты средней точки на линии максимального повышения.
3. Система по п. 1, в которой первый компонент является корневым комплексным компонентом, а партнерский по линии компонент является оконечным устройством.
4. Система по п. 1, в которой первый компонент выполнен с возможностью посылать первый набор коэффициентов партнерскому по линии компоненту через интерфейсную линию шины взаимосоединения периферийных компонентов типа экспресс (PCIe).
5. Система по п. 1, в которой первый набор выравнивающих данных включает в себя значение полного отклонения и значение низкой частоты.
6. Система по п. 1, в которой первый компонент выполнен с возможностью, в ответ на то, что первый компонент и партнерский по линии компонент подвергаются выравниванию, передачи партнерскому по линии компоненту второго набора данных, причем партнерский по линии компонент выполнен с возможностью применять по меньшей мере часть второго набора данных для установки передатчика партнерского по линии компонента.
7. Система по п. 1, в которой сгенерированный первый набор коэффициентов включает в себя исходный компонент, текущий компонент и завершающий компонент.
8. Способ, содержащий этапы, на которых:
передают первый набор данных первому компоненту от партнерского по линии компонента по меньшей мере по одному каналу линии связи;
при этом первый набор данных включает в себя значение полного отклонения и значение низкой частоты;
причем значение полного отклонения и значение низкой частоты сохраняют по меньшей мере в одном регистре первого компонента;
исполняют команды по вычислению первого набора коэффициентов на основе значения полного отклонения и значения низкой частоты;
вычисляют первый набор коэффициентов на основе значения полного отклонения и значения низкой частоты;
сохраняют вычисленный первый набор коэффициентов по меньшей мере в одном регистре первого компонента; и
применяют вычисленный первый набор коэффициентов для установки передающего компонента партнерского по линии компонента.
9. Способ по п. 8, в котором первый набор данных включает в себя первый набор заданных значений, включающий в себя второй набор коэффициентов для установки передающего компонента в партнерском по линии компоненте, и первый набор заданных подсказок, включающий в себя третий набор коэффициентов для установки приемного компонента в партнерском по линии компоненте.
10. Способ по п. 8, в котором вычисленный первый набор коэффициентов включает в себя исходный коэффициент, и/или текущий коэффициент, и/или завершающий коэффициент.
11. Способ по п. 8, в котором первый набор коэффициентов, примененный к передающему компоненту партнерского по линии компонента, обеспечивает передачу данных от партнерского по линии компонента первому компоненту с частотой ошибочных битов меньше или равной одной ошибке на каждые 1012 битов.
12. Способ по п. 8, в котором вычисленный первый набор коэффициентов применяется к передающему компоненту партнерского по линии компонента во время этапа 3 процедуры обучения и выравнивания линии PCI третьего поколения.
13. Устройство, содержащее:
нисходящий порт, выполненный с возможностью в ответ на прохождение процедуры обучения и выравнивания линии принимать первый упорядоченный набор от восходящего порта;
при этом нисходящий порт включает в себя приемный компонент для приема данных от восходящего порта, а восходящий порт включает себя передающий компонент для передачи данных к нисходящему порту;
восходящий порт и нисходящий порт являются партнерами по линии;
первый упорядоченный набор включает в себя значение полного отклонения и значение низкой частоты, связанные с восходящим портом;
нисходящий порт содержит логику для исполнения команд для вычисления первого набора коэффициентов на основе значения полного отклонения и значения низкой частоты первого упорядоченного набора;
нисходящий порт содержит по меньшей мере один регистр конфигураций для хранения вычисленного первого набора коэффициентов; и
восходящий порт выполнен с возможностью применения вычисленного первого набора коэффициентов к установке передатчика восходящего порта.
14. Устройство по п. 13, в котором восходящий порт дополнительно включает в себя приемник, выполненный с возможностью приема вычисленного первого набора коэффициентов от нисходящего порта.
15. Устройство по п. 13, в котором вычисленный первый набор коэффициентов хранится в единственном регистре конфигураций.
16. Устройство по п. 13, в котором по меньшей мере один регистр конфигураций реализован в виде триггерных запоминающих элементов.
17. Устройство по п. 13, в котором данные в указанном по меньшей мере одном регистре конфигураций предоставлено состояние восходящего порта.
18. Устройство по п. 13, в котором восходящий порт соединен в сенсорным дисплейным устройством.
19. Процедура обучения и выравнивания линии для устройств, соединенных с линией шинного интерфейса, содержащая этапы, на которых:
передают набор заданных значений передатчика и набор подсказок приемника от первого компонента к партнерскому по линии компоненту и от партнерского по линии компонента к первому компоненту;
конфигурируют первый компонент и партнерский по линии компонент так, чтобы сделать линию работоспособной при первой частоте ошибочных битов;
сохраняют значение полного отклонения и значение низкой частоты, связанные с партнерским по линии компонентом, в запоминающем элементе в первом компоненте;
вычисляют первый набор коэффициентов на основе значения полного отклонения и значения низкой частоты, связанных с первым компонентом;
регулируют установку передатчика первого компонента на основе первого набора коэффициентов;
вычисляют второй набор коэффициентов на основе значения полного отклонения и значения низкой частоты, связанных с партнерским по линии компонентом; и
регулируют установку передатчика партнерского по линии компонента на основе второго набора коэффициентов.
20. Процедура обучения и выравнивания линии по п. 19, дополнительно содержащая этап, на котором конфигурируют первый компонент и партнерский по линии компонент так, чтобы сделать линию работоспособной при второй частоте ошибочных битов, которая меньше первой частоты ошибочных битов.
21. Процедура обучения и выравнивания линии по п. 19, дополнительно содержащая этап, на котором применяют набор сдвигов к установке передатчика первого компонента перед регулировкой установки передатчика первого компонента.
22. Процедура обучения и выравнивании линии по п. 19, в которой первая частота ошибочных битов равна одному биту на каждые 104 битов.
23. Процедура обучения и выравнивания линии по п. 19, в которой первый набор коэффициентов вычислен логикой в порте первого компонента.
RU2014109921/08A 2013-03-15 2014-03-14 Устройство, система и способ улучшения коррекции задаваемым аппаратурой алгоритмом RU2580404C2 (ru)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/840,104 2013-03-15
US13/840,104 US9645965B2 (en) 2013-03-15 2013-03-15 Apparatus, system, and method for improving equalization with a hardware driven algorithm

Publications (2)

Publication Number Publication Date
RU2014109921A true RU2014109921A (ru) 2015-09-20
RU2580404C2 RU2580404C2 (ru) 2016-04-10

Family

ID=50389228

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2014109921/08A RU2580404C2 (ru) 2013-03-15 2014-03-14 Устройство, система и способ улучшения коррекции задаваемым аппаратурой алгоритмом

Country Status (6)

Country Link
US (1) US9645965B2 (ru)
EP (1) EP2779517B1 (ru)
JP (1) JP5809726B2 (ru)
KR (2) KR101593029B1 (ru)
CN (1) CN104050136B (ru)
RU (1) RU2580404C2 (ru)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10049076B2 (en) 2015-04-02 2018-08-14 Western Digital Technologies, Inc. Methods and systems for implementing high speed serial interface bus having inhomogeneous lane bundles and encodings
CN112612731B (zh) * 2015-09-26 2024-09-03 英特尔公司 多芯片封装链路错误检测
US20170270062A1 (en) 2016-03-21 2017-09-21 Intel Corporation In-band retimer register access
US10262751B2 (en) * 2016-09-29 2019-04-16 Intel Corporation Multi-dimensional optimization of electrical parameters for memory training
US10367600B2 (en) * 2017-08-09 2019-07-30 Ciena Corporation Forward error correction with contrast coding
US11860812B2 (en) 2017-08-22 2024-01-02 Intel Corporation Serdes link training
US10474607B2 (en) * 2018-05-01 2019-11-12 Intel Corporation Adapt link training based on source capability information
CN109376103B (zh) 2018-06-19 2021-10-19 华为技术有限公司 快速均衡的方法、芯片和通信系统
US11429552B2 (en) 2019-01-09 2022-08-30 Hewlett-Packard Development Company, L.P. Data link changes based on requests
US10547475B1 (en) * 2019-02-22 2020-01-28 Cadence Design Systems, Inc. System and method for measurement and adaptation of pulse response cursors to non zero values
JP2020155916A (ja) 2019-03-20 2020-09-24 キオクシア株式会社 通信装置および方法
US11061849B2 (en) * 2019-10-17 2021-07-13 Dell Products L.P. Adaptive transmitter preset mechanism in PCIe link equalization procedure
US11031939B1 (en) * 2020-03-19 2021-06-08 Mellanox Technologies, Ltd. Phase detector command propagation between lanes in MCM USR serdes
US11288225B2 (en) * 2020-04-14 2022-03-29 Western Digital Technologies, Inc. Adapting transmitter training behavior based upon assumed identity of training partner
JP7162645B2 (ja) * 2020-08-31 2022-10-28 アンリツ株式会社 誤り率測定装置およびパラメータ取得方法
JP7231589B2 (ja) * 2020-09-04 2023-03-01 アンリツ株式会社 誤り率測定装置および誤り率測定方法
US11115251B1 (en) * 2021-01-22 2021-09-07 Litrinium, Inc. PAM4 equalization DSM
KR102559387B1 (ko) * 2021-05-25 2023-07-26 에스케이하이닉스 주식회사 PCIe 인터페이스 장치 및 그 동작 방법
US11960367B2 (en) 2021-05-24 2024-04-16 SK Hynix Inc. Peripheral component interconnect express device and operating method thereof
KR102635457B1 (ko) 2021-05-24 2024-02-13 에스케이하이닉스 주식회사 PCIe 장치 및 이를 포함하는 컴퓨팅 시스템
US11757685B1 (en) 2022-04-26 2023-09-12 Dell Products L.P. System level optimization for training a high-speed data communication interface
US12015508B2 (en) 2022-05-18 2024-06-18 SK Hynix Inc. System and operating method thereof
US20240022458A1 (en) * 2022-07-18 2024-01-18 Cisco Technology, Inc. Transmitter equalization optimization for ethernet chip-to-module (c2m) compliance

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2001102787A (ru) * 1998-07-01 2003-01-20 Квэлкомм Инкорпорейтед (US) Усовершенствованный протокол последовательной шины, предусмотренной между устройствами
US6334163B1 (en) * 1999-03-05 2001-12-25 International Business Machines Corp. Elastic interface apparatus and method therefor
US20050135568A1 (en) 2003-12-23 2005-06-23 Sigang Qiu Efficient and reduced-complexity training algorithms
JP2008146457A (ja) * 2006-12-12 2008-06-26 Fujitsu Ltd シリアル伝送システムおよびポート
JP5151772B2 (ja) * 2008-07-28 2013-02-27 富士通株式会社 信号伝送装置、信号伝送装置制御方法
US8949497B2 (en) 2011-08-24 2015-02-03 Nvidia Corporation Method and apparatus for interleaving bursts of high-speed serial interconnect link training with bus data transactions
US8902964B2 (en) * 2012-09-29 2014-12-02 Intel Corporation Equalization effort-balancing of transmit finite impulse response and receive linear equalizer or receive decision feedback equalizer structures in high-speed serial interconnects
US9886402B2 (en) * 2012-12-20 2018-02-06 Nvidia Corporation Equalization coefficient search algorithm
US20140281067A1 (en) * 2013-03-15 2014-09-18 Debendra Das Sharma Apparatus, system, and method for performing link training and equalization
US9124455B1 (en) * 2014-09-24 2015-09-01 Intel Corporation Link equalization mechanism

Also Published As

Publication number Publication date
KR20150088984A (ko) 2015-08-04
EP2779517A1 (en) 2014-09-17
KR101593029B1 (ko) 2016-02-11
US9645965B2 (en) 2017-05-09
JP5809726B2 (ja) 2015-11-11
EP2779517B1 (en) 2019-02-20
CN104050136A (zh) 2014-09-17
US20140281068A1 (en) 2014-09-18
RU2580404C2 (ru) 2016-04-10
KR20140113592A (ko) 2014-09-24
JP2014183583A (ja) 2014-09-29
CN104050136B (zh) 2018-03-02

Similar Documents

Publication Publication Date Title
RU2014109921A (ru) Устройство, система и способ улучшения выравнивания задаваемым аппаратурой алгоритмом
TWI762462B (zh) 用於設定類比前端ｄｃ增益之系統及方法
KR101649200B1 (ko) 고속 시리얼 상호접속에 있어서 송신 유한 임펄스 응답 및 수신 선형 등화기 혹은 수신 결정 피드백 등화기 구조의 등화 노력 밸런싱
US10270543B2 (en) Signal generating apparatus and signal generating method
US10097203B2 (en) Lane-striped computation of packet CRC to maintain burst error properties
CN106774279B (zh) 基于rtds的换流阀控制保护装置试验系统与方法
MX2019003655A (es) Metodos y dispositivos para la transmision y deteccion de canales de control de enlace descendente en un sistema de comunicacion inalambrico.
CN105227500B (zh) 一种相位偏差的补偿方法及装置
RU2016145148A (ru) Способ, устройство и система обнаружения передачи данных d2d
US10554379B2 (en) Method for obtaining phase detection signal in clock recovery circuit and phase detector
CN104199341A (zh) 电路信号相位自适应系统、装置和方法
US20140192851A1 (en) Adjusting physical layer transmission properties
US9231740B2 (en) Transmitter noise in system budget
WO2014166285A1 (zh) 保证预编码后rb组间信道相位连续性的方法、基站和计算机可读存储介质
JP2016187141A5 (ru)
WO2017193683A1 (zh) 一种信号增强板、信号增强方法以及系统
KR20150082290A (ko) 버스 시스템용 가입자국 및 버스 시스템의 가입자국에서의 메시지 수신 품질을 개선하기 위한 방법
US8665933B2 (en) Data transmitting and receiving method and device for communication and system thereof
US9465689B2 (en) Forward error correction synchronization
NZ604054A (en) Systems and methods for data packet transmission
US20160277220A1 (en) Pattern-based coefficient adaptation operation for decision feedback equalization
TWI477104B (zh) 錯誤校正裝置與錯誤校正方法
CN111294173A (zh) 一种速率匹配方法及装置
US9831979B2 (en) Methods for transmission and reception of a serial signal and corresponding devices
RU147413U1 (ru) Устройство адаптивной коррекции с обратной связью по решению

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20180315