RU2012141606A - Устройство обработки данных и способ переключения рабочей нагрузки между первой и второй компоновкой схем обработки - Google Patents

Устройство обработки данных и способ переключения рабочей нагрузки между первой и второй компоновкой схем обработки Download PDF

Info

Publication number
RU2012141606A
RU2012141606A RU2012141606/08A RU2012141606A RU2012141606A RU 2012141606 A RU2012141606 A RU 2012141606A RU 2012141606/08 A RU2012141606/08 A RU 2012141606/08A RU 2012141606 A RU2012141606 A RU 2012141606A RU 2012141606 A RU2012141606 A RU 2012141606A
Authority
RU
Russia
Prior art keywords
processing
layout
processing circuits
circuits
arrangement
Prior art date
Application number
RU2012141606/08A
Other languages
English (en)
Other versions
RU2520411C2 (ru
Inventor
Питер Ричард ГРИНХОЛ
Ричард Рой ГРАЙЗЕНТУЭЙТ
Original Assignee
Арм Лимитед
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Арм Лимитед filed Critical Арм Лимитед
Publication of RU2012141606A publication Critical patent/RU2012141606A/ru
Application granted granted Critical
Publication of RU2520411C2 publication Critical patent/RU2520411C2/ru

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5083—Techniques for rebalancing the load in a distributed system
    • G06F9/5088—Techniques for rebalancing the load in a distributed system involving task migration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3293—Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5094—Allocation of resources, e.g. of the central processing unit [CPU] where the allocation takes into account power or heat criteria
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Abstract

1. Устройство обработки данных, содержащее:первую компоновку схем обработки для выполнения операций обработки данных,вторую компоновку схем обработки для выполнения операций обработки данных,причем первая компоновка схем обработки является архитектурно совместимой со второй компоновкой схем обработки, так что рабочая нагрузка, выполняемая устройством обработки данных, может выполняться или на первой компоновке схем обработки, или на второй компоновке схем обработки, причем упомянутая рабочая нагрузка содержит по меньшей мере одно приложение и по меньшей мере одну операционную систему для выполнения упомянутого по меньшей мере одного приложения,причем первая компоновка схем обработки отличается от второй компоновки схем обработки с точки зрения микроархитектуры, так что производительность первой компоновки схем обработки отличается от производительности второй компоновки схем обработки,причем первая и вторая компоновка схем обработки сконфигурированы так, что рабочая нагрузка выполняется одной из первой компоновки схем обработки и второй компоновки схем обработки в любой момент времени,контроллер переключения, реагирующий на управляющее воздействие для переноса, для выполнения операции передачи обслуживания для переноса выполнения рабочей нагрузки из исходной компоновки схем обработки на целевую компоновку схем обработки, причем исходной компоновкой схем обработки является одна из первой компоновки схем обработки и второй компоновки схем обработки, а целевой компоновкой схем обработки является другая из первой компоновки схем обработки и второй компоновки схем обработки,причем контр�

Claims (20)

1. Устройство обработки данных, содержащее:
первую компоновку схем обработки для выполнения операций обработки данных,
вторую компоновку схем обработки для выполнения операций обработки данных,
причем первая компоновка схем обработки является архитектурно совместимой со второй компоновкой схем обработки, так что рабочая нагрузка, выполняемая устройством обработки данных, может выполняться или на первой компоновке схем обработки, или на второй компоновке схем обработки, причем упомянутая рабочая нагрузка содержит по меньшей мере одно приложение и по меньшей мере одну операционную систему для выполнения упомянутого по меньшей мере одного приложения,
причем первая компоновка схем обработки отличается от второй компоновки схем обработки с точки зрения микроархитектуры, так что производительность первой компоновки схем обработки отличается от производительности второй компоновки схем обработки,
причем первая и вторая компоновка схем обработки сконфигурированы так, что рабочая нагрузка выполняется одной из первой компоновки схем обработки и второй компоновки схем обработки в любой момент времени,
контроллер переключения, реагирующий на управляющее воздействие для переноса, для выполнения операции передачи обслуживания для переноса выполнения рабочей нагрузки из исходной компоновки схем обработки на целевую компоновку схем обработки, причем исходной компоновкой схем обработки является одна из первой компоновки схем обработки и второй компоновки схем обработки, а целевой компоновкой схем обработки является другая из первой компоновки схем обработки и второй компоновки схем обработки,
причем контроллер переключения выполнен с возможностью, во время операции передачи обслуживания:
(i) обеспечивать предоставление исходной компоновкой схем обработки своего текущего состояния архитектуры целевой компоновке схем обработки, причем текущим состоянием архитектуры является то состояние, которое не доступно из совместно используемой памяти, разделяемой между первой и второй компоновкой схем обработки, в момент инициирования операции передачи обслуживания, и которое является необходимым целевой компоновке схем обработки, чтобы успешно принять на себя выполнение рабочей нагрузки от исходной компоновки схем обработки, и
(ii) маскировать заранее определенную конкретную для процессора информацию о конфигурации от упомянутой по меньшей мере одной операционной системы, так что перенос рабочей нагрузки является прозрачным для упомянутой по меньшей мере одной операционной системы.
2. Устройство обработки данных по п.1, дополнительно содержащее:
компоновку схем управления питанием для независимого управления питанием, подаваемым на первую компоновку схем обработки и вторую компоновку схем обработки,
причем до осуществления управляющего воздействия для переноса целевая компоновка схем обработки находится в режиме экономии энергии, а во время операции передачи обслуживания компоновка схем управления питанием вызывает выход целевой компоновки схем обработки из режима экономии энергии до того, как целевая компоновка для обработки примет на себя выполнение рабочей нагрузки.
3. Устройство обработки данных по п.2, в котором после операции передачи обслуживания, компоновка схем управления питанием вызывает переход исходной компоновки схем обработки в режим экономии энергии.
4. Устройство обработки данных по любому предыдущему пункту, в котором во время операции переноса, контроллер переключения вызывает применение исходной компоновкой схем обработки ускоренного механизма для предоставления своего текущего состояния архитектуры целевой компоновке схем обработки без обращения целевой компоновки схем обработки к совместно используемой памяти для получения текущего состояния архитектуры.
5. Устройство обработки данных по п.4, в котором:
по меньшей мере, упомянутая исходная компоновка схем имеет ассоциированный кэш,
устройство обработки данных также содержит компоновку схем управления просмотром, и
ускоренный механизм содержит перенос текущего состояния архитектуры в целевую компоновку схем обработки с использованием ассоциированного кэша упомянутой исходной компоновки схем и упомянутой компоновки схем управления просмотром.
6. Устройство обработки данных по п.5, в котором ускоренный механизм является механизмом сохранения и восстановления, который вызывает сохранение исходной компоновкой схем обработки своего текущего состояния архитектуры в ассоциированном с ней кэше, и вызывает выполнение целевой компоновкой схем обработки операции восстановления, посредством которой компоновка схем управления просмотром извлекает текущее состояние архитектуры из ассоциированного кэша исходной компоновки схем обработки и обеспечивает это извлеченное текущее состояние архитектуры в целевую компоновку схем обработки.
7. Устройство обработки данных по п.5, в котором целевая компоновка схем обработки имеет ассоциированный кэш, в котором переносимое состояние архитектуры, полученное компоновкой схем управления просмотром, сохраняется для обращения к нему со стороны целевой компоновки схем обработки.
8. Устройство обработки данных по п.4, в котором ускоренный механизм содержит выделенную шину между исходной компоновкой схем обработки и целевой компоновкой схем обработки, по которой исходная компоновка схем обработки обеспечивает свое текущее состояние архитектуры в целевую компоновку схем обработки.
9. Устройство обработки данных по одному из пп. 1, 2, 3, в котором контроллер переключения содержит, по меньшей мере, программное обеспечение виртуализации, логически отделяющее упомянутую по меньшей мере одну операционную систему от первой компоновки схем обработки и второй компоновки схем обработки.
10. Устройство обработки данных по одному из пп. 1, 2, 3, в котором тайминг управляющего воздействия для переноса выбирается так, чтобы повысить эффективность использования энергии устройства обработки данных.
11. Устройство обработки данных по одному из пп. 1, 2, 3, в котором упомянутое состояние архитектуры содержит, по меньшей мере, текущее значение одного или нескольких специальных регистров исходной компоновки схем обработки, в том числе значение счетчика команд.
12. Устройство обработки данных по п.11, в котором упомянутое состояние архитектуры дополнительно содержит текущие значения, хранящиеся в архитектурном регистровом файле исходной компоновки схем обработки.
13. Устройство обработки данных по одному из пп. 1, 2, 3, в котором по меньшей мере одна из первой компоновки схем обработки и второй компоновки схем обработки содержит один блок обработки.
14. Устройство обработки данных по одному из пп. 1, 2, 3, в котором по меньшей мере одна из первой компоновки схем обработки и второй компоновки схем обработки содержит группу блоков обработки с идентичной микроархитектурой.
15. Устройство обработки данных по п. 2, в котором упомянутый режим экономии энергии является одним из:
режима с отключенным питанием,
режима частичного/полного сохранения данных,
спящего режима, или
режима ожидания.
16. Устройство обработки данных по одному из пп. 1, 2, 3, 15, в котором первая компоновка схем обработки и вторая компоновка схем обработки отличается с точки зрения микроархитектуры наличием по меньшей мере одного из:
разных длин исполнительного конвейера, или
разных исполнительных ресурсов.
17. Устройство обработки данных по одному из пп. 1, 2, 3, 15, в котором исходная компоновка схем обработки имеет более высокую производительность, чем целевая компоновка схем обработки, и устройство обработки данных дополнительно содержит:
компоновку схем текущего контроля нагрева для текущего контроля теплоотдачи исходной компоновки схем обработки и для запуска упомянутого управляющего воздействия для переноса, когда упомянутая теплоотдача достигнет заранее определенного уровня.
18. Устройство обработки данных по одному из пп. 1, 2, 3, 15, в котором первая компоновка схем обработки и вторая компоновки схем обработки находятся на одной интегральной схеме.
19. Устройство обработки данных, содержащее:
первое средство обработки для выполнения операций обработки данных,
второе средство обработки для выполнения операций обработки данных,
причем первое средство обработки является архитектурно совместимым со вторым средством обработки, так что рабочая нагрузка, выполняемая устройством обработки данных, может выполняться или на первом средстве обработки, или на втором средстве обработки, причем упомянутая рабочая нагрузка содержит по меньшей мере одно приложение и по меньшей мере одну операционную систему для выполнения упомянутого по меньшей мере одного приложения,
причем первое средство обработки отличается от второго средства обработки с точки зрения микроархитектуры, так что производительность первого средства обработки отличается от производительности второго средства обработки,
причем первое и второе средство обработки сконфигурированы так, что рабочая нагрузка выполняется одним из первого средства обработки и второго средства обработки в любой момент времени,
средство управления переносом, реагирующее на управляющее воздействие для переноса, для выполнения операции передачи обслуживания для переноса выполнения рабочей нагрузки из исходного средства обработки на целевое средство обработки, причем исходным средством обработки является одно из первого средства обработки и второго средства обработки, а целевым средством обработки является другое из первого средства обработки и второго средства обработки,
причем средство управления переносом выполнено с возможностью, во время операции передачи обслуживания:
(i) обеспечивать предоставление исходным средством обработки своего текущего состояния архитектуры целевому средству обработки, причем текущим состоянием архитектуры является то состояние, которое не доступно из совместно используемого средства памяти, разделяемого между первым и вторым средством обработки, в момент инициирования операции передачи обслуживания, и которое является необходимым целевому средству обработки, чтобы успешно принять на себя выполнение рабочей нагрузки от исходного средства обработки, и
(ii) маскировать заранее определенную конкретную для процессора информацию о конфигурации от упомянутой по меньшей мере одной операционной системы, так что перенос рабочей нагрузки является прозрачным для упомянутой по меньшей мере одной операционной системы.
20. Способ функционирования устройства обработки данных, содержащего первую компоновку схем обработки для выполнения операций обработки данных и вторую компоновку схем обработки для выполнения операций обработки данных, причем первая компоновка схем обработки является архитектурно совместимой со второй компоновкой схем обработки, так что рабочая нагрузка, выполняемая устройством обработки данных, может выполняться или на первой компоновке схем обработки, или на второй компоновке схем обработки, причем упомянутая рабочая нагрузка содержит по меньшей мере одно приложение и по меньшей мере одну операционную систему для выполнения упомянутого по меньшей мере одного приложения, и причем первая компоновка схем обработки отличается от второй компоновки схем обработки с точки зрения микроархитектуры, так что производительность первой компоновки схем обработки отличается от производительности второй компоновки схем обработки, причем способ содержит этапы, на которых:
выполняют, в любой момент времени, рабочую нагрузку на одной из первой компоновки схем обработки и второй компоновки схем обработки,
выполняют, в ответ на управляющее воздействие для переноса, операцию передачи обслуживания для переноса выполнения рабочей нагрузки из исходной компоновки схем обработки на целевую компоновку схем обработки, причем исходной компоновкой схем обработки является одна из первой компоновки схем обработки и второй компоновки схем обработки, а целевой компоновкой схем обработки является другая из первой компоновки схем обработки и второй компоновки схем обработки,
во время операции передачи обслуживания:
(i) обеспечивают предоставление исходной компоновкой схем обработки своего текущего состояния архитектуры целевой компоновке схем обработки, причем текущим состоянием архитектуры является то состояние, которое не доступно из совместно используемой памяти, разделяемой между первой и второй компоновкой схем обработки, в момент инициирования операции передачи обслуживания, и которое является необходимым целевой компоновке схем обработки, чтобы успешно принять на себя выполнение рабочей нагрузки от исходной компоновки схем обработки, и
(ii) маскируют заранее определенную конкретную для процессора информацию о конфигурации процессора от упомянутой по меньшей мере одной операционной системы, так что передача рабочей нагрузки является прозрачной для упомянутой по меньшей мере одной операционной системы.
RU2012141606/08A 2010-03-01 2011-02-17 Устройство обработки данных и способ переключения рабочей нагрузки между первой и второй компоновкой схем обработки RU2520411C2 (ru)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/659,234 US8418187B2 (en) 2010-03-01 2010-03-01 Virtualization software migrating workload between processing circuitries while making architectural states available transparent to operating system
US12/659,234 2010-03-01
PCT/GB2011/050317 WO2011107776A1 (en) 2010-03-01 2011-02-17 A data processing apparatus and method for switching a workload between first and second processing circuitry

Publications (2)

Publication Number Publication Date
RU2012141606A true RU2012141606A (ru) 2014-04-10
RU2520411C2 RU2520411C2 (ru) 2014-06-27

Family

ID=44202159

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2012141606/08A RU2520411C2 (ru) 2010-03-01 2011-02-17 Устройство обработки данных и способ переключения рабочей нагрузки между первой и второй компоновкой схем обработки

Country Status (10)

Country Link
US (1) US8418187B2 (ru)
JP (1) JP5823987B2 (ru)
KR (1) KR101802140B1 (ru)
CN (1) CN102782671B (ru)
BR (1) BR112012021102B1 (ru)
DE (1) DE112011100744T5 (ru)
GB (1) GB2490823B (ru)
IL (1) IL221270A (ru)
RU (1) RU2520411C2 (ru)
WO (1) WO2011107776A1 (ru)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8533505B2 (en) 2010-03-01 2013-09-10 Arm Limited Data processing apparatus and method for transferring workload between source and destination processing circuitry
TWI480738B (zh) * 2010-07-01 2015-04-11 Neodana Inc 藉由最佳化叢集特定組態之使用的處理種類來分割叢集間之處理
US8782645B2 (en) * 2011-05-11 2014-07-15 Advanced Micro Devices, Inc. Automatic load balancing for heterogeneous cores
US8683468B2 (en) * 2011-05-16 2014-03-25 Advanced Micro Devices, Inc. Automatic kernel migration for heterogeneous cores
US20130007376A1 (en) * 2011-07-01 2013-01-03 Sailesh Kottapalli Opportunistic snoop broadcast (osb) in directory enabled home snoopy systems
GB2536824B (en) * 2011-09-06 2017-06-14 Intel Corp Power efficient processor architecture
CN106155265B (zh) 2011-09-06 2020-03-31 英特尔公司 有功率效率的处理器体系结构
US9727388B2 (en) 2011-12-29 2017-08-08 Intel Corporation Migrating threads between asymmetric cores in a multiple core processor
KR101975288B1 (ko) * 2012-06-15 2019-05-07 삼성전자 주식회사 멀티 클러스터 프로세싱 시스템 및 그 구동 방법
US9195285B2 (en) * 2012-12-27 2015-11-24 Intel Corporation Techniques for platform duty cycling
US10162687B2 (en) * 2012-12-28 2018-12-25 Intel Corporation Selective migration of workloads between heterogeneous compute elements based on evaluation of migration performance benefit and available energy and thermal budgets
US9569223B2 (en) * 2013-02-13 2017-02-14 Red Hat Israel, Ltd. Mixed shared/non-shared memory transport for virtual machines
US20140269611A1 (en) * 2013-03-14 2014-09-18 T-Mobile Usa, Inc. Communication Handovers from Networks Using Unlicensed Spectrum to Circuit-Switched Networks
JP6244771B2 (ja) * 2013-09-24 2017-12-13 日本電気株式会社 情報処理システム、処理装置、分散処理方法、及び、プログラム
US20150095614A1 (en) * 2013-09-27 2015-04-02 Bret L. Toll Apparatus and method for efficient migration of architectural state between processor cores
KR20150050135A (ko) * 2013-10-31 2015-05-08 삼성전자주식회사 복수의 이종 코어들을 포함하는 전자 시스템 및 이의 동작 방법
US9665372B2 (en) * 2014-05-12 2017-05-30 International Business Machines Corporation Parallel slice processor with dynamic instruction stream mapping
US20150355946A1 (en) * 2014-06-10 2015-12-10 Dan-Chyi Kang “Systems of System” and method for Virtualization and Cloud Computing System
US9870226B2 (en) * 2014-07-03 2018-01-16 The Regents Of The University Of Michigan Control of switching between executed mechanisms
US9720696B2 (en) 2014-09-30 2017-08-01 International Business Machines Corporation Independent mapping of threads
US9582052B2 (en) 2014-10-30 2017-02-28 Qualcomm Incorporated Thermal mitigation of multi-core processor
US9958932B2 (en) 2014-11-20 2018-05-01 Apple Inc. Processor including multiple dissimilar processor cores that implement different portions of instruction set architecture
US9898071B2 (en) * 2014-11-20 2018-02-20 Apple Inc. Processor including multiple dissimilar processor cores
US9977678B2 (en) 2015-01-12 2018-05-22 International Business Machines Corporation Reconfigurable parallel execution and load-store slice processor
US10133576B2 (en) 2015-01-13 2018-11-20 International Business Machines Corporation Parallel slice processor having a recirculating load-store queue for fast deallocation of issue queue entries
JP6478762B2 (ja) 2015-03-30 2019-03-06 ルネサスエレクトロニクス株式会社 半導体装置及びその制御方法
US10628214B2 (en) 2015-06-01 2020-04-21 Samsung Electronics Co., Ltd. Method for scheduling entity in multicore processor system
US9928115B2 (en) 2015-09-03 2018-03-27 Apple Inc. Hardware migration between dissimilar cores
US10775859B2 (en) * 2016-09-23 2020-09-15 Hewlett Packard Enterprise Development Lp Assignment of core identifier
JP2018101256A (ja) * 2016-12-20 2018-06-28 ルネサスエレクトロニクス株式会社 データ処理システム及びデータ処理方法
US10579575B2 (en) * 2017-02-24 2020-03-03 Dell Products L.P. Systems and methods of management console user interface pluggability
US10628223B2 (en) * 2017-08-22 2020-04-21 Amrita Vishwa Vidyapeetham Optimized allocation of tasks in heterogeneous computing systems
US10491524B2 (en) 2017-11-07 2019-11-26 Advanced Micro Devices, Inc. Load balancing scheme
US11188379B2 (en) 2018-09-21 2021-11-30 International Business Machines Corporation Thermal capacity optimization for maximized single core performance
TWI705377B (zh) * 2019-02-01 2020-09-21 緯創資通股份有限公司 硬體加速方法及硬體加速系統
CN110413098B (zh) * 2019-07-31 2021-11-16 联想(北京)有限公司 一种控制方法及装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3309A (en) * 1843-10-18 Weaver s loom for working any number of heddles
US288748A (en) * 1883-11-20 John watson
JPH09138716A (ja) * 1995-11-14 1997-05-27 Toshiba Corp 電子計算機
GB2318194B (en) * 1996-10-08 2000-12-27 Advanced Risc Mach Ltd Asynchronous data processing apparatus
JP3459056B2 (ja) * 1996-11-08 2003-10-20 株式会社日立製作所 データ転送システム
JP3864509B2 (ja) * 1997-08-19 2007-01-10 株式会社日立製作所 マルチプロセッサシステム
JPH11203254A (ja) * 1998-01-14 1999-07-30 Nec Corp 共有プロセス制御装置及びプログラムを記録した機械読み取り可能な記録媒体
US6501999B1 (en) * 1999-12-22 2002-12-31 Intel Corporation Multi-processor mobile computer system having one processor integrated with a chipset
US6631474B1 (en) * 1999-12-31 2003-10-07 Intel Corporation System to coordinate switching between first and second processors and to coordinate cache coherency between first and second processors during switching
JP2002215597A (ja) * 2001-01-15 2002-08-02 Mitsubishi Electric Corp マルチプロセッサ装置
US7100060B2 (en) 2002-06-26 2006-08-29 Intel Corporation Techniques for utilization of asymmetric secondary processing resources
US20040225840A1 (en) 2003-05-09 2004-11-11 O'connor Dennis M. Apparatus and method to provide multithreaded computer processing
US20050132239A1 (en) * 2003-12-16 2005-06-16 Athas William C. Almost-symmetric multiprocessor that supports high-performance and energy-efficient execution
US20060064606A1 (en) * 2004-09-21 2006-03-23 International Business Machines Corporation A method and apparatus for controlling power consumption in an integrated circuit
US7437581B2 (en) * 2004-09-28 2008-10-14 Intel Corporation Method and apparatus for varying energy per instruction according to the amount of available parallelism
JP4982971B2 (ja) * 2004-09-29 2012-07-25 ソニー株式会社 情報処理装置、プロセス制御方法、並びにコンピュータ・プログラム
US7275124B2 (en) * 2005-02-24 2007-09-25 International Business Machines Corporation Method and system for controlling forwarding or terminating of a request at a bus interface based on buffer availability
US7461275B2 (en) * 2005-09-30 2008-12-02 Intel Corporation Dynamic core swapping
US20080263324A1 (en) 2006-08-10 2008-10-23 Sehat Sutardja Dynamic core switching
US7624253B2 (en) 2006-10-25 2009-11-24 Arm Limited Determining register availability for register renaming
US7590826B2 (en) 2006-11-06 2009-09-15 Arm Limited Speculative data value usage
US7996663B2 (en) * 2007-12-27 2011-08-09 Intel Corporation Saving and restoring architectural state for processor cores
US20110213947A1 (en) * 2008-06-11 2011-09-01 John George Mathieson System and Method for Power Optimization
JP4951034B2 (ja) * 2009-06-25 2012-06-13 株式会社日立製作所 計算機システムとその稼働情報管理方法
US9367462B2 (en) * 2009-12-29 2016-06-14 Empire Technology Development Llc Shared memories for energy efficient multi-core processors

Also Published As

Publication number Publication date
GB2490823A (en) 2012-11-14
RU2520411C2 (ru) 2014-06-27
WO2011107776A1 (en) 2011-09-09
JP5823987B2 (ja) 2015-11-25
DE112011100744T5 (de) 2013-06-27
CN102782671A (zh) 2012-11-14
CN102782671B (zh) 2015-04-22
KR101802140B1 (ko) 2017-12-28
KR20130044211A (ko) 2013-05-02
IL221270A0 (en) 2012-10-31
BR112012021102A2 (pt) 2017-07-11
IL221270A (en) 2016-07-31
GB2490823B (en) 2017-04-12
US20110213934A1 (en) 2011-09-01
US8418187B2 (en) 2013-04-09
BR112012021102B1 (pt) 2020-11-24
JP2013521557A (ja) 2013-06-10
GB201214368D0 (en) 2012-09-26

Similar Documents

Publication Publication Date Title
RU2012141606A (ru) Устройство обработки данных и способ переключения рабочей нагрузки между первой и второй компоновкой схем обработки
Orgerie et al. Demystifying energy consumption in grids and clouds
CN104102506B (zh) 一种基于ARM平台的Android启动加速方法
TWI450104B (zh) 用於最大預測的效能增益之異質多處理器運算平台中之應用程式排程
US9720730B2 (en) Providing an asymmetric multicore processor system transparently to an operating system
US20060085794A1 (en) Information processing system, information processing method, and program
CN102135910B (zh) 切换操作系统的方法及使用此方法的电子装置
RU2012141563A (ru) Устройство обработки данных и способ переноса рабочей нагрузки между исходной и целевой компоновкой схем обработки
JP2013521557A5 (ru)
CN106489108A (zh) 控制系统存储器的温度
RU2010139638A (ru) Энергосберегающее планирование потоков и динамическое использование процессоров
CN102495756A (zh) 操作系统在不同的中央处理器之间切换的方法及系统
CN101937344B (zh) 一种计算机快速启动的装置及方法
CN107077175A (zh) 提供针对多芯片封装的热参数报告的装置和方法
EP2972826B1 (en) Multi-core binary translation task processing
TW201337534A (zh) 在多核心平台中之受限制的啟動技術
JP2012256306A (ja) 環境に配慮した演算処理異種計算機システム
WO2013101038A1 (en) Heterogeneous memory die stacking for energy efficient computing
US9152473B2 (en) Table driven multiple passive trip platform passive thermal management
CN102567178B (zh) 一种电子设备及其剩余电量通知方法以及启动方法
JP2004030222A5 (ru)
EP2818974B1 (en) Protected power management mode in a processor
CN101727160B (zh) 协处理器系统工作模式的切换方法和装置及处理器系统
CN103150288B (zh) 一种快速开机的soc芯片及其实现方法
US9229760B2 (en) Virtual memory management to reduce power consumption in the memory