CN106489108A - 控制系统存储器的温度 - Google Patents

控制系统存储器的温度 Download PDF

Info

Publication number
CN106489108A
CN106489108A CN201580038580.6A CN201580038580A CN106489108A CN 106489108 A CN106489108 A CN 106489108A CN 201580038580 A CN201580038580 A CN 201580038580A CN 106489108 A CN106489108 A CN 106489108A
Authority
CN
China
Prior art keywords
processor
memory
equipment
core
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580038580.6A
Other languages
English (en)
Other versions
CN106489108B (zh
Inventor
T.兰加拉彦
V.P.里斯布
T.亚斯明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN106489108A publication Critical patent/CN106489108A/zh
Application granted granted Critical
Publication of CN106489108B publication Critical patent/CN106489108B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05D—SYSTEMS FOR CONTROLLING OR REGULATING NON-ELECTRIC VARIABLES
    • G05D23/00—Control of temperature
    • G05D23/19—Control of temperature characterised by the use of electric means
    • G05D23/1902—Control of temperature characterised by the use of electric means characterised by the use of a variable reference value
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2089—Redundant storage control functionality
    • G06F11/2092—Techniques of failing over between control units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2094—Redundant storage or storage space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/20—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits using counters or linear-feedback shift registers [LFSR]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/81—Threshold
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0407—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals on power on
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

在实施例中，一种处理器包括执行指令的至少一个核以及耦合到至少一个核的存储器控制器。继而，所述存储器控制器包括备用逻辑以响应于第一存储器设备的温度超过热阈值而引起存储在耦合到处理器的第一存储器设备上的数据到耦合到处理器的第二存储器设备的动态转移。可以描述并要求保护其他实施例。

Description

控制系统存储器的温度
技术领域
实施例涉及存储器的热管理。
背景技术
在现代数据中心和云环境中，已经做出大量努力来维护服务质量（QoS）和消除系统停机时间。归功于绿色计算倡议和必要性，在近些年中许多数据中心和云计算提供商选择通过增加操作环境空气温度超过推荐的设置点来以较高环境温度操作其设施。虽然该哲理带来冷却成本和环境影响方面的降低，但可能存在负面效应，包括系统及其组件上的净热应力以及正常操作范围外的意外温度漂移，其可以不利地影响操作、设备寿命和性能。
附图说明
图1是根据本发明的实施例的系统的一部分的框图。
图2是根据本发明的实施例的处理器的框图。
图3是根据本发明的另一个实施例的多域处理器的框图。
图4是图示包括多个核的处理器的实施例。
图5是根据本发明的一个实施例的处理器核的微架构的框图。
图6是根据另一个实施例的处理器核的微架构的框图。
图7是根据又另一个实施例的处理器核的微架构的框图。
图8是根据再一个实施例的处理器核的微架构的框图。
图9是根据本发明的另一个实施例的处理器的框图。
图10是根据本发明的实施例的代表性SoC的框图。
图11是根据本发明的实施例的另一个示例SoC的框图。
图12是实施例可以与其一起使用的示例系统的框图。
图13是实施例可以与其一起使用的另一个示例系统的框图。
图14是代表性计算机系统的框图。
图15是根据本发明的实施例的系统的框图。
图16A是根据本发明的实施例的系统的一部分的框图。
图16B是图示使用本发明的实施例的操作的定时图。
图17是根据本发明的实施例的方法的流程图。
图18是根据本发明的实施例的配置储存器的框图。
图19是根据本发明的实施例的用于执行动态存储器跳转的方法的流程图。
具体实施方式
在各种实施例中，可以在温度漂移期间执行存储器设备的动态热管理。这样的热管理技术通过在热影响的主设备（例如，双列直插存储器模块（DIMM）或通道）和备用设备（例如，DIMM或通道）之间动态移动数据（本文中也称为动态跳转）而实现存储器设备的热节流的推迟，直到把热漂移控制起来为止。该控制可以由于自然手段（例如，工作负载的热阶段结束，或者异常热事件结束）或者因为通过跳转操作所实现的平衡而发生。使用本发明的实施例，与规则热节流相关联的性能惩罚可以被延迟或避免。
根据实施例的动态存储器跳转可以因而延迟或避免存储器设备的热节流。这样的热节流在可编程阈值或超过可编程阈值而激活以通过使活动/性能节流来控制设备温度。然而，热节流影响性能，并且相当于停机时间，就考虑服务保证而言。因此，如果存储器设备被节流，则整个服务受影响，由于服务可能必须临时挂起，直到服务的受影响的部分（例如，一个或多个虚拟机）迁移到新服务器为止。或者，在最坏情况下，可能迫使服务在被影响的存储器上运行，直到高性能条件减轻为止。两个事件构成停机时间，并且实施例可以用于避免或延迟这样的热节流。
实施例因而使用备用存储器设备来使数据在两个或更多存储器设备之间跳转以解决超温情况。尽管本发明的范围在这方面不被限制，但实施例可以部分地通过集成存储器控制器（IMC）中的逻辑来实现，所述集成存储器控制器诸如可以被合并在片上系统（SoC）或其他处理器内。
尽管参考特定集成电路中（诸如计算平台或处理器中）的能量节省和能量效率来描述以下实施例，但其他实施例可应用于其他类型的集成电路和逻辑设备。本文描述的实施例的类似技术和教导可以应用于其他类型的电路或半导体设备，其还可受益于更好的能量效率和能量节省。例如，所公开的实施例不限于任何特定类型的计算机系统。也就是说，所公开的实施例可以用于许多不同的系统类型，范围从服务器计算机（例如，塔、机架、刀片、微服务器等等）、通信系统、存储系统、任何配置的台式计算机、膝上型计算机、笔记本和平板计算机（包括2：1平板电脑、平板手机等等），并且还可以在诸如手持设备、片上系统（SoC）和嵌入式应用之类的其他设备中使用。手持设备的一些示例包括诸如智能电话之类的蜂窝电话、互联网协议设备、数字摄像机、个人数字助理（PDA）和手持PC。嵌入式应用典型地可以包括微控制器、数字信号处理器（DSP）、网络计算机（NetPC）、机顶盒、网络集线器、广域网（WAN）交换机、可穿戴设备或可以执行以下教导的功能和操作的任何其他系统。更是这样，实施例可以在具有标准语音功能的移动终端（诸如移动电话、智能电话和平板手机）中和/或在没有标准无线语音功能通信能力的非移动终端（诸如，许多可穿戴装置、平板电脑、笔记本、台式机、微服务器、服务器等等）中实现。此外，本文描述的装置、方法和系统不限于物理计算设备，但还可以与用于能量节省和效率的软件优化相关。如在以下描述中将容易地明显的，本文描述的方法、装置和系统的实施例（无论是否参考硬件、固件、软件或其组合）是对“绿色技术”未来至关重要的，诸如对涵盖大部分美国经济的产品中的功率节省和能量效率而言。
现在参考图1，其示出了根据本发明的实施例的系统的一部分的框图。如图1中所示，系统100可以包括各种组件，所述组件包括如示出为多核处理器的处理器110。处理器110可以经由外部电压调节器160耦合到电源供应150，所述外部电压调节器160可以执行第一电压变换以向处理器110提供主调节电压。
如所见，处理器110可以是包括多个核120a-120n的单管芯处理器。此外，每个核可以与集成电压调节器（IVR）125a-125n相关联，所述集成电压调节器125a-125n接收主调节电压并且生成要被提供到与IVR相关联的处理器的一个或多个代理的操作电压。因此，IVR实现方式可以被提供以允许电压以及从而每个单独的核的功率和性能的精细粒度控制。同样，每个核可以以独立的电压和频率操作，这使得能够实现大灵活性并且提供用于平衡功率消耗与性能的广泛机会。在一些实施例中，多个IVR的使用使得能够将组件分组成单独的功率平面，以使得功率被IVR调节并供应到分组中的仅那些组件。在功率管理期间，一个IVR的给定功率平面可以被降低动力消耗或断电，当处理器被置于某个低功率状态时，而另一个IVR的另一个功率平面保持活动，或完全供电。
又参考图1，可以在处理器内存在附加组件，所述附加组件包括输入/输出接口132、另一个接口134和集成存储器控制器（IMC）136。如所见，这些组件中的每一个可以由另一个集成电压调节器125x供电。
在所示的实施例中，IMC 136耦合到存储器140，所述存储器140可以是系统存储器，例如实现为动态随机存取存储器（DRAM）。存储器140可以包括多个设备或通道，并且在一些情况下，设备可以被划分成主通道和辅通道，其中主通道用于活动存储，并且辅通道被保存备用以在需要时（例如由于故障、错误、热条件等）置于服务。在各种实施例中IMC 136可以包括逻辑，以执行存储在主设备上的信息到辅设备的动态跳转，例如由于检测到在至少阈值持续时间内超过至少阈值水平的主设备上的热条件，如本文将进一步描述的。
在一个实施例中，接口132可以根据Intel®快速路径互连（QPI）协议，所述快速路径互连协议提供包括多个层的高速缓存一致协议中的点对点（PtP）链路，所述多个层包括物理层、链路层和协议层。继而，接口134可以根据快速外围组件互连（PCIe™）规范，例如，快速PCI™规范基本规范版本2.0（2007年1月17日公开）。
还示出了功率控制单元（PCU）138，其可以包括执行关于处理器110的功率管理操作的硬件、软件和/或固件。如所见，PCU 138经由数字接口向外部电压调节器160提供控制信息以使电压调节器生成适当的调节电压。PCU 138还经由另一个数字接口向IVR 125提供控制信息以控制所生成的操作电压（或者使对应IVR要在低功率模式中被禁用）。在各种实施例中，PCU 138可以包括各种各样的功率管理逻辑单元以执行基于硬件的功率管理。这样的功率管理可以是完全处理器控制的（例如，通过各种处理器硬件，并且其可以由工作负载和/或功率、热量或其他处理器约束来触发）以及/或者功率管理可以响应于外部源（诸如平台或管理功率管理源或系统软件）来执行。
虽然为了易于图示而未示出，要理解的是在处理器110内可以存在附加组件，诸如非核逻辑和诸如内部存储器（例如，高速缓存存储器层级的一个或多个级等等）之类的其他组件。此外，虽然在图1的实现方式中以集成电压调节器示出，但实施例并不被如此限制。
注意到本文描述的热量和功率管理技术可以独立于和补充于基于操作系统（OS）的机制，诸如高级配置和平台接口（ACPI）标准（例如，2006年10月10日公开的版本3.0b）。根据ACPI，处理器可以以各种性能状态或级别（所谓的P状态，即从P0到PN）操作。通常，P1性能状态可以对应于可被OS请求的最高保证性能状态。除了该P1状态之外，OS还可以请求较高性能状态，即P0状态。该P0状态可以从而是机会或涡轮（turbo）模式状态，其中当功率和/或热量预算可用时，处理器硬件可以将处理器或至少其部分配置成以比保证频率更高的频率操作。在许多实现方式中，处理器可以包括高于P1保证最大频率的多个所谓的箱（bin）频率，所述箱频率超过如在制造期间被熔断或以其他方式写入到处理器中的特定处理器的最大峰值频率。此外，根据ACPI，处理器可以以各种功率状态或级别操作。关于功率状态，ACPI指定不同功率消耗状态，通常称为C状态，C0、C1到Cn状态。当核是活动的时，其以C0状态运行，并且当核是空闲的时，它可以被置于核低功率状态，也称为核非零C状态（例如，C1-C6状态），其中每个C状态处于较低功率消耗级别（以使得C6是比C1更深的低功率状态，等等）。
要理解的是在不同实施例中可以单独地或组合地使用许多不同类型的功率管理技术。作为代表性示例，功率控制器可以控制处理器以通过某个形式的动态电压频率调节（DVFS）进行功率管理，其中一个或多个核或其他处理器逻辑的操作电压和/或操作频率可以被动态控制成降低某些情形中的功率消耗。在示例中，可以使用可从加利福尼亚州圣克拉拉的Intel公司得到的Enhanced Intel SpeedStep™技术来执行DVFS以提供最低功率消耗等级处的最优性能。在另一个示例中，可以使用Intel TurboBoost™技术来执行DVFS以使得一个或多个核或其他计算引擎能够基于条件（例如，工作负载和可用性）而以比保证操作频率更高的频率来操作。
可以在某些示例中使用的另一个功率管理技术是不同计算引擎之间的工作负载的动态交换。例如，处理器可以包括以不同功率消耗级别来操作的非对称核或其他处理引擎，以使得在功率受限情形中，一个或多个工作负载可以被动态切换到在较低功率核或其他计算引擎上执行。另一个示例性功率管理技术是硬件工作循环（HDC），其可以使核和/或其他计算引擎根据工作循环而周期性地被启用和禁用，以使得可以使一个或多个核在工作循环的不活动时段期间不活动并且使其在工作循环的活动时段期间活动。尽管利用这些特定示例进行描述，但要理解的是在特定实施例中可以使用许多其他功率管理技术。
实施例可以在包括服务器处理器、台式处理器、移动处理器等的针对各种市场的处理器中实现。现在参考图2，示出了根据本发明的实施例的处理器的框图。如图2中所示，处理器200可以是包括多个核210a-210n的多核处理器。在一个实施例中，每个这样的核可以具有独立功率域，并且可以被配置成基于工作负载而进入和离开活动状态和/或最大性能状态。各种核可以经由互连215耦合到包括各种组件的系统代理或非核220。如所见的，非核220可以包括共享高速缓存230，所述共享高速缓存230可以是最后一级高速缓存。此外，非核可以包括集成存储器控制器240以例如经由存储器总线与系统存储器（图2中未示出）通信。如图2中所见，IMC 240包括备用逻辑242，所述备用逻辑242可以被配置成执行存储在系统存储器的一个存储器设备上的信息到系统存储器的不同存储器设备的动态跳转，例如由于检测到在至少阈值持续时间内超过至少阈值水平的第一存储器设备的热条件。此外，对于更严重的热条件，例如在由备用逻辑242执行的动态跳转变得不足以将温度降低到期望水平之后，IMC还包括节流逻辑244，所述节流逻辑244可以被配置成对去往和来自系统存储器的事务的量节流以更完全处理热条件。非核220还包括各种接口250和功率控制单元255，所述功率控制单元255可以包括执行本文所述的功率管理技术的逻辑。
此外，通过接口250a-250n，可以做出到各种芯片外组件（诸如，外围设备、大容量储存器等）的连接。虽然在图2的实施例中以该特定实现方式示出，但本发明的范围在这方面不被限制。
现在参考图3，示出了根据本发明的另一实施例的多域处理器的框图。如图3的实施例中所示，处理器300包括多个域。具体地，核域310可以包括多个核3100-310n，图形域320可以包括一个或多个图形引擎，并且还可以存在系统代理域350。在一些实施例中，系统代理域350可以以与核域独立的频率来执行，并且可以总是保持通电以处理功率控制事件和功率管理，以使得域310和320可以被控制成动态进入和离开高功率和低功率状态。域310和320中的每一个可以以不同的电压和/或功率操作。注意到虽然仅示出有三个域，但要理解的是本发明的范围在这方面不被限制，并且在其他实施例中可以存在附加的域。例如，可以存在多个核域，每一个核域包括至少一个核。
通常，除了各种执行单元和附加处理元件之外，每个核310还可以包括低级高速缓存。继而，各种核可以耦合到彼此，并且耦合到由最后一级高速缓存（LLC）3400-340n的多个单元形成的共享高速缓存存储器。在各种实施例中，LLC 340可以在核和图形引擎以及各种媒体处理电路之间共享。如所见的，环互连330因而将核耦合在一起，并且提供核、图形域320和系统代理电路350之间的互连。在一个实施例中，互连330可以是核域的部分。然而，在其他实施例中，环互连可以具有其自己的域。
如进一步所见的，系统代理域350可以包括显示器控制器352，其可以提供关联的显示器的控制和到关联的显示器的接口。如进一步所见的，系统代理域350可以包括功率控制单元355，所述功率控制单元355可以包括执行本文所述的功率管理技术的逻辑。
如图3中进一步所见的，处理器300还可以包括集成存储器控制器（IMC）370，其可以提供到系统存储器（诸如，动态随机存取存储器（DRAM））的接口。在图3的实施例中，MC370包括备用逻辑375，其可以如上所述被配置成响应于检测到在至少阈值持续时间内超过至少阈值水平的第一DIMM上的热条件而执行存储在一个DIMM（或行列（rank））上的信息到不同的DIMM（或行列）的动态跳转。虽然为了易于图示而未示出，但要理解的是，IMC 370还可以包括节流逻辑。多个接口3800-380n可以存在以使得能够实现处理器与其他电路之间的互连。例如，在一个实施例中，可以提供至少一个直接媒体接口（DMI）接口以及一个或多个PCIe™接口。又进一步，为了提供诸如附加处理器或其他电路之类的其他代理之间的通信，还可以提供根据Intel®快速路径互连（QPI）协议的一个或多个接口。尽管在图3的实施例中以该高级示出，但要理解的是本发明的范围在这方面不被限制。
参考图4，图示了包括多个核的处理器的实施例。处理器400包括任何处理器或处理设备，诸如微处理器、嵌入式处理器、数字信号处理器（DSP）、网络处理器、手持处理器、应用处理器、协处理器、片上系统（SoC）或执行代码的其他设备。在一个实施例中，处理器400包括至少两个核——核401和402，其可以包括非对称核或对称核（所图示的实施例）。然而，处理器400可以包括可以是对称的或非对称的任何数目的处理元件。
在一个实施例中，处理元件指的是支持软件线程的硬件或逻辑。硬件处理元件的示例包括：线程单元、线程槽、线程、处理单元、上下文、上下文单元、逻辑处理器、硬件线程、核和/或任何其他元件，其能够保持针对处理器的状态，诸如执行状态或架构状态。换言之，在一个实施例中，处理元件指的是能够独立地与代码（诸如软件线程、操作系统、应用或其他代码）关联的任何硬件。物理处理器典型地指的是集成电路，其潜在地包括任何数目的其他处理元件，诸如核或硬件线程。
核经常指的是位于集成电路上的能够维持独立架构状态的逻辑，其中每个独立维持的架构状态与至少一些专用执行资源相关联。与核相比，硬件线程典型地指的是位于集成电路上的能够维持独立架构状态的任何逻辑，其中独立维持的架构状态共享对执行资源的访问。如可以看到的，当某些资源被共享并且其他资源专用于架构状态时，硬件线程和核的命名之间的界限重叠。又经常，核和硬件线程被操作系统视为单独的逻辑处理器，其中操作系统能够单独地调度每个逻辑处理器上的操作。
如在图4中所图示的，物理处理器400包括两个核，核401和402。此处，核401和402被视为对称核，即具有相同配置、功能单元和/或逻辑的核。在另一个实施例中，核401包括无序处理器核，而核402包括有序处理器核。然而，核401和402可以单独地从任何类型的核中选择，诸如原生核、软件管理的核、适配成执行原生指令集架构（ISA）的核、适配成执行翻译的ISA的核、共同设计的核或其他已知核。又进一步讨论的，以下进一步详细描述核401中图示的功能单元，因为核402中的单元以类似的方式操作。
如所描绘的，核401包括两个硬件线程401a和401b，其还可以被称为硬件线程槽401a和401b。因此，在一个实施例中，诸如操作系统之类的软件实体潜在地将处理器400视为四个单独的处理器，即能够同时执行四个硬件线程的四个逻辑处理器或处理元件。如以上所提到的，第一线程与架构状态寄存器401a相关联，第二线程与架构状态寄存器401b相关联，第三线程与架构状态寄存器402a相关联，并且第四线程可以与架构状态寄存器402b相关联。此处，架构状态寄存器（401a、401b、402a和402b）中的每一个可以被称为处理元件、线程槽或线程单元，如上所述。如所图示的，在架构状态寄存器401b中复制架构状态寄存器401a，因此单独的架构状态/上下文能够被存储以用于逻辑处理器401a和逻辑处理器401b。在核401中，诸如分配器和重命名器块430中的指令指针和重命名逻辑之类的其他较小资源也可以针对线程401a和401b复制。诸如重排序/退役单元435中的重排序缓冲器、ILTB 420、加载/存储缓冲器和队列之类的一些资源可以通过划分而被共享。诸如通用内部寄存器、（一个或多个）页表基址的寄存器、低级数据高速缓存和数据TLB 415、（一个或多个）执行单元440和无序单元435的部分之类的其他资源潜在地是完全共享的。
处理器400经常包括其他资源，所述其他资源可以完全被共享、通过划分而被共享、或由处理元件专用/专用于处理元件。在图4中，图示了具有处理器的说明性逻辑单元/资源的纯粹示例性的处理器的实施例。注意到，处理器可以包括或省略这些功能单元中的任一个，以及包括未描绘的任何其他已知功能单元、逻辑或固件。如所图示的，核401包括简化的代表性无序（OOO）处理器核。但是，在不同实施例中可以利用有序处理器。OOO核包括预测要被执行/获取的分支的分支目标缓冲器420以及存储针对指令的地址翻译条目的指令翻译缓冲器（I-TLB）420。
核401还包括耦合到取出单元420以对所取出的元素进行解码的解码模块425。在一个实施例中，取出逻辑包括分别与线程槽401a、401b相关联的单独的定序器。核401经常与第一ISA相关联，第一ISA定义/指定在处理器400上可执行的指令。作为第一ISA的一部分的机器代码指令经常包括指令的一部分（称为操作码），其引用/指定要执行的指令或操作。解码逻辑425包括电路，所述电路从其操作码中识别出这些指令并将所解码的指令传递到流水线中以用于如由第一ISA定义的处理。例如，在一个实施例中，解码器425包括被设计或适配成识别诸如事务指令之类的特定指令。作为由解码器425的识别的结果，架构或核401采取特定、预定义的动作以执行与适当指令相关联的任务。重要的是要注意，本文所述的任务、块、操作和方法中的任一个可以响应于单个或多个指令来执行；其中的一些可以是新的或旧的指令。
在一个示例中，分配器和重命名器块430包括保留资源（诸如存储指令处理结果的寄存器文件）的分配器。然而，线程401a和401b潜在地能够无序执行，其中分配器和重命名器块430还保留其他资源，诸如跟踪指令结果的重排序缓冲器。单元430还可以包括寄存器重命名器以将程序/指令引用寄存器重命名到处理器400外部的其他寄存器。重排序/退役单元435包括诸如以上提及的重排序缓冲器、加载缓冲器和存储缓冲器之类的组件以支持无序执行和稍后对无序执行的指令的有序退役。
在一个实施例中，调度器和（一个或多个）执行单元块440包括调度在执行单元上的指令/操作的调度器单元。例如，在具有可用浮点执行单元的执行单元的端口上调度浮点指令。与执行单元相关联的寄存器文件还被包括以存储信息指令处理结果。示例性执行单元包括浮点执行单元、整数执行单元、跳跃执行单元、加载执行单元、存储执行单元和其他已知的执行单元。
较低级数据高速缓存和数据翻译缓冲器（D-TLB）450耦合到（一个或多个）执行单元440。数据高速缓存要存储近来使用的/操作的元素（诸如数据操作数），其潜在地在存储器一致性状态中保存。D-TLB要存储近来虚拟/线性到物理地址翻译。作为特定示例，处理器可以包括页表结构以将物理存储器分割成多个虚拟页面。
此处，核401和402共享对较高级或较远高速缓存410的访问，所述较高级或较远高速缓存410要对近来取出的元素进行高速缓存。注意到较高级或较远指的是越来越远离或变得远离（一个或多个）执行单元的高速缓存级。在一个实施例中，较高级高速缓存410是最后一级数据高速缓存（在处理器400上的存储器层级中的最后高速缓存），诸如第二或第三级数据高速缓存。然而，较高级高速缓存410不如此受限，由于它可以与指令高速缓存相关联或包括指令高速缓存。代替地，追踪（trace）高速缓存（一种类型的指令高速缓存）可以耦合在解码器425之后以存储近来解码的追踪。
在所描绘的配置中，处理器400还包括总线接口模块425和功率控制器460，其可以执行根据本发明的实施例的功率管理。在该场景下，总线接口405与处理器400外部的设备（诸如系统存储器和其他组件）通信。
存储器控制器470可以与诸如一个或多个存储器之类的其他设备对接，并且可以被配置成执行如本文所述的动态存储器跳转。在示例中，总线接口405包括与用于与存储器对接的存储器控制器以及用于与图形处理器对接的图形控制器的环互连。在SoC环境中，甚至更多设备（诸如网络接口、协处理器、存储器、图形处理器和任何其他已知的计算机设备/接口）可以集成在单个管芯或集成电路上以在高功能性和低功率消耗的情况下提供小形状因子。
现在参考图5，示出了根据本发明的一个实施例的处理器核的微架构的框图。如图5中所示，处理器核500可以是多级流水线无序处理器。核500可以基于接收的操作电压而以各种电压操作，所述接收的操作电压可以是从集成电压调节器或外部电压调节器接收的。
如图5中所见，核500包括前端单元510，其可以用于取出要被执行的指令并准备好它们以供稍后在处理器流水线中使用。例如，前端单元510可以包括取出单元501、指令高速缓存503以及指令解码器505。在一些实现方式中，前端单元510还可以包括追踪高速缓存连同微代码储存器以及微操作储存器。取出单元501可以例如从存储器或指令高速缓存503取出宏指令并将其馈送到指令解码器505以将其解码成原语（primitive）（即微操作）以供处理器执行。
在前端单元510和执行单元520之间耦合无序（OOO）引擎515，所述OOO引擎515可以用于接收微指令并准备好它们以供执行。更具体地，OOO引擎515可以包括各种缓冲器以对微指令流重排序并分配对于执行所需的各种资源以及提供逻辑寄存器到各种寄存器文件（诸如寄存器文件530和扩展寄存器文件535）内的存储位置上的重命名。寄存器文件530可以包括用于整数和浮点操作的单独的寄存器文件。扩展寄存器文件535可以提供针对矢量大小单元（例如每寄存器256或512位）的储存器。
各种资源可以存在于执行单元520中，所述执行单元520除其他专用硬件之外尤其包括例如各种整数、浮点和单指令多数据（SIMD）逻辑单元。例如，这样的执行单元除其他这样的执行单元外尤其可以包括一个或多个算术逻辑单元（ALU）522以及一个或多个矢量执行单元524。
来自执行单元的结果可以被提供到退役逻辑，即重排序缓冲器（ROB）540。更具体地，ROB 540可以包括接收与被执行的指令相关联的信息的各种阵列和逻辑。该信息然后被ROB 540审查以确定是否指令被有效退役以及结果数据被提交到处理器的架构状态，或者是否发生阻止指令的适当退役的一个或多个异常。当然，ROB 540可以处理与退役相关联的其他操作。
如图5中所示，ROB 540耦合到高速缓存550，在一个实施例中所述高速缓存550可以是低级高速缓存（例如L1高速缓存），尽管本发明的范围在此方面不被限制。执行单元520还可以直接耦合到高速缓存550。来自高速缓存550的数据通信可以与较高级高速缓存、系统存储器等一起发生。虽然在图5的实施例中以该高级示出，但要理解的是本发明的范围在这方面不被限制。例如，虽然图5的实现方式关于无序机器，诸如Intel®x86指令集架构（ISA）的无序机器，但本发明的范围在这方面不被限制。也就是说，在有序处理器、诸如基于ARM的处理器之类的精简指令集计算（RISC）处理器或可以经由仿真引擎和关联的逻辑电路仿真不同ISA的指令和操作的另一个类型的ISA的处理器中可以实现其他实施例。
现在参考图6，示出了根据本发明的另一个实施例的处理器核的微架构的框图。在图6的实施例中，核600可以是不同微架构的低功率核，诸如基于Intel®AtomTM的处理器，其具有被设计成降低功率消耗的相对有限的流水线深度。如所见的，核600包括指令高速缓存610，所述指令高速缓存610被耦合以向指令解码器615提供指令。分支预测器605可以耦合到指令高速缓存610。注意到指令高速缓存610还可以耦合到另一级高速缓存存储器，诸如L2高速缓存（在图6中为了易于图示而未示出）。继而，指令解码器615将经解码的指令提供到发布队列620以供存储和递送到给定执行流水线。微代码ROM 618耦合到指令解码器615。
浮点流水线630包括浮点寄存器文件632，所述浮点寄存器文件632可以包括具有诸如128、256或512位的给定位的多个架构寄存器。流水线630包括调度指令以供在流水线的多个执行单元之一上执行的浮点调度器634。在所示的实施例中，这样的执行单元包括ALU 635、置乱（shuffle）单元636和浮点加法器638。继而，在这些执行单元中所生成的结果可以被提供回到缓冲器和/或寄存器文件632的寄存器。当然要理解的是，虽然以这几个示例执行单元示出，但在另一个实施例中可以存在附加的或不同的浮点执行单元。
还可以提供整数流水线640。在所示的实施例中，流水线640包括整数寄存器文件642，所述整数寄存器文件642可以包括具有诸如128或256位的给定位的多个架构寄存器。流水线640包括调度指令以供在流水线的多个执行单元之一上执行的整数调度器644。在所示的实施例中，这样的执行单元包括ALU 645、置乱单元646和跳跃执行单元648。继而，在这些执行单元中所生成的结果可以被提供回到缓冲器和/或寄存器文件642的寄存器。当然要理解的是，虽然以这几个示例执行单元示出，但在另一个实施例中可以存在附加的或不同的整数执行单元。
存储器执行调度器650可以调度存储器操作以供在地址生成单元652中执行，所述地址生成单元652还耦合到TLB 654。如所见的，这些结构可以耦合到数据高速缓存660，所述数据高速缓存660可以是L0和/或L1数据高速缓存，其继而耦合到高速缓存存储器层级的附加级，包括L2高速缓存存储器。
为了提供对无序执行的支持，除了重排序缓冲器680之外，还可以提供分配器/重命名器670，所述重排序缓冲器680可以被配置成对无序执行的指令进行重排序以供有序退役。尽管在图6的图示中以该特定流水线架构示出，但要理解的是许多变型和替换方案是可能的。
注意到，在具有非对称核的处理器中，诸如根据图5和6的微架构，工作负载可以出于功率管理原因而在核之间动态地交换，由于这些核尽管具有不同的流水线设计和深度但可以具有相同或相关的ISA。这样的动态核交换可以以对用户应用（并且可能地也对内核）透明的方式来执行。
参考图7，示出了根据又另一个实施例的处理器核的微架构的框图。如图7中所图示的，核700可以包括以非常低功率消耗级别执行的多级有序流水线。作为一个这样的示例，处理器700可以具有根据可从加利福尼亚州森尼维尔的ARM控股有限公司得到的ARMCortex A53的微架构。在实现方式中，可提供被配置成执行32位和64位代码二者的8级流水线。核700包括取出单元710，所述取出单元710被配置成取出指令并将其提供到解码单元715，所述解码单元715可以对指令（例如诸如ARMv8 ISA之类的给定ISA的宏指令）进行解码。还注意到，队列730可以耦合到解码单元715以存储经解码的指令。经解码的指令被提供到发布逻辑725，其中经解码的指令可以被发布到多个执行单元中的给定的一个执行单元。
进一步参考图7，发布逻辑725可以将指令发布到多个执行单元之一。在所示的实施例中，这些执行单元包括整数单元735、乘法单元740、浮点/矢量单元750、双发布单元760和加载/存储单元770。这些不同执行单元的结果可以被提供到写回单元780。要理解的是，虽然为了易于图示而示出单个写回单元，但在一些实现方式中单独的写回单元可以与每一个执行单元相关联。此外，要理解的是虽然在图7中示出的每个单元和逻辑以高级别来表示，但特定实现方式可以包括更多或不同的结构。使用具有如图7中的流水线的一个或多个核设计的处理器可以以从移动设备扩展到服务器系统的许多不同最终产品来实现。
参考图8，示出了根据再一个实施例的处理器核的微架构的框图。如图8中所图示的，核800可以包括以非常高性能级别执行的多级多发布无序流水线（其可以以比图7的核700更高的功率消耗级别发生）。作为一个这样的示例，处理器800可以具有根据ARM CortexA57设计的微架构。在实现方式中，可提供被配置成执行32位和64位代码二者的15（或更多）级流水线。此外，流水线可以提供3（或更多）宽和3（或更多）发布操作。核800包括取出单元810，所述取出单元810被配置成取出指令并将其提供到解码器/重命名器/分派器815，其可以对指令（例如ARMv8指令集架构的宏指令）进行解码、重命名指令内的寄存器引用和将指令（最终）分派到所选执行单元。经解码的指令可以被存储在队列825中。注意到虽然在图8中为了易于图示而示出单个队列结构，但要理解的是可以针对多个不同类型的执行单元中的每一个而提供单独的队列。
在图8中还示出了存储在队列825中的经解码的指令可以从其发布到所选执行单元的发布逻辑830。发布逻辑830还可以在特定的实施例中实现，其中针对发布逻辑830耦合到的多个不同类型的执行单元中的每一个有单独的发布逻辑。
经解码的指令可以被发布到多个执行单元中的给定的一个。在所示的实施例中，这些执行单元包括一个或多个整数单元835、乘法单元840、浮点/矢量单元850、分支单元860和加载/存储单元870。在实施例中，浮点/矢量单元850可以被配置成处理128或256位的SIMD或矢量数据。又进一步，浮点/矢量执行单元850可以执行IEEE-754双精度浮点操作。这些不同执行单元的结果可以被提供到写回单元880。注意到，在一些实现方式中，单独的写回单元可以与执行单元中的每一个相关联。此外，要理解的是虽然在图8中示出的每个单元和逻辑以高级别来表示，但特定实现方式可以包括更多或不同的结构。
注意到，在具有非对称核的处理器中，诸如根据图7和8的微架构，工作负载可以出于功率管理原因而动态地交换，由于这些核尽管具有不同的流水线设计和深度但可以具有相同或相关的ISA。这样的动态核交换可以以对用户应用（并且可能地也对内核透明）的方式来执行。
使用具有如在图5-8中的一个或多个中的流水线的一个或多个核设计的处理器可以以从移动设备扩展到服务器系统的许多不同最终产品来实现。现在参考图9，示出了根据本发明的另一个实施例的处理器的框图。在图9的实施例中，处理器900可以是包括多个域的SoC，其中的每一个可以被控制成以独立的操作电压和操作频率来操作。作为特定说明性示例，处理器900可以是基于Intel®Architecture CoreTM的处理器，诸如i3、i5、i7或从Intel公司可得到的另一个这样的处理器。然而，诸如从加利福尼亚州森尼维尔的超威半导体公司（AMD）可得到的、来自ARM控股有限公司或其被许可方的基于ARM的设计或来自加利福尼亚州森尼维尔的MIPS技术有限公司或其被许可方或采纳方的基于MIPS的设计之类的其他低功率处理器可以代替地存在于其他实施例中，诸如苹果A7处理器、高通Snapdragon处理器、或德克萨斯州仪器OMAP处理器。这样的SoC可以用于低功率系统中，诸如智能电话、平板计算机、平板手机计算机、UltrabookTM计算机或其他便携式计算设备。
在图9中所示的高级视图中，处理器900包括多个核单元9100-910n。每个核单元可以包括一个或多个处理器核、一个或多个高速缓存存储器和其他电路。每个核单元910可以支持一个或多个指令集（例如，x86指令集（具有已经添加有较新版本的一些扩展）；MIPS指令集；ARM指令集（具有诸如NEON之类的可选附加扩展））或其他指令集或其组合。注意到核单元中的一些可以是（例如，不同设计的）异构资源。此外，每个这样的核可以耦合到高速缓存存储器（未示出），在实施例中所述高速缓存存储器可以是共享级（L2）高速缓存存储器。非易失性储存器930可以用于存储各种程序和其他数据。例如，该储存器可以用于存储微代码、引导信息（诸如BIOS）、其他系统软件等的至少部分。
每个核单元910还可以包括使得能够实现到处理器的附加电路的互连的诸如总线接口之类的接口。在实施例中，每个核单元910耦合到一致性结构，所述一致性结构可以充当主高速缓存一致性管芯上互连，其继而耦合到存储器控制器930。继而，存储器控制器935控制与诸如DRAM之类的存储器（在图9中为了易于图示而未示出）的通信，并且还可以执行如本文所述的动态存储器跳转和/或节流。
除了核单元之外，在处理器内存在附加处理引擎，包括至少一个图形单元920，所述至少一个图形单元920可以包括执行图形处理以及可能地执行图形处理器上的通用操作（所谓的GPGPU操作）的一个或多个图形处理单元（GPU）。此外，可以存在至少一个图像信号处理器925。信号处理器925可以被配置成处理从（SoC内部的或芯片外的）一个或多个捕获设备接收的传入图像数据。
还可以存在其他加速器。在图9的图示中，视频编码器950可以执行编码操作，包括针对视频信息而编码和解码，例如提供对高清晰度视频内容的硬件加速支持。显示器控制器955还可以被提供以对显示器操作进行加速，包括提供对系统的内部和外部显示器的支持。此外，安全处理器945可以存在以执行安全性操作，诸如安全引导操作、各种密码操作等。
每一个单元可以使其功率消耗经由功率管理器940来控制，所述功率管理器940可以包括执行本文所述的各种功率管理技术的控制逻辑。
在一些实施例中，SoC 900还可以包括非一致性结构，其耦合到各种外围设备可以耦合到的一致性结构。一个或多个接口960a-960d使得能够实现与一个或多个芯片外设备的通信。这样的通信可以根据各种各样的通信协议，除其他类型的通信协议之外尤其诸如PCIeTM、GPIO、USB、I2C、UART、MIPI、SDIO、DDR、SPI、HDMI。尽管在图9的实施例中以该高级示出，但要理解的是本发明的范围在这方面不被限制。
现在参考图10，示出了代表性SoC的框图。在所示的实施例中，SoC 1000可以是多核SoC，所述多核SoC被配置用于为了合并到智能电话或其他低功率设备（诸如平板计算机或其他便携式计算设备）中而要被优化的低功率操作。作为示例，SoC 1000可以使用诸如较高功率和/或低功率核（例如无序核和有序核）的组合之类的非对称或不同类型的核来实现。在不同实施例中，这些核可以基于Inte®ArchitectureTM核设计或ARM架构设计。在又其他实施例中，可以在给定SoC中实现Intel和ARM核的混合。
如图10中所见，SoC 1000包括具有多个第一核10120-10123的第一核域1010。在实施例中，这些核可以是低功率核，诸如有序核。在一个实施例中，这些第一核可以被实现为ARM Cortex A53核。继而，这些核耦合到核域1010的高速缓存存储器1015。此外，SoC 1000包括第二核域1020。在图10的图示中，第二核域1020具有多个第二核10220-10223。在示例中，这些核可以是与第一核1012相比的更高功率消耗的核。在实施例中，第二核可以是无序核，其可以被实现为ARM Cortex A57核。继而，这些核耦合到核域1020的高速缓存存储器1025。注意到虽然在图10中示出的示例包括每个域中的4个核，但要理解的是在其他实施例中在给定域中可以存在更多或更少的核。
进一步参考图10，还提供了图形域1030，其可以包括被配置成独立地执行例如由核域1010和1020的一个或多个核提供的图形工作负载的一个或多个图形处理单元（GPU）。作为示例，除了提供图形和显示再现操作之外，GPU域1030还可以用于提供对各种各样的屏幕大小的显示支持。
如所见的，各种域耦合到一致性互连1040，其在实施例中可以是高速缓存一致性互连结构，其继而耦合到集成存储器控制器1050。一致性互连1040可以包括共享高速缓存存储器，诸如L3高速缓存，一些示例。在实施例中，存储器控制器1050可以是提供与芯片外存储器的通信的多个通道（诸如（在图10中为了易于图示而未示出的）DRAM的多个通道）的直接存储器控制器，并且进一步执行基于DRAM的热条件的动态存储器跳转和/或节流，如本文所述的。
在不同的示例中，核域的数目可以变化。例如，对于适合于合并到移动计算设备中的低功率SoC而言，可以存在诸如图10中示出的有限数目的核域。又进一步，在这样的低功率SoC中，包括较高功率核的核域1020可以具有较少数目的这样的核。例如，在一个实现方式中，两个核1022可以被提供以使得能够实现以降低的功率消耗级别的操作。此外，不同的核域还可以耦合到中断控制器以使得能够实现不同域之间的工作负载的动态交换。
在又其他实施例中，可以存在较大数目的核域以及附加可选IP逻辑，因为SoC可以缩放到用于合并到其他计算设备（诸如台式机、服务器、高性能计算系统、基站等）中的较高性能（和功率）级别。作为一个这样的示例，可以提供均具有给定数目的无序核的4个核域。又进一步，除了可选GPU支持（其作为示例可以采取GPGPU的形式）之外，还可以提供用于提供对特定功能（例如，web（网络）服务、网络处理、切换等）的优化的硬件支持的一个或多个加速器。此外，可以存在输入/输出接口以将这样的加速器耦合到芯片外组件。
现在参考图11，示出了另一个示例SoC的框图。在图11的实施例中，SoC 1100可以包括使得能够实现针对多媒体应用、通信和其他功能的高性能的各种电路。同样，SoC 1100适合于合并到各种各样的便携式和其他设备（诸如智能电话、平板计算机、智能TV等）中。在所示的示例中，SoC 1100包括中央处理器单元（CPU）域1110。在实施例中，多个单独的处理器核可以存在于CPU域1110中。作为一个示例，CPU域1110可以是具有4个多线程核的四核处理器。这样的处理器可以是同构或异构处理器，例如，低功率和高功率处理器核的混合。
继而，GPU域1120被提供以执行一个或多个GPU中的高级图形处理以处理图形和计算API。DSP单元1130可以提供一个或多个低功率DSP以用于除了可以在多媒体指令的执行期间发生的高级计算之外处理低功率多媒体应用，诸如音乐回放、音频/视频等。继而，通信单元1140可以包括经由各种无线协议提供连接性的各种组件，所述各种无线协议诸如蜂窝通信（包括3G/4G LTE）、无线局域技术（诸如Bluetooth™、IEEE 802.11）等。
又进一步，多媒体处理器1150可以用于执行高清晰度视频和音频内容的捕获和回放，包括用户手势的处理。传感器单元1160可以包括多个传感器和/或传感器控制器以对接到在给定平台中存在的各种芯片外传感器。图像信号处理器1170可以被提供有一个或多个单独的ISP以执行关于从平台的一个或多个摄像机（包括静止和视频摄像机）捕获的内容的图像处理。
显示器处理器1180可以提供对到给定像素密度的高清晰度显示器的连接的支持，包括无线传送内容以供在这样的显示器上回放的能力。又进一步，位置单元1190可以包括GPS接收器，其具有对多个GPS星座的支持以为应用提供使用这样的GPS接收器获得的高准确的定位信息。要理解的是虽然在图11的示例中以该特定组件集合示出，但许多变型和替换方案是可能的。
现在参考图12，示出了实施例可以与其一起使用的示例系统的框图。如所见的，系统1200可以是智能电话或其他无线通信器。基带处理器1205被配置成执行关于要从系统传送或由系统接收的通信信号的各种信号处理。继而，基带处理器1205耦合到应用处理器1210，其可以是执行除了用户应用（诸如许多公知的社交媒体和多媒体应用）之外的OS和其他系统软件的系统的主CPU。应用处理器1210还可以被配置成执行针对设备的各种其他计算操作。
继而，应用处理器1210可以耦合到用户接口/显示器1220，例如触摸屏显示器。此外，应用处理器1210可以耦合到存储器系统，所述存储器系统包括非易失性存储器（即闪速存储器1230）和系统存储器（即动态随机存取存储器（DRAM）1235）。为此，应用处理器1210可以包括集成存储器控制器以处理与DRAM 1235的通信，并且执行如本文所述的动态存储器跳转和/或存储器热节流。如进一步所见的，应用处理器1210还耦合到捕获设备1240，诸如可以记录视频和/或静止图像的一个或多个图像捕获设备。
又参考图12，包括订户身份模块和可能地安全存储和密码处理器的通用集成电路卡（UICC）1240也耦合到应用处理器1210。系统1200还可以包括安全处理器1250，所述安全处理器1250可以耦合到应用处理器1210。多个传感器1225可以耦合到应用处理器1210以使得能够实现各种感测到的信息（诸如，加速度计和其他环境信息）的输入。音频输出设备1295可以提供接口以输出声音，例如以语音通信、播放或流式传输音频数据等的形式。
如进一步图示的，提供了近场通信（NFC）无接触接口1260，其经由NFC天线1265在NFC近场中进行通信。虽然在图12中示出了分离的天线，但要理解的是在一些实现方式中，可以提供一个天线或不同的天线集以使得能够实现各种无线功能。
功率管理集成电路（PMIC）1215耦合到应用处理器1210以执行平台级功率管理。为此，PMIC 1215可以向应用处理器1210发布功率管理请求以进入某些低功率状态，如期望的那样。此外，基于平台约束，PMIC 1215还可以控制系统1200的其他组件的功率级。
为了使得通信能够被传送和接收，各种电路可以耦合在基带处理器1205和天线1290之间。具体地，可以存在射频（RF）收发器1270和无线局域网（WLAN）收发器1275。通常，RF收发器1270可以用于根据诸如3G或4G无线通信协议（诸如根据码分多址（CDMA）、全球移动通信系统（GSM）、长期演进（LTE）或其他协议）之类的给定无线通信协议接收和传送无线数据和呼叫。此外，可以存在GPS传感器1280。还可以提供诸如无线电信号（例如AM/FM和其他信号）的接收或传送之类的其他无线通信。此外，还可以经由WLAN收发器1275来实现局部无线通信，诸如根据Bluetooth™标准或IEEE 802.11标准（诸如IEEE 802.11a/b/g/n）。
现在参考图13,示出了实施例可以与其一起使用的另一个示例系统的框图。在图13的图示中，系统1300可以是移动低功率系统，诸如平板计算机，2：1平板电脑、平板手机或其他可转换或独立平板系统。如所图示的，SoC 1310存在，并且可以被配置成操作为针对该设备的应用处理器。
各种设备可以耦合到SoC 1310。在所示的图示中，存储器子系统包括耦合到SoC1310的闪速存储器1340和DRAM 1345。为此，SoC 1310可以包括集成存储器控制器以处理与DRAM 1345的通信，并且执行如本文所述的动态存储器跳转和/或存储器热节流。此外，触摸面板1320耦合到SoC 1310以提供显示能力和经由触摸的用户输入，包括在触摸面板1320的显示器上供应虚拟键盘。为了提供有线网络连接性，SoC 1310耦合到以太网接口1330。外围中心1325耦合到SoC 1310以使得能够实现与各种外围设备对接，诸如可以通过各种端口或其他连接器中的任一个而耦合到系统1300。
除了SoC 1310内的内部功率管理电路和功能之外，PMIC 1380耦合到SoC 1310以提供基于平台的功率管理，例如基于系统是由电池1390还是由经由AC适配器1395的AC功率供电。除了该基于功率源的功率管理之外，PMIC 1380还可以执行基于环境和使用条件的平台功率管理活动。又进一步，PMIC 1380可以向SoC 1310传送控制和状态信息以引起SoC1310内的各种功率管理动作。
又参考图13，为了提供无线能力，WLAN单元1350耦合到SoC 1310并继而到天线1355。在各种实现方式中，WLAN单元1350可以提供根据一个或多个无线协议（包括IEEE802.11协议、Bluetooth™协议或任何其他无线协议）的通信。
如进一步图示的，多个传感器1360可以耦合到SoC 1310。这些传感器可以包括各种加速度计、环境和其他传感器，其包括用户手势传感器。最终，音频编解码器1365耦合到SoC 1310以提供到音频输出设备1370的接口。当然，要理解的是虽然在图13中以该特定实现方式示出，但许多变型和替换方案是可能的。
现在参考图14，代表性计算机系统（诸如，笔记本、Ultrabook™或其他小形状因子系统）的框图。在一个实施例中，处理器1410包括微处理器、多核处理器、多线程处理器、超低电压处理器、嵌入式处理器或其他已知的处理元件。在所图示的实现方式中，处理器1410充当用于与系统1400的各种组件中的许多组件通信的主处理单元和中央中心。作为一个示例，处理器1400被实现为SoC。
在一个实施例中，处理器1410与系统存储器1415通信。作为说明性示例，系统存储器1415经由多个存储器设备或模块来实现以提供给定量的系统存储器。在实施例中，处理器1410包括集成存储器控制器以处理与系统存储器1415的通信，并且执行如本文所述的动态存储器跳转和/或存储器热节流。
为了提供诸如数据、应用、一个或多个操作系统等之类的信息的持久性存储，大容量储存器1420还可以耦合到处理器1410。在各种实施例中，为了使得能够实现较薄和较轻系统设计以及为了改进系统响应性，该大容量储存器可以经由SSD来实现，或者大容量储存器可以主要使用具有较小量SSD储存器充当SSD高速缓存的硬盘驱动器（HDD）来实现以使得能够实现在断电事件期间的上下文状态和其他这样的信息的非易失性存储，以使得在系统活动的重新初始化时可以发生快速上电。在图14中还示出了，闪速设备1422可以例如经由串行外围接口（SPI）耦合到处理器1410。该闪速设备可以提供系统软件的非易失性存储，所述系统软件包括基本输入/输出软件（BIOS）以及系统的其他固件。
在系统1400内可以存在各种输入/输出（I/O）设备。具体地在图14的实施例中示出了显示器1424，所述显示器1424可以是高清晰度LCD或LED面板，其可以进一步提供触摸屏1425。在一个实施例中，显示器1424可以经由显示器互连耦合到处理器1410，所述显示器互连可以被实现为高性能图形互连。触摸屏1425可以经由另一个互连耦合到处理器1410，所述另一个互连在实施例中可以是I2C互连。如图14中进一步所示的，除了触摸屏1425之外，通过触摸的方式的用户输入还可以经由触摸板1430而发生，所述触摸板1430可以被配置在底架内并且还可以与触摸屏1425耦合到相同的I2C互连。
为了感知计算和其他目的，各种传感器可以存在于系统内，并且可以以不同的方式耦合到处理器1410。某些惯性和环境传感器可以通过传感器中心1440（例如经由I2C互连）耦合到处理器1410。在图14中所示的实施例中，这些传感器可以包括加速度计1441、环境光传感器（ALS）1442、罗盘1443和陀螺仪1444。其他环境传感器可以包括一个或多个热传感器1446，在一些实施例中，所述热传感器1446经由系统管理总线（SMBus）总线耦合到处理器1410。
在图14中还看到，各种外围设备可以经由低引脚数（LPC）互连耦合到处理器1410。在所示的实施例中，可以通过嵌入式控制器1435来耦合各种组件。这样的组件可以包括键盘1436（例如，经由PS2接口耦合）、风扇1437和热传感器1439。在一些实施例中，触摸板1430还可以经由PS2接口耦合到EC 1435。此外，诸如根据日期2003年10月2日的可信计算组（TCG）TPM规范版本1.2的可信平台模块（TPM）1438之类的安全处理器还可以经由该LPC互连耦合到处理器1410。
系统1400可以以各种各样的方式（包括无线地）与外部设备通信。在图14中所示的实施例中，存在各种无线模块，其中的每一个可以对应于被配置用于特定无线通信协议的无线电。用于在短距离（诸如近场）中的无线通信的一个方式可以是经由NFC单元1445，所述NFC单元1445在一个实施例中可以经由SMBus与处理器1410通信。注意到，经由该NFC单元1445，与彼此紧密接近的设备可以通信。
如图14中进一步所见，附加无线单元可以包括其他短距离无线引擎，包括WLAN单元1450和蓝牙单元1452。使用WLAN单元1450，可以实现根据给定IEEE 802.11标准的Wi-Fi™通信，而经由蓝牙单元1452，可以发生经由蓝牙协议的短距离通信。这些单元可以经由例如USB链路或通用异步接收器发射器（UART）链路与处理器1410通信。或者这些单元可以经由根据PCIe™协议或另一个这样的协议（诸如串行数据输入/输出（SDIO）标准）的互连耦合到处理器1410。
此外，例如根据蜂窝或其他无线广域协议的无线广域通信可以经由WWAN单元1456发生，所述WWAN单元1456继而可以耦合到订户身份模块（SIM）1457。此外，为了使得能够实现位置信息的接收和使用，还可以存在GPS模块1455。注意到，在图14中所示的实施例中，WWAN单元1456和集成的捕获设备（诸如摄像机模块1454）可以经由给定USB协议（诸如USB2.0或3.0链路）或UART或I2C协议进行通信。
集成的摄像机模块1454可以合并在盖中。为了提供音频输入和输出，音频处理器可以经由数字信号处理器（DSP）1460来实现，所述DSP 1460可以经由高清晰度音频（HDA）链路耦合到处理器1410。类似地，DSP 1460可以与集成编码器/解码器（CODEC）和放大器1462通信，其继而可以耦合到输出扬声器1463，所述输出扬声器1463可以在底架内实现。类似地，放大器和编解码器 1462可以被耦合以从麦克风1465接收音频输入，所述麦克风1465在实施例中可以经由双阵列麦克风（诸如数字麦克风阵列）来实现以提供高质量音频输入以使得能够实现系统内的各种操作的语音激活的控制。还注意到，可以将音频输出从放大器/编解码器 1462提供到耳机插口1464。尽管在图14的实施例中以这些特定组件示出，但要理解的是本发明的范围在这方面不被限制。
可以以许多不同的系统类型来实现实施例。现在参考图15，示出了根据本发明的实施例的系统的框图。如图15中所示，多处理器系统1500是点对点互连系统，并且包括经由点对点互连1550耦合的第一处理器1570和第二处理器1580。如图15中所示，处理器1570和1580中的每一个可以是多核处理器，其包括第一和第二处理器核（即，处理器核1574a和1574b以及处理器核1584a和1584b），尽管在处理器中潜在地可以存在更多的核。每一个处理器可以包括PCU或其他功率管理逻辑以执行如本文所述的基于处理器的功率管理。
又参考图15，第一处理器1570还包括存储器控制器中心（MCH）1572和点对点（P-P）接口1576和1578。类似地，第二处理器1580包括MCH 1582以及P-P接口1586和1588。如图15中所示，MCH 1572和1582将处理器耦合到相应的存储器，即存储器1532和存储器1534，所述存储器可以是本地附接到相应处理器的系统存储器（例如，DRAM）的部分。此外，MCH 1572和1582中的每一个可以包括备用逻辑和节流逻辑以执行如本文所述的动态存储器跳转和/或存储器热节流。第一处理器1570和第二处理器1580可以分别经由P-P互连1562和1564耦合到芯片组1590。如图15中所示，芯片组1590包括P-P接口1594和1598。
此外，芯片组1590包括通过P-P互连1539将芯片组1590与高性能图形引擎1538耦合的接口1592。继而，芯片组1590可以经由接口1596耦合到第一总线1516。如图15中所示，各种输入/输出（I/O）设备1514可以耦合到第一总线1516连同总线桥1518，所述总线桥1518将第一总线1516耦合到第二总线1520。在一个实施例中，各种设备可以耦合到第二总线1520，所述各种设备包括例如键盘/鼠标1522、通信设备1526和可以包括代码1530的数据存储单元1528（诸如盘驱动器或其他大容量存储设备）。另外，音频I/O 1524可以耦合到第二总线1520。实施例可以被合并到其他类型的系统中，所述其他类型的系统包括移动设备，诸如智能蜂窝电话、平板计算机、笔记本、Ultrabook™等。
现在参考图16A，其示出了根据实施例的系统的一部分的框图。如图16A中所示，系统1600的一部分包括系统存储器1610的多个存储器设备和存储器控制器1630，所述存储器控制器1630可以是SoC或其他处理器的集成存储器控制器（在图16A中未示出处理器的剩余部分）。如所见的，系统存储器1610可以用多个单独的DIMM来实现，所述DIMM包括第一主DIMM 1612a和第二主DIMM 1612b以及第一备用DIMM 1614a和第二备用DIMM 1614b。这些存储器设备中的每一个可以包括被配置成传送一个或多个热传感器和超温条件的逻辑，所述超温条件可以作为对应存储器事件（MEM_EVENT#）而发送到存储器互连的门逻辑（GTL）1625，所述存储器互连将存储器1610耦合到IMC 1630。GTL 1625可以是将多个DIMM与存储器控制器1630耦合的门电路。此外，在实现方式中，热信息可以被传送到基板管理控制器1620，其中系统1600具有多服务器环境，诸如服务器平台。注意到，在一些情况下，基板管理控制器1620可以被配置成执行平台级热管理（例如，经由板载风扇设备的动作），以使得本文所述的动态存储器跳转仅在平台级热管理变得不足以将存储器温度维持在期望的容限内（例如，在风扇以其最大速度操作的情况下，超过所述最大速度，风扇不能提供进一步冷却）之后发生。
又参考图16A，存储器控制器1630被耦合以从对应存储器设备接收存储器事件的指示。当给定热事件被传送时，可以在与给定存储器设备相关联的对应漏桶计数器1632内发生活动。如以下将进一步讨论的，漏桶计数器1632可以被配置成测量在向备用逻辑1634触发阈值事件之前可以允许发生的温度漂移的持续时间。在各种实施例中，备用逻辑1634包括被配置成执行备用故障转移、状态管理和DIMM温度监视的关联的逻辑/电路。
为了确定存储器温度，实施例利用DIMM上的温度传感器（TSOD），热信息可以从所述TSOD获得并被存储器控制器或其他逻辑使用。在一些实现方式中，DIMM可以包括附加（非地址/数据）引脚以报告超温条件。此外，存储器设备可以被配置有逻辑，所述逻辑被编程为当检测到超温条件时（诸如每当TSOD温度超过阈值时）在这些引脚上发信号通知事件。在实施例中，这些附加热信号可以使用边带机制（例如I2C总线）从DIMM传送到存储器控制器。在不同的实施例中，备用逻辑1634或者读取存储器设备上的热传感器，或者每当发生超温条件时被中断。
如图16A中所见，备用逻辑1634包括执行如本文所述的地址重映射的重映射逻辑1635。备用逻辑1634可以使用如当给定漏桶计数器1632的计数值超过阈值时接收的温度阈值事件来激活，这指示对应存储器设备已经超过热阈值达阈值持续时间。此外，多个跳转计数器1636可以耦合到备用逻辑1634。在不同的实现方式中，可以存在单个全局跳转计数器，或者可以提供多个跳转计数器，每一个与给定的存储器设备相关联。在任一情况中，跳转计数器1636被配置成维持在对应主存储器设备和备用存储器设备之间发生的动态跳转的计数。当已经发生给定阈值计数的这样的动态跳转时，备用逻辑1634可以与节流逻辑1650通信，所述节流逻辑1650可以被配置成当达到该阈值时执行存储器事务的节流以使得进一步冷却能够在存储器设备内发生，在此时跳转操作终止，并且作为节流的结果性能影响开始。
如进一步在图16A中所图示的，地址解码器1642耦合到备用逻辑1634，并且进一步耦合到存储器事务队列1652，所述存储器事务队列1652可以存储要被发送到存储器的待决存储器事务。如所看见的，当指示节流时，节流信号从节流逻辑1650发送到存储器事务队列1652以使得节流能够发生。为了实施与处理器的其他部分的通信，存储器控制器1630还可以包括CPU接口1640。继而，CPU接口1640耦合到地址解码器1642，所述地址解码器对地址进行解码并且与备用逻辑1634和存储器事务队列1652对接。
重映射逻辑1635被配置成例如基于是否设置内部标志以及启用备用特征而将传入存储器请求重定向到主设备或备用设备。备用逻辑1634可以被配置成当不活动时将备用DIMM维持在低功率状态。在实施例中，备用逻辑1634可以执行备用拷贝流以当从主跳转到备用时将主DIMM的内容拷贝到备用DIMM。当执行反向跳转时，拷贝操作在反向方向（即，备用到主）进行类似的操作。前向和反向备用操作一起构成单片存储器跳转操作。
在实施例中，故障预测可以经由温度阈值和漏桶计数器来执行，其二者可编程成允许平台确定备用热行列或DIMM的适当时间。为了实现这一点，处理器可以实现每个DIMM或行列一个漏桶计数器以测量温度漂移和每DIMM或行列一个温度阈值。当行列温度超过阈值时，漏桶计数器增加，并且当行列温度返回到低于阈值时，漏桶计数器制止。因而，漏桶计数器有效地测量在其内温度漂移允许发生或被容忍的持续时间。如果行列温度在大于漏桶编程值的持续时间内保持高于编程的阈值，则发信号通知热事件。当对应设备温度低于计及迟滞的阈值时，漏桶计数器开始使持续时间计数器泄露。尽管在图16A的实施例中以该高级示出，但要理解的是变型和替换方案是可能的。
根据图16B中所示的实际工作负载温度分布以及主DIMM/通道和辅DIMM/通道的实际工作负载温度分布的比较，图16B是图示使用本发明的实施例的操作的定时图，在主DIMM/通道和辅DIMM/通道之间的切换活动角色实现低于存储器温度阈值MEMHOT的总体冷却器存储器子系统。更具体地，图16B示出针对工作负载的实际温度分布和虚拟温度分布，所述虚拟温度分布是当工作负载在设备之间动态跳转时针对主存储器设备和辅存储器设备的总体温度的卷积。为了防止反应性跳转，监视窗口被配置成对应于每个漏桶计数器的计数（表示为图16B中的观察点A处的Lc）。每当当前活动的存储器上的工作负载引起高于MEMHOT（热阈值）的漂移时，该观察窗口发生。如果漂移维持达大于Lc的持续时间，则存储在主存储器中的数据跳转到辅存储器以便使主存储器冷却以维持总体温度分布低于MEMHOT。还如图16B中所见，如果高于MEMHOT的漂移仅如观察点B处观察到的那样简短（例如，在“热突发”期间），则数据不跳转，从而优化总体性能。因而，在图16B中仅发生从主到辅并回到主的存储器跳转的单个完全循环。
现在参考图17，其示出了根据实施例的方法的流程图。更具体地，图17示出可以在存储器初始化期间由系统软件（例如BIOS）执行的方法1700，诸如可以在BIOS的上电自测试（POST）部分中发生，以确定是否启用本文所述的温度感知存储器跳转技术。如所见，方法1700通过确定是否启用温度感知跳转技术而开始（菱形1710），例如，如通过参考配置储存器中的信息而确定（进一步关于图18描述）。如果是这样的，则控制传递到块1720，其中可以执行存储器发现操作。更具体地，在该操作中，可以确定存储器配置以及每个存储器设备和每个通道的品牌和类型。接下来，控制传递到块1730，其中可以验证/选择和配置一个或多个备用DIMM或行列。在实施例中，可以通过将系统内的最大DIMM或行列选择为备用存储器设备来实现备用存储器的该选择。当然，选择的其他方式是可能的。
又参考图17，接下来控制传递到块1740，其中可以配置系统存储器映射。注意到控制还直接从菱形1710传递到此，如果确定不启用温度感知存储器跳转技术的话。
又参考图17，控制接下来传递到块1750，其中可以配置存储器热节流逻辑。如上所述，这样的逻辑可以存在于集成存储器控制器内。最后，在块1760处，启用存储器。要理解的是虽然在图17的实施例中以该高级示出，但如本文所述的初始化存储器和启用存储器跳转的许多变型和替换方案是可能的。
在实施例中，可以由存储在图18中图示的控制和状态寄存器对中的信息来控制存储器跳转。配置储存器1800存储控制和状态寄存器集合，其向软件接口以提供如本文所述的初始化、配置和监视动态跳转。如所见，配置储存器1800包括存储器跳转配置寄存器1810和存储器跳转状态寄存器1820，其中每一个包括存储不同值的多个字段。在实施例中，可以由系统软件（例如，BIOS或OS）和/或在用户控制下设置针对配置储存器的字段或参数的值。继而，状态寄存器1820的状态值可以被本文所述的各种逻辑用来执行存储器备用操作。在一些实施例中，在包括多个存储器控制器（并且因而可以存在多个备用逻辑、计数器等）的实现方式中可以存在每IMC的控制和状态寄存器对。
现在参考表1，示出了根据实施例的配置和状态寄存器的示例性字段和字段值。
表1
。
现在参考图19，示出了根据本发明的实施例的用于执行动态存储器跳转的方法的流程图。如图19中所示，在块1905处，可以至少部分地由集成存储器控制器内的备用逻辑执行的方法1900通过将跳转计数初始化到预定值（例如，零）而开始。接下来，控制传递到块1910，其中可以监视DIMM温度。注意到，在不同实现方式中，监视可以采取不同的形式。例如，在一个实施例中，IMC以预定周期性监视主（活动）DIMM上的TSOD以确定是否特定主DIMM上的报告的TSOD温度值超过可编程阈值。
接下来，在菱形1915处，可以确定DIMM温度是否超过热阈值。如果是这样的，则控制传递到块1920，其中可以开始漏桶计数器。注意到在实施例中，BIOS用在其内测量DIMM温度漂移的最大允许持续时间来对漏桶阈值进行编程。接下来控制传递到菱形1925以确定漏桶计数器值是否超过漏桶阈值。如果不是这样的话，则控制传递到菱形1950以确定温度是否仍超过温度阈值，并且如果是这样，则控制传递到块1960，其中漏桶计数器可以增加。这样的操作可以在循环中发生，直到漏桶计数器超过阈值为止。因此，IMC监视主（活动）DIMM上的TSOD并且增加漏桶计数器以测量超过热阈值的温度漂移的持续时间。以此方式，IMC最初计及迟滞。
一旦已经做出迟滞相关的调整，并且发现温度漂移持续高于编程的漏桶阈值持续时间，则触发热跳转备用事件。更具体地，当在菱形1925处确定漏桶计数器值超过阈值时，控制传递到菱形1930，以确定跳转计数是否超过最大跳转计数值。如果不是这样，则热跳转备用操作发生，在块1970开始，其中信号被发送到备用逻辑以发起存储器跳转。在实施例中，当温度超过温度阈值并且保持持续达编程的持续时间，则IMC可以设置对应状态寄存器中（例如针对热行列）的跳转指示器，以生成系统管理中断（SMI）。在实施例中，该指示器一旦被设置就保持设置直到被BIOS清除为止。
在实施例中，SMI或机器检查异常（MCE）可以被引起以触发该跳转备用事件。例如，SMI可以触发SMI处理器以在BIOS中执行某些跳转操作和/或为了执行事件记录的目的而告知系统软件。在某些实施例中，在发生基于温度的热跳转事件时生成信号（例如SMI/MCE）允许系统软件在跳转操作之前使受影响的存储器或其他硬件的部分静默，如果需要的话。
又进一步，使用机器检查异常，可以告知OS即将到来的跳转以使得OS能够选择要被选择以用于交换的较大存储器设备内的某些存储器区域，以使得可以避免将存储在存储器中的所有数据从主动态跳转到辅所引致的开销。例如，在一些实施例中，OS可以提供关于数据的一个或多个关键区域的信息，以使得相对大的存储器设备（例如，1太字节（TB）DIMM）的仅一小部分可以实际上响应于存储器跳转而转移。
在块1975处，发生各种操作以执行备用操作，以使得主存储器设备的内容被转移到辅存储器设备，并且地址被重映射。在实施例中，备用操作可以包括以下。在BIOS或OS从SMI/MCE处理机返回，并且BIOS已经静默其他硬件之后，发起从主DIMM到备用DIMM的备用拷贝操作。未来的访问也被重映射到备用DIMM。此后，主DIMM被置于电气空闲状态。然后，备用DIMM被设置成活动状态。在一些实施例中，可选信号（例如，SMI/MCE）可以被发送到系统软件以用于错误处理等。
又参考图19，在块1980处，交换主存储器和辅存储器的标识，并且在块1985处跳转计数增加。因而，在此时，两个存储器设备的身份已经交换，并且控制返回（在跳转计数增加之后）到块1910以开始监视备用DIMM的温度。
注意到，如果在菱形1950处确定存储器温度不再超过阈值水平，则控制传递到块1955，其中IMC泄漏漏桶计数器或减少漏桶计数器，在其中温度漂移不维持高于阈值温度达编程阈值持续时间的情况下。控制从块1955传递到菱形1965以确定漏桶计数器是否等于预定值（例如，零）。如果是这样，则控制返回到块1910。如果漏桶计数器不等于零，则控制传递到以上讨论的菱形1925。
注意到，一旦备用DIMM温度达到温度漂移阈值达长于编程漏桶阈值持续时间，则可以执行反向备用操作（其中，具有主和辅的角色的以上操作序列反向）。注意到，当该反向跳转发生时，跳转计数器增加。还注意到，备用跳转操作可以被重复，无论何时持续性温度漂移条件发生时。
又参考图19，如果在菱形1930处跳转计数器计数达到可编程阈值MAX_HOP（指示异常热条件跨多个热跳转持续），则控制传递到块1935，其中信号被发送到例如存储器控制器内的节流逻辑以触发热节流，并且进一步在块1940处，可以重置与热跳转相关联的各种计数值。注意到，在块1935处，除了用于热节流的信令之外，还可以执行禁用另外动态存储器跳转的各种操作。在实施例中，这样的操作可以包括：禁用备用逻辑；静默主装置中的存储器内容；将一个或多个备用DIMM设置成电气空闲状态；去激活（de-activate）一个或多个备用设备；以及最终将信号发送到热节流逻辑以使得未来的热漂移要由热节流逻辑处理。虽然在图19中示出有该细节，但要理解的是本发明的范围在这方面不被限制，并且变型和替换方案是可能的。
在各种实施例中，用户输入可以用于实现存储器设备的有效热控制。在实施例中，这样的用户输入可以包括跳转计数、阈值热温度以及热监视时间。本文所述的动态存储器跳转技术可以使用这些输入来确定是否以及何时在存储器设备（备用和主要的）之间跳转存储器内容以处理温度问题以便防止由于事务的热节流而引起的对存储器的性能损失。
以下示例关于另外的实施例。
在一个示例中，一种处理器包括：执行指令的至少一个核；以及耦合到至少一个核的存储器控制器。所述存储器控制器可以包括备用逻辑以响应于第一存储器设备的温度超过热阈值而引起存储在耦合到处理器的第一存储器设备上的数据到耦合到处理器的第二存储器设备的动态转移。
在示例中，所述存储器控制器还包括多个第一计数器，每一个与耦合到处理器的存储器设备相关联并且对关联的存储器设备的温度超过热阈值的持续时间进行计数。
在示例中，所述备用逻辑要进一步在与第一存储器设备相关联的多个第一计数器中的第一计数器超过第二阈值时引起动态转移。
在示例中，所述存储器控制器还包括第二计数器，其对动态转移已经在第一和第二存储器设备之间发生的次数进行计数。所述备用逻辑可以在发生动态转移时更新第二计数器。
在示例中，所述备用逻辑响应于第二计数器超过第三阈值而禁用动态转移以及引起第一存储器设备被节流。
在示例中，配置寄存器可以被配置成存储热阈值和第三阈值，并且可以被系统软件设置。
在示例中，状态寄存器可以被配置成存储指示备用逻辑是否是活动的第一状态指示器以及指示是否已经发生至少一个动态转移的第二状态指示器。
在示例中，第二存储器设备包括备用存储器设备，并且所述存储器控制器要在动态转移之前引起第二存储器设备处于低功率状态中。
在示例中，所述备用逻辑还要：将存储器访问从第一存储器设备重映射到第二存储器设备；将第一存储器设备置于电气空闲状态；以及将第二存储器设备设置成活动状态。
注意到，以上处理器可以使用各种装置来实现。
在示例中，所述处理器包括合并在用户设备启用触摸的设备中的SoC。
在另一个示例中，一种系统包括显示器和存储器，并且包括以上示例中的一个或多个的处理器。
在另一个示例中，一种方法包括：在耦合到处理器的第一存储器设备的温度超过热阈值的同时更新第一计数器；以及响应于第一计数器超过第一阈值而在处理器上的应用的运行时间期间引起耦合到处理器的第一存储器设备和第二存储器设备之间的信息的交换。
在示例中，所述方法还包括将第一存储器设备内的第一地址重映射到第二存储器设备内的第二地址。
在示例中，所述方法还包括响应于所述交换而更新第二计数器；以及响应于第二计数器超过第二阈值而防止在第一和第二存储器设备之间的进一步交换。在示例中，防止进一步交换包括：静默第一存储器设备中的信息；将第二存储器设备设置成电气空闲状态；以及去激活第二存储器设备。
在示例中，所述方法还包括响应于第二计数器超过第二阈值而使第一和第二存储器设备的至少一个节流。
在示例中，所述方法还包括如果第一存储器设备的温度超过热阈值，则在第一方向更新第一计数器；以及如果第一存储器设备的温度不超过热阈值，则在第二方向更新第一计数器。
在示例中，所述方法还包括：用热阈值和第一阈值来对配置寄存器进行配置；以及响应于信息交换而更新状态寄存器的第一字段以指示已经在第一和第二存储器设备之间发生至少一个信息交换。
在另一个示例中，一种包括指令的计算机可读介质要执行以上示例中的任一个的方法。
在另一个示例中，一种设备包括用于执行以上示例中的任一个的方法的装置。
在另一个示例中，一种系统包括：具有执行指令的至少一个核以及与系统存储器对接的存储器控制器的处理器，所述存储器控制器包括动态跳转逻辑，其在系统存储器的第一部分的温度超过阈值温度达长于阈值持续时间时使得存储在系统存储器的第一部分中的数据能够被动态转移到系统存储器的第二部分；以及包括第一部分和第二部分的系统存储器。
在示例中，系统存储器的第一部分包括主存储器设备，并且系统存储器的第二部分包括辅存储器设备，并且系统存储器的第二部分要在系统存储器的第一部分超过阈值温度达长于阈值持续时间时被激活，以及否则要处于低功率状态中。
在示例中，所述动态跳转逻辑要在系统存储器的第一部分超过阈值温度达长于阈值持续时间时被激活，以及否则要处于低功率状态中。
要理解的是，以上示例的各种组合是可能的。
实施例可以用于许多不同类型的系统中。例如，在一个实施例中，通信设备可以被布置成执行本文所述的各种方法和技术。当然，本发明的范围不限于通信设备，并且代替地其他实施例可以针对用于处理指令的其他类型的装置或包括指令的一个或多个机器可读介质，所述指令响应于在计算设备上运行而引起设备执行本文所述的方法和技术中的一个或多个。
实施例可以以代码来实现，并且可以被存储在非临时性存储介质上，所述非临时性存储介质具有存储在其上的指令，所述指令可以用于将系统编程为执行所述指令。所述存储介质可以包括但不限于任何类型的盘（包括软盘、光盘、固态驱动器（SSD）、压缩盘只读存储器（CD-ROM）、压缩盘可重写器（CD-RW）和磁光盘）、半导体设备（诸如只读存储器（ROM）、诸如动态随机存取存储器（DRAM）、静态随机存取存储器（SRAM）之类的随机存取存储器（RAM）、可擦除可编程只读存储器（EPROM）、闪速存储器、电可擦除可编程只读存储器（EEPROM）、磁卡或光卡）或者适合于存储电子指令的任何其他类型的介质。
虽然已经关于有限数目的实施例描述了本发明，但本领域技术人员将领会到各种修改及根据其的变型。意图在于随附权利要求涵盖如落入该本发明的真实精神和范围内的所有这样的修改和变型。

Claims (25)

1.一种处理器，包括：
执行指令的至少一个核；以及
耦合到至少一个核的存储器控制器，所述存储器控制器包括备用逻辑以响应于第一存储器设备的温度超过热阈值而引起存储在耦合到处理器的第一存储器设备上的数据到耦合到处理器的第二存储器设备的动态转移。
2.根据权利要求1所述的处理器，其中所述存储器控制器还包括多个第一计数器，每一个与耦合到处理器的存储器设备相关联并且对关联的存储器设备的温度超过热阈值的持续时间进行计数。
3.根据权利要求2所述的处理器，其中，所述备用逻辑要进一步在与第一存储器设备相关联的多个第一计数器中的第一计数器超过第二阈值时引起动态转移。
4.根据权利要求2所述的处理器，还包括第二计数器，其对动态转移已经在第一和第二存储器设备之间发生的次数进行计数。
5.根据权利要求4所述的处理器，其中所述备用逻辑要在发生动态转移时更新第二计数器。
6.根据权利要求4所述的处理器，其中所述备用逻辑响应于第二计数器超过第三阈值而要禁用动态转移以及引起第一存储器设备被节流。
7.根据权利要求6所述的处理器，还包括存储热阈值和第三阈值的配置寄存器，其中所述配置寄存器要被系统软件设置。
8.根据权利要求7所述的处理器，还包括状态寄存器，其存储指示备用逻辑是否是活动的第一状态指示器以及指示是否已经发生至少一个动态转移的第二状态指示器。
9.根据权利要求1所述的处理器，其中第二存储器设备包括备用存储器设备，并且其中所述存储器控制器要在动态转移之前引起第二存储器设备处于低功率状态中。
10.根据权利要求1所述的处理器，其中所述备用逻辑还要：
将存储器访问从第一存储器设备重映射到第二存储器设备；
将第一存储器设备置于电气空闲状态中；以及
将第二存储器设备设置成活动状态。
11.一种方法，包括：
在耦合到处理器的第一存储器设备的温度超过热阈值的同时更新第一计数器；以及
响应于第一计数器超过第一阈值而在处理器上的应用的运行时间期间引起耦合到处理器的第一存储器设备和第二存储器设备之间的信息的交换。
12.根据权利要求11所述的方法，还包括将第一存储器设备内的第一地址重映射到第二存储器设备内的第二地址。
13.根据权利要求11所述的方法，还包括：
响应于所述交换而更新第二计数器；以及
响应于第二计数器超过第二阈值而防止在第一和第二存储器设备之间的进一步交换。
14.根据权利要求13所述的方法，其中防止进一步交换包括：
静默第一存储器设备中的信息；
将第二存储器设备设置成电气空闲状态；以及
去激活第二存储器设备。
15.根据权利要求13所述的方法，还包括响应于第二计数器超过第二阈值而使第一和第二存储器设备的至少一个节流。
16.根据权利要求11所述的方法，还包括如果第一存储器设备的温度超过热阈值，则以第一方向更新第一计数器；以及如果第一存储器设备的温度不超过热阈值，则以第二方向更新第一计数器。
17.根据权利要求11所述的方法，还包括：
用热阈值和第一阈值来对配置寄存器进行配置；以及
响应于信息交换而更新状态寄存器的第一字段以指示已经在第一和第二存储器设备之间发生至少一个信息交换。
18.包括多个指令的至少一个机器可读介质，所述多个指令响应于在计算设备上被运行而引起计算设备执行根据权利要求11至17中任一项所述的方法。
19.一种用于处理指令的设备，所述指令被配置成执行权利要求11至17中任一项所述的方法。
20.一种系统，包括：
具有执行指令的至少一个核以及与系统存储器对接的存储器控制器的处理器，所述存储器控制器包括动态跳转装置，其用于在系统存储器的第一部分的温度超过阈值温度达长于阈值持续时间时使得存储在系统存储器的第一部分中的数据能够被动态转移到系统存储器的第二部分；以及
系统存储器。
21.根据权利要求20所述的系统，其中系统存储器的第一部分包括主存储器设备，并且系统存储器的第二部分包括辅存储器设备。
22.根据权利要求21所述的系统，其中系统存储器的第二部分要在系统存储器的第一部分超过阈值温度达长于阈值持续时间时被激活，以及否则要处于低功率状态中。
23.根据权利要求20所述的系统，其中所述动态跳转装置要在系统存储器的第一部分超过阈值温度达长于阈值持续时间时被激活，以及否则要处于低功率状态中。
24.根据权利要求20所述的系统，其中所述处理器还包括存储阈值温度和阈值持续时间的配置寄存器。
25.根据权利要求24所述的系统，其中所述处理器还包括状态寄存器，所述状态寄存器具有指示已经在系统存储器的第一部分和第二部分之间发生至少一个动态跳转交换的第一字段。
CN201580038580.6A 2014-08-15 2015-06-26 控制系统存储器的温度 Active CN106489108B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/460533 2014-08-15
US14/460,533 US9760136B2 (en) 2014-08-15 2014-08-15 Controlling temperature of a system memory
PCT/US2015/037879 WO2016025090A1 (en) 2014-08-15 2015-06-26 Controlling temperature of a system memory

Publications (2)

Publication Number Publication Date
CN106489108A true CN106489108A (zh) 2017-03-08
CN106489108B CN106489108B (zh) 2020-08-11

Family

ID=55302212

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580038580.6A Active CN106489108B (zh) 2014-08-15 2015-06-26 控制系统存储器的温度

Country Status (5)

Country Link
US (2) US9760136B2 (zh)
EP (1) EP3180670B1 (zh)
KR (1) KR101908246B1 (zh)
CN (1) CN106489108B (zh)
WO (1) WO2016025090A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109445527A (zh) * 2018-12-21 2019-03-08 李银花 平板电脑数据转存系统
CN109739279A (zh) * 2018-12-26 2019-05-10 深圳云天励飞技术有限公司 温度控制方法、装置、电子设备及存储介质
CN112965866A (zh) * 2021-03-04 2021-06-15 山东英信计算机技术有限公司 一种自动筛选内存条耐温范围的方法
CN113168294A (zh) * 2018-12-18 2021-07-23 美光科技公司 基于一或多个应力的数据存储组织

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110265982A1 (en) * 2010-04-29 2011-11-03 International Business Machines Corporation Controlling coolant flow to multiple cooling units in a computer system
US9342443B2 (en) 2013-03-15 2016-05-17 Micron Technology, Inc. Systems and methods for memory system management based on thermal information of a memory system
US20160062421A1 (en) * 2014-09-03 2016-03-03 Lenovo (Singapore) Pte. Ltd. Device side initiated thermal throttling
US10817398B2 (en) 2015-03-09 2020-10-27 Vapor IO Inc. Data center management via out-of-band, low-pin count, external access to local motherboard monitoring and control
WO2017172099A1 (en) * 2016-03-31 2017-10-05 Intel Corporation Method, system, and apparatus for an improved memory error prediction scheme
TWI599873B (zh) * 2016-11-18 2017-09-21 廣達電腦股份有限公司 電子裝置以及電子裝置之溫度值處理方法
US10591965B2 (en) 2017-01-20 2020-03-17 Qualcomm Incorporated System and method for context-aware thermal management and workload scheduling in a portable computing device
US10768847B2 (en) 2017-07-07 2020-09-08 Dell Products, L.P. Persistent memory module and method thereof
US10824363B2 (en) * 2017-07-07 2020-11-03 Dell Products, L.P. System and method of characterization of a system having persistent memory
US11551990B2 (en) * 2017-08-11 2023-01-10 Advanced Micro Devices, Inc. Method and apparatus for providing thermal wear leveling
US11742038B2 (en) * 2017-08-11 2023-08-29 Advanced Micro Devices, Inc. Method and apparatus for providing wear leveling
US10216236B1 (en) 2017-08-31 2019-02-26 Snap Inc. Systems and methods for temperature management in wearable devices
CN109328340B (zh) * 2017-09-30 2021-06-08 华为技术有限公司 内存故障的检测方法、装置和服务器
US11544168B2 (en) * 2017-10-30 2023-01-03 SK Hynix Inc. Memory system
KR102414047B1 (ko) 2017-10-30 2022-06-29 에스케이하이닉스 주식회사 통합 메모리 디바이스 및 그의 동작 방법
KR101940223B1 (ko) 2018-03-02 2019-04-11 (주)씨앤씨테크 서버 컴퓨터용 메모리 테스트를 위한 온도제어장치
US10854242B2 (en) * 2018-08-03 2020-12-01 Dell Products L.P. Intelligent dual inline memory module thermal controls for maximum uptime
US11132037B2 (en) 2018-09-06 2021-09-28 Micron Technology, Inc. Operating temperature management of a memory sub-system
US20200097055A1 (en) * 2018-09-21 2020-03-26 Quanta Computer Inc. Thermal management via operating system
US10929062B2 (en) 2018-11-07 2021-02-23 International Business Machines Corporation Gradually throttling memory due to dynamic thermal conditions
KR20190104868A (ko) 2019-01-09 2019-09-11 (주)씨앤씨테크 서버 컴퓨터용 메모리 테스트를 위한 온도제어장치
US11481265B2 (en) * 2019-06-06 2022-10-25 Micron Technology, Inc. Persistent health monitoring for volatile memory systems
US20210181820A1 (en) * 2019-12-17 2021-06-17 Advanced Micro Devices, Inc. Processor skin temperature power management based on multiple external sensors
US11144421B2 (en) * 2019-12-31 2021-10-12 Micron Technology, Inc. Apparatus with temperature mitigation mechanism and methods for operating the same
US11755475B2 (en) * 2020-01-31 2023-09-12 Dell Products L.P. System and method for utilizing enhanced thermal telemetry for differential storage of data on a memory module
US20200409880A1 (en) * 2020-09-16 2020-12-31 Intel Corporation System, apparatus and method for controlling traffic in a fabric
US11892928B2 (en) 2020-12-28 2024-02-06 Western Digital Technologies, Inc. Delayed thermal throttling and associated data routing techniques
KR102283902B1 (ko) 2021-02-17 2021-08-02 주식회사 리빙케어 서버 컴퓨터용 메모리 모듈의 온도 데이터 검출방법
US11836103B1 (en) 2021-11-16 2023-12-05 Amazon Technologies, Inc. Traffic separation in a multi-chip system
US11880327B1 (en) * 2021-12-07 2024-01-23 Amazon Technologies, Inc. Non-coherent and coherent connections in a multi-chip system
KR20230108445A (ko) * 2022-01-11 2023-07-18 에스케이하이닉스 주식회사 듀얼 인라인 메모리 모듈 및 듀얼 인라인 메모리 모듈의 동작방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101813965A (zh) * 2009-01-14 2010-08-25 国际商业机器公司 管理存储器的热条件
CN103176748A (zh) * 2011-12-05 2013-06-26 希捷科技有限公司 基于环境的设备操作
US20130290600A1 (en) * 2012-04-25 2013-10-31 Sandisk Technologies Inc. Data storage based upon temperature considerations
CN103810110A (zh) * 2012-11-13 2014-05-21 索尼公司 存储器控制装置、存储器系统和信息处理系统
CN103890724A (zh) * 2011-08-19 2014-06-25 株式会社东芝 信息处理设备、用于控制信息处理设备的方法、存储控制工具的非临时记录介质、主机装置、存储性能评估工具的非临时记录介质、以及用于外部存储装置的性能评估方法

Family Cites Families (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5163153A (en) 1989-06-12 1992-11-10 Grid Systems Corporation Low-power, standby mode computer
US5522087A (en) 1994-03-22 1996-05-28 Verifone Inc. System for selectively operating in different modes depending upon receiving signal from a host computer within a time window upon power up
US5590341A (en) 1994-09-30 1996-12-31 Intel Corporation Method and apparatus for reducing power consumption in a computer system using ready delay
US5621250A (en) 1995-07-31 1997-04-15 Ford Motor Company Wake-up interface and method for awakening an automotive electronics module
US5931950A (en) 1997-06-17 1999-08-03 Pc-Tel, Inc. Wake-up-on-ring power conservation for host signal processing communication system
US5953685A (en) * 1997-11-26 1999-09-14 Intel Corporation Method and apparatus to control core logic temperature
US6823516B1 (en) 1999-08-10 2004-11-23 Intel Corporation System and method for dynamically adjusting to CPU performance changes
US7010708B2 (en) 2002-05-15 2006-03-07 Broadcom Corporation Method and apparatus for adaptive CPU power management
US7539885B2 (en) 2000-01-13 2009-05-26 Broadcom Corporation Method and apparatus for adaptive CPU power management
JP2001318742A (ja) 2000-05-08 2001-11-16 Mitsubishi Electric Corp コンピュータシステムおよびコンピュータ読み取り可能な記録媒体
KR100361340B1 (ko) 2000-05-15 2002-12-05 엘지전자 주식회사 씨피유 클럭 제어 방법
US6792392B1 (en) 2000-06-30 2004-09-14 Intel Corporation Method and apparatus for configuring and collecting performance counter data
US6748546B1 (en) 2000-09-26 2004-06-08 Sun Microsystems, Inc. Method and apparatus for reducing power consumption
US6829713B2 (en) 2000-12-30 2004-12-07 Intel Corporation CPU power management based on utilization with lowest performance mode at the mid-utilization range
US7058824B2 (en) 2001-06-15 2006-06-06 Microsoft Corporation Method and system for using idle threads to adaptively throttle a computer
US20030061383A1 (en) 2001-09-25 2003-03-27 Zilka Anthony M. Predicting processor inactivity for a controlled transition of power states
US7111179B1 (en) 2001-10-11 2006-09-19 In-Hand Electronics, Inc. Method and apparatus for optimizing performance and battery life of electronic devices based on system and application parameters
US6996728B2 (en) 2002-04-26 2006-02-07 Hewlett-Packard Development Company, L.P. Managing power consumption based on utilization statistics
US7051227B2 (en) 2002-09-30 2006-05-23 Intel Corporation Method and apparatus for reducing clock frequency during low workload periods
US6898689B2 (en) 2002-11-15 2005-05-24 Silicon Labs Cp, Inc. Paging scheme for a microcontroller for extending available register space
US7043649B2 (en) 2002-11-20 2006-05-09 Portalplayer, Inc. System clock power management for chips with multiple processing modules
US6971033B2 (en) 2003-01-10 2005-11-29 Broadcom Corporation Method and apparatus for improving bus master performance
KR20050115227A (ko) 2003-01-23 2005-12-07 유니버시티 오브 로체스터 다중 클록 도메인 마이크로프로세서
JP4061492B2 (ja) 2003-02-10 2008-03-19 ソニー株式会社 情報処理装置および消費電力制御方法
US7093147B2 (en) 2003-04-25 2006-08-15 Hewlett-Packard Development Company, L.P. Dynamically selecting processor cores for overall power efficiency
US7272732B2 (en) 2003-06-30 2007-09-18 Hewlett-Packard Development Company, L.P. Controlling power consumption of at least one computer system
TW200502847A (en) 2003-07-08 2005-01-16 Benq Corp Control device and method for reducing number of interrupts in a processor
US7146514B2 (en) 2003-07-23 2006-12-05 Intel Corporation Determining target operating frequencies for a multiprocessor system
US7272730B1 (en) 2003-07-31 2007-09-18 Hewlett-Packard Development Company, L.P. Application-driven method and apparatus for limiting power consumption in a processor-controlled hardware platform
US7194643B2 (en) 2003-09-29 2007-03-20 Intel Corporation Apparatus and method for an energy efficient clustered micro-architecture
US7770034B2 (en) 2003-12-16 2010-08-03 Intel Corporation Performance monitoring based dynamic voltage and frequency scaling
US7318130B2 (en) 2004-06-29 2008-01-08 Intel Corporation System and method for thermal throttling of memory modules
US20070156992A1 (en) 2005-12-30 2007-07-05 Intel Corporation Method and system for optimizing latency of dynamic memory sizing
US7451333B2 (en) 2004-09-03 2008-11-11 Intel Corporation Coordinating idle state transitions in multi-core processors
US9001801B2 (en) 2004-09-07 2015-04-07 Broadcom Corporation Method and system for low power mode management for complex Bluetooth devices
US7941585B2 (en) 2004-09-10 2011-05-10 Cavium Networks, Inc. Local scratchpad and data caching system
US7426648B2 (en) 2004-09-30 2008-09-16 Intel Corporation Global and pseudo power state management for multiple processing elements
US7434073B2 (en) 2004-11-29 2008-10-07 Intel Corporation Frequency and voltage scaling architecture
US7502948B2 (en) 2004-12-30 2009-03-10 Intel Corporation Method, system, and apparatus for selecting a maximum operation point based on number of active cores and performance level of each of the active cores
US8041967B2 (en) 2005-02-15 2011-10-18 Hewlett-Packard Development Company, L.P. System and method for controlling power to resources based on historical utilization data
US7454632B2 (en) 2005-06-16 2008-11-18 Intel Corporation Reducing computing system power through idle synchronization
US7430673B2 (en) 2005-06-30 2008-09-30 Intel Corporation Power management system for computing platform
US8301868B2 (en) 2005-09-23 2012-10-30 Intel Corporation System to profile and optimize user software in a managed run-time environment
US20070079294A1 (en) 2005-09-30 2007-04-05 Robert Knight Profiling using a user-level control mechanism
US20070106827A1 (en) 2005-11-08 2007-05-10 Boatright Bryan D Centralized interrupt controller
US7721128B2 (en) * 2005-11-29 2010-05-18 International Business Machines Corporation Implementation of thermal throttling logic
US20070245163A1 (en) 2006-03-03 2007-10-18 Yung-Hsiang Lu Power management in computer operating systems
US7437270B2 (en) 2006-03-30 2008-10-14 Intel Corporation Performance state management
US7752468B2 (en) 2006-06-06 2010-07-06 Intel Corporation Predict computing platform memory power utilization
US7529956B2 (en) 2006-07-17 2009-05-05 Microsoft Corporation Granular reduction in power consumption
US7930564B2 (en) 2006-07-31 2011-04-19 Intel Corporation System and method for controlling processor low power states
US7730340B2 (en) 2007-02-16 2010-06-01 Intel Corporation Method and apparatus for dynamic voltage and frequency scaling
US8510581B2 (en) 2007-03-26 2013-08-13 Freescale Semiconductor, Inc. Anticipation of power on of a mobile device
JP2008257578A (ja) 2007-04-06 2008-10-23 Toshiba Corp 情報処理装置、スケジューラおよび情報処理置のスケジュール制御方法
US7971074B2 (en) 2007-06-28 2011-06-28 Intel Corporation Method, system, and apparatus for a core activity detector to facilitate dynamic power management in a distributed system
US20090150696A1 (en) 2007-12-10 2009-06-11 Justin Song Transitioning a processor package to a low power state
US8024590B2 (en) 2007-12-10 2011-09-20 Intel Corporation Predicting future power level states for processor cores
US7966506B2 (en) 2007-12-12 2011-06-21 Intel Corporation Saving power in a computer system
US8442697B2 (en) 2007-12-18 2013-05-14 Packet Digital Method and apparatus for on-demand power management
KR101459140B1 (ko) 2007-12-26 2014-11-07 엘지전자 주식회사 전원관리 제어 장치 및 방법
US8156362B2 (en) 2008-03-11 2012-04-10 Globalfoundries Inc. Hardware monitoring and decision making for transitioning in and out of low-power state
US8954977B2 (en) 2008-12-09 2015-02-10 Intel Corporation Software-based thread remapping for power savings
US8700943B2 (en) 2009-12-22 2014-04-15 Intel Corporation Controlling time stamp counter (TSC) offsets for mulitple cores and threads
KR20110100465A (ko) 2010-03-04 2011-09-14 삼성전자주식회사 메모리 시스템
US8943334B2 (en) 2010-09-23 2015-01-27 Intel Corporation Providing per core voltage and frequency control
US20120095719A1 (en) 2010-10-19 2012-04-19 Lenovo (Singapore) Pte. Ltd. Memory thermal management based on slot information
US8870453B2 (en) 2010-11-09 2014-10-28 Shockwatch, Inc. System, method and computer program product for monitoring temperature
US8949637B2 (en) 2011-03-24 2015-02-03 Intel Corporation Obtaining power profile information with low overhead
US8769316B2 (en) 2011-09-06 2014-07-01 Intel Corporation Dynamically allocating a power budget over multiple domains of a processor
US9074947B2 (en) 2011-09-28 2015-07-07 Intel Corporation Estimating temperature of a processor core in a low power state without thermal sensor information
US8954770B2 (en) 2011-09-28 2015-02-10 Intel Corporation Controlling temperature of multiple domains of a multi-domain processor using a cross domain margin
US9195577B2 (en) * 2011-09-30 2015-11-24 Intel Corporation Dynamic operations for 3D stacked memory using thermal data
CN103064799B (zh) * 2011-10-21 2016-03-09 神讯电脑(昆山)有限公司 电子系统及其数据保全方法与装置
US8832478B2 (en) 2011-10-27 2014-09-09 Intel Corporation Enabling a non-core domain to control memory bandwidth in a processor
US9026815B2 (en) 2011-10-27 2015-05-05 Intel Corporation Controlling operating frequency of a core domain via a non-core domain of a multi-domain processor
US9158693B2 (en) 2011-10-31 2015-10-13 Intel Corporation Dynamically controlling cache size to maximize energy efficiency
US8943340B2 (en) 2011-10-31 2015-01-27 Intel Corporation Controlling a turbo mode frequency of a processor
US9436245B2 (en) 2012-03-13 2016-09-06 Intel Corporation Dynamically computing an electrical design point (EDP) for a multicore processor
WO2013137862A1 (en) 2012-03-13 2013-09-19 Intel Corporation Dynamically controlling interconnect frequency in a processor
WO2013137859A1 (en) 2012-03-13 2013-09-19 Intel Corporation Providing energy efficient turbo operation of a processor
US9256531B2 (en) 2012-06-19 2016-02-09 Samsung Electronics Co., Ltd. Memory system and SoC including linear addresss remapping logic
US9142322B2 (en) * 2012-08-10 2015-09-22 Stmicroelectronics International N.V. Memory manager
US8984313B2 (en) 2012-08-31 2015-03-17 Intel Corporation Configuring power management functionality in a processor including a plurality of cores by utilizing a register to store a power domain indicator
US9218285B2 (en) * 2012-11-26 2015-12-22 Arm Limited Variable mapping of memory accesses to regions within a memory

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101813965A (zh) * 2009-01-14 2010-08-25 国际商业机器公司 管理存储器的热条件
CN103890724A (zh) * 2011-08-19 2014-06-25 株式会社东芝 信息处理设备、用于控制信息处理设备的方法、存储控制工具的非临时记录介质、主机装置、存储性能评估工具的非临时记录介质、以及用于外部存储装置的性能评估方法
CN103176748A (zh) * 2011-12-05 2013-06-26 希捷科技有限公司 基于环境的设备操作
US20130290600A1 (en) * 2012-04-25 2013-10-31 Sandisk Technologies Inc. Data storage based upon temperature considerations
CN103810110A (zh) * 2012-11-13 2014-05-21 索尼公司 存储器控制装置、存储器系统和信息处理系统

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113168294A (zh) * 2018-12-18 2021-07-23 美光科技公司 基于一或多个应力的数据存储组织
CN113168294B (zh) * 2018-12-18 2022-07-29 美光科技公司 基于一或多个应力的数据存储组织
CN109445527A (zh) * 2018-12-21 2019-03-08 李银花 平板电脑数据转存系统
CN109445527B (zh) * 2018-12-21 2019-12-13 李银花 平板电脑数据转存系统
CN109739279A (zh) * 2018-12-26 2019-05-10 深圳云天励飞技术有限公司 温度控制方法、装置、电子设备及存储介质
CN112965866A (zh) * 2021-03-04 2021-06-15 山东英信计算机技术有限公司 一种自动筛选内存条耐温范围的方法

Also Published As

Publication number Publication date
EP3180670B1 (en) 2020-02-12
CN106489108B (zh) 2020-08-11
US20170351308A1 (en) 2017-12-07
KR101908246B1 (ko) 2018-10-15
US9760136B2 (en) 2017-09-12
KR20170019444A (ko) 2017-02-21
US9990016B2 (en) 2018-06-05
EP3180670A1 (en) 2017-06-21
WO2016025090A1 (en) 2016-02-18
EP3180670A4 (en) 2018-04-11
US20160048347A1 (en) 2016-02-18

Similar Documents

Publication Publication Date Title
CN106489108A (zh) 控制系统存储器的温度
EP3329345B1 (en) Masking a power state of a core of a processor
CN106537285A (zh) 处理器温度的平衡控制
CN107077175A (zh) 提供针对多芯片封装的热参数报告的装置和方法
US11409560B2 (en) System, apparatus and method for power license control of a processor
US10289188B2 (en) Processor having concurrent core and fabric exit from a low power state
US10620682B2 (en) System, apparatus and method for processor-external override of hardware performance state control of a processor
US10719326B2 (en) Communicating via a mailbox interface of a processor
US11106271B2 (en) System, apparatus and method for dynamically controlling error protection features of a processor
US20160224090A1 (en) Performing context save and restore operations in a processor
CN109564460A (zh) 在处理器中提供用于降级控制信息的接口
CN107077180A (zh) 基于功率状态而调整电压调节器
CN109791427A (zh) 使用滑动平均值的处理器电压控制
US11921564B2 (en) Saving and restoring configuration and status information with reduced latency
US11256657B2 (en) System, apparatus and method for adaptive interconnect routing
CN108228484B (zh) 针对处理器中的高速缓存利用的无效读取

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant