RU2011124028A - Подложка активной матрицы, жидкокристаллическая панель, жидкокристаллический дисплейный блок, жидкокристаллическое дисплейное устройство и телевизионный приемник - Google Patents

Подложка активной матрицы, жидкокристаллическая панель, жидкокристаллический дисплейный блок, жидкокристаллическое дисплейное устройство и телевизионный приемник Download PDF

Info

Publication number
RU2011124028A
RU2011124028A RU2011124028/08A RU2011124028A RU2011124028A RU 2011124028 A RU2011124028 A RU 2011124028A RU 2011124028/08 A RU2011124028/08 A RU 2011124028/08A RU 2011124028 A RU2011124028 A RU 2011124028A RU 2011124028 A RU2011124028 A RU 2011124028A
Authority
RU
Russia
Prior art keywords
insulating film
electrode
region
interlayer insulating
capacitor
Prior art date
Application number
RU2011124028/08A
Other languages
English (en)
Other versions
RU2490724C2 (ru
Inventor
Тошихиде ЦУБАТА
Original Assignee
Шарп Кабушики Каиша
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Шарп Кабушики Каиша filed Critical Шарп Кабушики Каиша
Publication of RU2011124028A publication Critical patent/RU2011124028A/ru
Application granted granted Critical
Publication of RU2490724C2 publication Critical patent/RU2490724C2/ru

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G02F1/134354—Subdivided pixels, e.g. for grey scale or redundancy the sub-pixels being capacitively coupled

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

1. Подложка активной матрицы, содержащая:линии сигнала данных, проходящие в направлении столбцов;линии сигнала развертки, проходящие в направлении строк;первые транзисторы, каждый из которых соединен с одной соответствующей линией сигнала данных и одной соответствующей линией сигнала развертки;вторые транзисторы, каждый из которых соединен с одной соответствующей линией сигнала данных и одной соответствующей линией сигнала развертки;третьи транзисторы, каждый из которых соединен с линией сигнала развертки, соседней по отношению к указанной одной соответствующей линией сигнала развертки; илинии запоминающего конденсатора,при этом каждая пиксельная область содержит: (i) первый пиксельный электрод, соединенный с каждым первым транзистором, (ii) второй пиксельный электрод, соединенный с каждым вторым транзистором, (iii) связующий электрод и (iv) первый и второй конденсаторные электроды, расположенные в слое, в котором расположена указанная одна соответствующая линия сигнала данных,связующим электродом и вторым пиксельным электродом образован конденсатор, связующий электрод соединен с первым пиксельным электродом через каждый третий транзистор,первый конденсаторный электрод и одна соответствующая линия запоминающего конденсатора перекрываются через первую изолирующую пленку, первый конденсаторный электрод соединен с первым пиксельным электродом,второй конденсаторный электрод и одна соответствующая линия запоминающего конденсатора перекрываются через первую изолирующую пленку, а второй конденсаторный электрод соединен со вторым пиксельным электродом.2. Подложка по п.1, в которой:связующий электрод

Claims (32)

1. Подложка активной матрицы, содержащая:
линии сигнала данных, проходящие в направлении столбцов;
линии сигнала развертки, проходящие в направлении строк;
первые транзисторы, каждый из которых соединен с одной соответствующей линией сигнала данных и одной соответствующей линией сигнала развертки;
вторые транзисторы, каждый из которых соединен с одной соответствующей линией сигнала данных и одной соответствующей линией сигнала развертки;
третьи транзисторы, каждый из которых соединен с линией сигнала развертки, соседней по отношению к указанной одной соответствующей линией сигнала развертки; и
линии запоминающего конденсатора,
при этом каждая пиксельная область содержит: (i) первый пиксельный электрод, соединенный с каждым первым транзистором, (ii) второй пиксельный электрод, соединенный с каждым вторым транзистором, (iii) связующий электрод и (iv) первый и второй конденсаторные электроды, расположенные в слое, в котором расположена указанная одна соответствующая линия сигнала данных,
связующим электродом и вторым пиксельным электродом образован конденсатор, связующий электрод соединен с первым пиксельным электродом через каждый третий транзистор,
первый конденсаторный электрод и одна соответствующая линия запоминающего конденсатора перекрываются через первую изолирующую пленку, первый конденсаторный электрод соединен с первым пиксельным электродом,
второй конденсаторный электрод и одна соответствующая линия запоминающего конденсатора перекрываются через первую изолирующую пленку, а второй конденсаторный электрод соединен со вторым пиксельным электродом.
2. Подложка по п.1, в которой:
связующий электрод и второй пиксельный электрод перекрываются через вторую изолирующую пленку,
первый конденсаторный электрод и первый пиксельный электрод соединены через первое контактное окно, проходящее через вторую изолирующую пленку, а второй конденсаторный электрод и второй пиксельный электрод соединены через второе контактное окно, проходящее через вторую изолирующую пленку.
3. Подложка по п.1, в которой перекрываются весь первый конденсаторный электрод и указанная одна соответствующая линия запоминающего конденсатора и перекрываются весь второй конденсаторный электрод и указанная одна соответствующая линия запоминающего конденсатора.
4. Подложка по любому из пп.1-3, в которой связующий электрод и одна соответствующая линия запоминающего конденсатора перекрываются через первую изолирующую пленку.
5. Подложка по любому из пп.1-3, в которой первый конденсаторный электрод, связующий электрод и второй конденсаторный электрод расположены в направлении строк в указанном порядке.
6. Подложка по любому из пп.1-3, в которой первая изолирующая пленка представляет собой изолирующую пленку затвора.
7. Подложка по п.2, в которой вторая изолирующая пленка представляет собой межслойную изолирующую пленку, покрывающую канал транзистора.
8. Подложка по п.7, в которой область межслойной изолирующей пленки тоньше, чем окружающая ее область, и является по меньшей мере частью, в которой перекрываются межслойная изолирующая пленка, связующий электрод и второй пиксельный электрод.
9. Подложка по п.8, в которой
межслойная изолирующая пленка имеет структуру, в которой неорганическая межслойная изолирующая пленка и органическая межслойная изолирующая пленка наложены одна на другую, а
в указанной области межслойной изолирующей пленки органическая межслойная изолирующая пленка тоньше, чем окружающая ее область, или органическая межслойная изолирующая пленка удалена.
10. Подложка по любому из пп.1-3 или 7-9, в которой зазор между первым и вторым пиксельными электродами служит выравнивающим управляющим устройством.
11. Подложка активной матрицы, содержащая:
линии сигнала данных, проходящие в направлении столбцов;
линии сигнала развертки, проходящие в направлении строк;
первые транзисторы, каждый из которых соединен с одной соответствующей линией сигнала данных и одной соответствующей линией сигнала развертки;
вторые транзисторы, каждый из которых соединен с одной соответствующей линией сигнала данных и одной соответствующей линией сигнала развертки;
третьи транзисторы, каждый из которых соединен с линией сигнала развертки, соседней по отношению к указанной одной соответствующей линии сигнала развертки; и
линии запоминающего конденсатора,
при этом каждая пиксельная область содержит: (i) первый пиксельный электрод, соединенный с каждым первым транзистором, (ii) второй пиксельный электрод, соединенный с каждым вторым транзистором, и (iii) связующий электрод,
каждый первый и второй пиксельные электроды и одна соответствующая линия запоминающего конденсатора перекрываются,
связующим электродом и вторым пиксельным электродом образован конденсатор, связующий электрод соединен с первым пиксельным электродом через каждый третий транзистор,
по меньшей мере первая область изолирующего слоя и по меньшей мере вторая область изолирующего слоя являются более тонкими, чем окружающие их области, изолирующий слой расположен между слоем, в котором расположена указанная одна соответствующая линия запоминающего конденсатора, и слоем, в котором расположены первый и второй пиксельные электроды, первая область представляет собой по меньшей мере часть, в которой перекрываются изолирующий слой, указанная одна соответствующая линия запоминающего конденсатора и первый пиксельный электрод, а вторая область представляет собой по меньшей мере часть, в которой перекрываются изолирующий слой, указанная одна соответствующая линия запоминающего конденсатора и второй пиксельный электрод.
12. Подложка по п.11, в которой изолирующая пленка имеет структуру, в которой изолирующая пленка затвора и межслойная изолирующая пленка, покрывающая канал транзистора, наложены одна на другую.
13. Подложка по п.12, в которой указанная межслойная изолирующая пленка удалена (i) в указанной первой области изолирующей пленки и (ii) в указанной второй области изолирующей пленки.
14. Подложка по п.12, в которой межслойная изолирующая пленка тоньше указанных окружающих областей (i) в указанной первой области изолирующей пленки и (ii) в указанной второй области изолирующей пленки.
15. Подложка по п.14, в которой:
межслойная изолирующая пленка имеет структуру, в которой неорганическая межслойная изолирующая пленка и органическая межслойная изолирующая пленка наложены одна на другую, а
в (i) указанной первой области межслойной изолирующей пленки и (ii) указанной второй области межслойной изолирующей пленки органическая межслойная изолирующая пленка является более тонкой, чем окружающие области, или органическая межслойная изолирующая пленка удалена.
16. Подложка по п.12, в которой изолирующая пленка затвора удалена (i) в указанной первой области изолирующей пленки и (ii) в указанной второй области изолирующей пленки.
17. Подложка по п.12, в которой изолирующая пленка затвора тоньше, чем окружающие области (i) в указанной первой области изолирующей пленки и (ii) в указанной второй области изолирующей пленки.
18. Подложка по п.17, в которой:
изолирующая пленка затвора имеет структуру, в которой органическая изолирующая пленка затвора и неорганическая изолирующая пленка затвора наложены одна на другую,
а (i) в указанной первой области изолирующей пленки затвора и (ii) в указанной второй области изолирующей пленки затвора органическая изолирующая пленка затвора тоньше, чем окружающие области, или органическая изолирующая пленка затвора удалена.
19. Подложка по п.12, в которой связующий электрод и второй пиксельный электрод перекрываются через межслойную изолирующую пленку.
20. Подложка по п.12, в которой связующий электрод и указанная одна соответствующая линия запоминающего конденсатора перекрываются через изолирующую пленку затвора.
21. Подложка по п.19, в которой область межслойной изолирующей пленки тоньше, чем окружающая ее область, причем указанная область представляет собой по меньшей мере часть, в которой перекрываются межслойная изолирующая пленка, связующий электрод и второй пиксельный электрод.
22. Подложка по п.21, в которой:
межслойная изолирующая пленка имеет структуру, в которой неорганическая межслойная изолирующая пленка и органическая межслойная изолирующая пленка наложены одна на другую, а
в указанной области межслойной изолирующей пленки органическая межслойная изолирующая пленка тоньше, чем окружающая область, или органическая межслойная изолирующая пленка удалена.
23. Подложка по любому из пп.11-22, в которой зазор между первым и вторым пиксельными электродами служит выравнивающим управляющим устройством.
24. Подложка активной матрицы, содержащая:
линии сигнала данных;
линии сигнала развертки;
первые транзисторы, каждый из которых соединен с одной соответствующей линией сигнала данных и одной соответствующей линией сигнала развертки;
вторые транзисторыв, каждый из которых соединен с одной соответствующей линией сигнала данных и одной соответствующей линией сигнала развертки;
третьи транзисторы, каждый из которых соединен с линией сигнала развертки, соседней по отношению к указанной одной соответствующей линии сигнала развертки; и
линии запоминающего конденсатора,
при этом каждая пиксельная область содержит (i) первый пиксельный электрод, соединенный с каждым первым транзистором, (ii) второй пиксельный электрод, соединенный с каждым вторым транзистором, и (iii) первый и второй конденсаторные электроды и управляющий электрод, каждый из которых расположен в слое, в котором расположена указанная одна соответствующая линия сигнала данных,
управляющий электрод и одна соответствующая линия запоминающего конденсатора перекрываются через первую изолирующую пленку,
первый конденсаторный электрод и одна соответствующая линия запоминающего конденсатора перекрываются через первую изолирующую пленку, первый конденсаторный электрод соединен с первым пиксельным электродом,
второй конденсаторный электрод и указанная одна соответствующая линия запоминающего конденсатора перекрываются через первую изолирующую пленку, второй конденсаторный электрод соединен со вторым пиксельным электродом, а
управляющий электрод соединен со вторым пиксельным электродом через каждый третий транзистор.
25. Подложка по п.24, дополнительно содержащая вторую изолирующую пленку, которая (i) расположена в слое между (а) слоем, в которой расположены каналы каждого первого транзистора и каждого второго транзистора, и (b) слоем, в котором расположены первый и второй пиксельные электроды, (ii) содержит органическое вещество и (iii) толще, чем первая изолирующая пленка.
26. Подложка по п.24, в которой управляющий электрод и первый или второй пиксельный электроды перекрываются через вторую изолирующую пленку.
27. Жидкокристаллическая панель, содержащая:
подложку активной матрицы по п.11 и
противоположную подложку, которая обращена к подложке активной матрицы
и поверхность которой имеет поверхность, из которой выступает область, соответствующая части, в которой изолирующий слой имеет малую толщину.
28. Панель по п.27, в которой:
линии запоминающего конденсатора проходят в направлении строк, а
указанная область расположена между двумя краями указанной одной соответствующей линии запоминающего конденсатора из линии запоминающего конденсатора, проходящих в направлении строк, когда указанная область спроектирована на слой, в котором выполнена указанная одна соответствующая линия запоминающего конденсатора.
29. Панель, содержащая подложку активной матрицы по любому из пп.1-26.
30. Жидкокристаллический дисплейный блок, содержащий:
жидкокристаллическую панель по любому из пп.27-29 и
формирователь сигнала.
31. Жидкокристаллическое дисплейное устройство, содержащее:
жидкокристаллический дисплейный блок по п.30 и
источник света.
32. Телевизионный приемник, содержащий:
жидкокристаллическое дисплейное устройство по п.31 и
тюнер для приема сигнала телевизионной трансляции.
RU2011124028/08A 2008-12-09 2009-09-03 Подложка активной матрицы, жидкокристаллическая панель, жидкокристаллический дисплейный блок, жидкокристаллическое дисплейное устройство и телевизионный приемник RU2490724C2 (ru)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008313045 2008-12-09
JP2008-313045 2008-12-09
PCT/JP2009/065424 WO2010067648A1 (ja) 2008-12-09 2009-09-03 アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機

Publications (2)

Publication Number Publication Date
RU2011124028A true RU2011124028A (ru) 2013-01-20
RU2490724C2 RU2490724C2 (ru) 2013-08-20

Family

ID=42242641

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2011124028/08A RU2490724C2 (ru) 2008-12-09 2009-09-03 Подложка активной матрицы, жидкокристаллическая панель, жидкокристаллический дисплейный блок, жидкокристаллическое дисплейное устройство и телевизионный приемник

Country Status (8)

Country Link
US (1) US8531620B2 (ru)
EP (1) EP2360518A4 (ru)
JP (1) JP5318888B2 (ru)
KR (1) KR101247050B1 (ru)
CN (1) CN102239441B (ru)
BR (1) BRPI0922883A2 (ru)
RU (1) RU2490724C2 (ru)
WO (1) WO2010067648A1 (ru)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9177974B2 (en) * 2009-11-09 2015-11-03 Sharp Kabushiki Kaisha Active matrix substrate and liquid crystal display panel including the same, and method for manufacturing active matrix substrate with gate insulating film not provided where auxiliary capacitor is provided
KR20130112628A (ko) 2012-04-04 2013-10-14 삼성디스플레이 주식회사 액정 표시 장치
TWI480998B (zh) * 2012-05-24 2015-04-11 Au Optronics Corp 有機發光畫素的結構、製作方法以及驅動電路
CN207165572U (zh) * 2017-09-12 2018-03-30 京东方科技集团股份有限公司 一种阵列基板及显示装置
US20220344429A1 (en) * 2019-09-30 2022-10-27 Sharp Kabushiki Kaisha Display device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5426447A (en) * 1992-11-04 1995-06-20 Yuen Foong Yu H.K. Co., Ltd. Data driving circuit for LCD display
KR100437825B1 (ko) 2001-07-06 2004-06-26 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판
JP2005506575A (ja) 2001-09-26 2005-03-03 サムスン　エレクトロニクス　カンパニー　リミテッド 薄膜トランジスタ基板及びその製造方法と液晶表示装置
US7206048B2 (en) * 2003-08-13 2007-04-17 Samsung Electronics Co., Ltd. Liquid crystal display and panel therefor
JP4088619B2 (ja) 2004-01-28 2008-05-21 シャープ株式会社 アクティブマトリクス基板及び表示装置
JP4361844B2 (ja) 2004-07-28 2009-11-11 富士通株式会社 液晶表示装置
EP1837842B1 (en) * 2004-12-16 2014-01-22 Sharp Kabushiki Kaisha Active matrix substrate, method for manufacturing active matrix substrate, display, liquid crystal display and television system
JP4083752B2 (ja) 2005-01-31 2008-04-30 三菱電機株式会社 アクティブマトリクス基板及びその製造方法
JP4301259B2 (ja) * 2005-09-13 2009-07-22 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
WO2007108181A1 (ja) * 2006-03-15 2007-09-27 Sharp Kabushiki Kaisha アクティブマトリクス基板、表示装置、テレビジョン受像機
KR101538320B1 (ko) * 2008-04-23 2015-07-23 삼성디스플레이 주식회사 표시 장치
RU2478225C2 (ru) 2008-08-27 2013-03-27 Шарп Кабусики Кайся Подложка активной матрицы, жидкокристаллическая панель, модуль жидкокристаллического дисплея, устройство жидкокристаллического дисплея, телевизионный приемник и способ производства подложки активной матрицы

Also Published As

Publication number Publication date
KR101247050B1 (ko) 2013-03-25
US8531620B2 (en) 2013-09-10
US20110248273A1 (en) 2011-10-13
EP2360518A4 (en) 2012-07-04
EP2360518A1 (en) 2011-08-24
KR20110098930A (ko) 2011-09-02
BRPI0922883A2 (pt) 2016-01-12
CN102239441B (zh) 2014-05-07
WO2010067648A1 (ja) 2010-06-17
JP5318888B2 (ja) 2013-10-16
CN102239441A (zh) 2011-11-09
RU2490724C2 (ru) 2013-08-20
JPWO2010067648A1 (ja) 2012-05-17

Similar Documents

Publication Publication Date Title
US9030504B2 (en) Display panel and method of driving the same
US10747058B2 (en) Display device with organic insulating film having recess and projection
TW200510887A (en) Thin film transistor array panel and liquid crystal display including the panel
RU2011111264A (ru) Подложка активной матрицы, жидкокристаллическая панель, жидкокристаллический модуль отображения, жидкокристаллическое устройство отображения, телевизионный приемник и способ изготовления подложки активной матрицы
US6724447B2 (en) Liquid crystal display
US8223287B2 (en) Electrooptic device and electronic device
RU2011111082A (ru) Подложка активной матрицы, жидкокристаллическая панель, модуль жидкокристаллического дисплея, устройство жидкокристаллического дисплея, телевизионный приемник и способ производства подложки активной матрицы
US10809573B2 (en) Display device
RU2011122275A (ru) Подложка активной матрицы, жидкокристаллическая панель, модуль жидкокристаллического дисплея, жидкокристаллическое устройство отображения и телевизионный приемник
CN107065318B (zh) 一种液晶显示面板和显示装置
US11086452B2 (en) Pixel array substrate
RU2011124028A (ru) Подложка активной матрицы, жидкокристаллическая панель, жидкокристаллический дисплейный блок, жидкокристаллическое дисплейное устройство и телевизионный приемник
RU2011122685A (ru) Подложка активной матрицы, жидкокристаллическая панель, модуль жидкокристаллического дисплея, устройство жидкокристаллического дисплея и телевизионный приемник
KR102054254B1 (ko) 중첩 전하 용량 감소를 위한 표시 패널 및 이의 제조 방법
KR20130086358A (ko) 어레이 기판 및 액정 디스플레이 패널
WO2016110039A1 (zh) 像素结构、阵列基板、显示面板和显示装置
RU2011110872A (ru) Подложка активной матрицы, жидкокристаллическая панель, жидкокристаллическое устройство отображения, жидкокристаллический модуль отображения и телевизионный приемник
JP2011186285A (ja) 電気光学装置及びその製造方法、並びに電子機器
KR102162755B1 (ko) 고 투과율을 갖는 고 해상도 액정표시장치용 박막 트랜지스터 기판 및 그 제조 방법
WO2019111594A1 (ja) 表示装置
US20180149892A1 (en) Liquid crystal display apparatus
US20140002434A1 (en) Display device
US7804570B2 (en) Liquid crystal display device including superposition of pixel electrodes and signal lines
US20060087609A1 (en) Liquid crystal display device
US20160195759A1 (en) Liquid crystal display

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20150904