RU2008138564A - Процессор с плавающей запятой с пониженной потребляемой мощностью для выбираемой субточности - Google Patents

Процессор с плавающей запятой с пониженной потребляемой мощностью для выбираемой субточности Download PDF

Info

Publication number
RU2008138564A
RU2008138564A RU2008138564/09A RU2008138564A RU2008138564A RU 2008138564 A RU2008138564 A RU 2008138564A RU 2008138564/09 A RU2008138564/09 A RU 2008138564/09A RU 2008138564 A RU2008138564 A RU 2008138564A RU 2008138564 A RU2008138564 A RU 2008138564A
Authority
RU
Russia
Prior art keywords
floating point
floating
logic
processor
redundant
Prior art date
Application number
RU2008138564/09A
Other languages
English (en)
Other versions
RU2412462C2 (ru
Inventor
Кеннет Алан ДОКСЕР (US)
Кеннет Алан ДОКСЕР
Original Assignee
Квэлкомм Инкорпорейтед (US)
Квэлкомм Инкорпорейтед
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Квэлкомм Инкорпорейтед (US), Квэлкомм Инкорпорейтед filed Critical Квэлкомм Инкорпорейтед (US)
Publication of RU2008138564A publication Critical patent/RU2008138564A/ru
Application granted granted Critical
Publication of RU2412462C2 publication Critical patent/RU2412462C2/ru

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/499—Denomination or exception handling, e.g. rounding or overflow
    • G06F7/49942—Significance control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/499—Denomination or exception handling, e.g. rounding or overflow
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/3001—Arithmetic instructions
    • G06F9/30014—Arithmetic instructions with variable precision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30105—Register structure
    • G06F9/30112—Register structure comprising data of variable length
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G06F9/30185—Instruction operation extension or modification according to one or more bits in the instruction, e.g. prefix, sub-opcode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • Computational Mathematics (AREA)
  • Software Systems (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Advance Control (AREA)
  • Power Sources (AREA)
  • Complex Calculations (AREA)
  • Measurement And Recording Of Electrical Phenomena And Electrical Characteristics Of The Living Body (AREA)

Abstract

1. Способ выполнения операции с плавающей запятой процессором с плавающей запятой, имеющим максимальную точность, содержащий: ! выбор субточности, которая меньше, чем максимальная точность, для операции с плавающей запятой над одним или несколькими числами с плавающей запятой, причем выбор субточности приводит к одному или нескольким избыточным разрядам для каждого из одного или нескольких чисел с плавающей запятой; ! снятие питания с одного или нескольких компонентов в процессоре с плавающей запятой, которые иначе бы использовались для хранения или обработки одного или нескольких избыточных разрядов; и ! выполнение операции с плавающей запятой при питании, снятом с одного или нескольких компонентов. ! 2. Способ по п.1, дополнительно содержащий использование регистра с плавающей запятой с множеством запоминающих элементов, причем один или несколько избыточных разрядов хранятся в одном или нескольких запоминающих элементах, и в котором один или несколько компонентов, с которых снимается питание, включают в себя запоминающие элементы для одного или нескольких избыточных разрядов. ! 3. Способ по п.2, дополнительно содержащий использование оператора с плавающей запятой с логикой для выполнения операции с плавающей запятой, и в котором один или несколько компонентов, с которых снимается питание, включают в себя часть логики, которая иначе бы использовалась для обработки одного или нескольких избыточных разрядов. ! 4. Способ по п.1, дополнительно содержащий использование оператора с плавающей запятой с логикой для выполнения операции с плавающей запятой, и в котором один или несколько компонентов, с которых сни

Claims (24)

1. Способ выполнения операции с плавающей запятой процессором с плавающей запятой, имеющим максимальную точность, содержащий:
выбор субточности, которая меньше, чем максимальная точность, для операции с плавающей запятой над одним или несколькими числами с плавающей запятой, причем выбор субточности приводит к одному или нескольким избыточным разрядам для каждого из одного или нескольких чисел с плавающей запятой;
снятие питания с одного или нескольких компонентов в процессоре с плавающей запятой, которые иначе бы использовались для хранения или обработки одного или нескольких избыточных разрядов; и
выполнение операции с плавающей запятой при питании, снятом с одного или нескольких компонентов.
2. Способ по п.1, дополнительно содержащий использование регистра с плавающей запятой с множеством запоминающих элементов, причем один или несколько избыточных разрядов хранятся в одном или нескольких запоминающих элементах, и в котором один или несколько компонентов, с которых снимается питание, включают в себя запоминающие элементы для одного или нескольких избыточных разрядов.
3. Способ по п.2, дополнительно содержащий использование оператора с плавающей запятой с логикой для выполнения операции с плавающей запятой, и в котором один или несколько компонентов, с которых снимается питание, включают в себя часть логики, которая иначе бы использовалась для обработки одного или нескольких избыточных разрядов.
4. Способ по п.1, дополнительно содержащий использование оператора с плавающей запятой с логикой для выполнения операции с плавающей запятой, и в котором один или несколько компонентов, с которых снимается питание, включают в себя часть логики, которая иначе бы использовалась для обработки одного или нескольких избыточных разрядов.
5. Способ по п.4, в котором операция с плавающей запятой содержит сложение.
6. Способ по п.5, дополнительно содержащий обнуление выходного сигнала с части логики.
7. Способ по п.4, в котором операция с плавающей запятой содержит умножение.
8. Процессор с плавающей запятой, имеющий максимальную точность, содержащий:
контроллер с плавающей запятой, выполненный с возможностью выбора субточности, которая меньше, чем максимальная точность для операции с плавающей запятой над одним или несколькими числами с плавающей запятой, причем выбор субточности приводит к одному или нескольким избыточным разрядам для каждого из одного или нескольких чисел с плавающей запятой, при этом контроллер с плавающей запятой дополнительно выполнен с возможностью снятия питания с одного или нескольких компонентов в процессоре с плавающей запятой, которые иначе бы использовались для хранения или обработки одного или нескольких избыточных разрядов; и
оператор с плавающей запятой, выполненный с возможностью выполнения операции с плавающей запятой.
9. Процессор с плавающей запятой по п.8, дополнительно содержащий регистр с плавающей запятой, имеющий множество запоминающих элементов, причем один или несколько избыточных разрядов хранятся в одном или нескольких запоминающих элементах, и в котором один или несколько компонентов, с которых может быть снято питание, включают в себя запоминающие элементы для одного или нескольких избыточных разрядов.
10. Процессор с плавающей запятой по п.9, в котором оператор с плавающей запятой содержит логику для выполнения операции с плавающей запятой, и в котором один или несколько компонентов, с которых может быть снято питание, включают в себя часть логики, которая иначе бы использовалась для обработки одного или нескольких избыточных разрядов.
11. Процессор с плавающей запятой по п.8, в котором оператор с плавающей запятой содержит логику для выполнения операции с плавающей запятой, и в котором один или несколько компонентов, с которых может быть снято питание, включают в себя часть логики, которая иначе бы использовалась для обработки одного или нескольких избыточных разрядов.
12. Процессор с плавающей запятой по п.11, в котором оператор с плавающей запятой включает в себя сумматор с плавающей запятой.
13. Процессор с плавающей запятой по п.12, в котором оператор с плавающей запятой дополнительно выполнен с возможностью обнуления выходного сигнала переноса с части логики, когда снимается питание.
14. Процессор с плавающей запятой по п.11, в котором оператор с плавающей запятой включает в себя умножитель с плавающей запятой.
15. Процессор с плавающей запятой, имеющий максимальную точность, содержащий:
регистр с плавающей запятой, имеющий множество запоминающих элементов, выполненный с возможностью хранения множества чисел с плавающей запятой;
оператор с плавающей запятой, выполненный с возможностью выполнения операции с плавающей запятой над одним или несколькими числами с плавающей запятой, хранимыми в регистре с плавающей запятой; и
контроллер с плавающей запятой, выполненный с возможностью выбора субточности, которая меньше, чем максимальная точность, для операции с плавающей запятой над упомянутым одним или несколькими числами с плавающей запятой, причем выбор субточности приводит к одному или нескольким избыточным разрядам для каждого из упомянутого одного или нескольких чисел с плавающей запятой, при этом один или несколько избыточных разрядов хранятся в одном или нескольких запоминающих элементах регистра с плавающей запятой, и при этом контроллер с плавающей запятой дополнительно выполнен с возможностью снятия питания с запоминающих элементов для одного или нескольких избыточных разрядов.
16. Процессор с плавающей запятой по п.15, в котором оператор с плавающей запятой содержит логику, выполненную с возможностью выполнения операции с плавающей запятой, и в котором контроллер с плавающей запятой дополнительно выполнен с возможностью снятия питания с части логики, которая иначе бы использовалась для обработки одного или нескольких избыточных разрядов.
17. Процессор с плавающей запятой по п.16, в котором оператор с плавающей запятой включает в себя сумматор с плавающей запятой.
18. Процессор с плавающей запятой по п.17, в котором оператор с плавающей запятой дополнительно выполнен с возможностью обнуления выходного сигнала с части логики, когда снимается питание.
19. Процессор с плавающей запятой по п.16, в котором оператор с плавающей запятой включает в себя умножитель с плавающей запятой.
20. Процессор с плавающей запятой, имеющий максимальную точность, содержащий:
регистр с плавающей запятой, выполненный с возможностью хранения множества чисел с плавающей запятой;
оператор с плавающей запятой, имеющий логику, выполненный с возможностью выполнения операции с плавающей запятой над одним или несколькими числами с плавающей запятой, хранимыми в регистре с плавающей запятой; и
контроллер с плавающей запятой, выполненный с возможностью выбора субточности, которая меньше, чем максимальная точность, для операции с плавающей запятой над упомянутым одним или несколькими числами с плавающей запятой, причем выбор субточности приводит к одному или нескольким избыточным разрядам для каждого из упомянутого одного или нескольких чисел с плавающей запятой, и в котором контроллер с плавающей запятой дополнительно выполнен с возможностью снятия питания с части логики, которая иначе бы использовалась для обработки одного или нескольких избыточных разрядов.
21. Процессор с плавающей запятой по п.20, в котором регистр с плавающей запятой содержит множество запоминающих элементов, выполненных с возможностью хранения числа с плавающей запятой, причем один или несколько избыточных разрядов хранятся в одном или нескольких запоминающих элементах, и в котором контроллер с плавающей запятой дополнительно выполнен с возможностью снятия питания с запоминающих элементов для одного или нескольких избыточных разрядов.
22. Процессор с плавающей запятой по п.20, в котором оператор с плавающей запятой включает в себя сумматор с плавающей запятой.
23. Процессор с плавающей запятой по п.22, в котором оператор с плавающей запятой дополнительно выполнен с возможностью обнуления выходного сигнала с части логики, когда снимается питание.
24. Процессор с плавающей запятой по п.20, в котором оператор с плавающей запятой включает в себя умножитель с плавающей запятой, и питание снимается с частей элементов, содержащих частичные произведения в умножителе с плавающей запятой.
RU2008138564/08A 2006-02-27 2007-02-27 Процессор с плавающей запятой с пониженной потребляемой мощностью для выбираемой субточности RU2412462C2 (ru)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/363,118 2006-02-27
US11/363,118 US8595279B2 (en) 2006-02-27 2006-02-27 Floating-point processor with reduced power requirements for selectable subprecision

Publications (2)

Publication Number Publication Date
RU2008138564A true RU2008138564A (ru) 2010-04-10
RU2412462C2 RU2412462C2 (ru) 2011-02-20

Family

ID=38445306

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2008138564/08A RU2412462C2 (ru) 2006-02-27 2007-02-27 Процессор с плавающей запятой с пониженной потребляемой мощностью для выбираемой субточности

Country Status (10)

Country Link
US (1) US8595279B2 (ru)
EP (1) EP1989614A2 (ru)
JP (4) JP5113089B2 (ru)
KR (1) KR100994862B1 (ru)
CN (1) CN101390045B (ru)
BR (1) BRPI0708284A2 (ru)
CA (1) CA2641334C (ru)
MX (1) MX2008010873A (ru)
RU (1) RU2412462C2 (ru)
WO (1) WO2007101216A2 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2526004C2 (ru) * 2010-05-28 2014-08-20 Интернэшнл Бизнес Машинз Корпорейшн Обнаружение квантового исключения с плавающей десятичной точкой

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8412760B2 (en) * 2008-07-22 2013-04-02 International Business Machines Corporation Dynamic range adjusting floating point execution unit
US8150902B2 (en) 2009-06-19 2012-04-03 Singular Computing Llc Processing with compact arithmetic processing element
US8375078B2 (en) * 2009-09-09 2013-02-12 Via Technologies, Inc. Fast floating point result forwarding using non-architected data format
CN101916182B (zh) * 2009-09-09 2014-08-20 威盛电子股份有限公司 使用非架构的数据格式的快速浮点结果的转送
US8918446B2 (en) * 2010-12-14 2014-12-23 Intel Corporation Reducing power consumption in multi-precision floating point multipliers
US20120215825A1 (en) * 2011-02-22 2012-08-23 Mavalankar Abhay M Efficient multiplication techniques
US9600278B1 (en) 2011-05-09 2017-03-21 Altera Corporation Programmable device using fixed and configurable logic to implement recursive trees
US9128697B1 (en) * 2011-07-18 2015-09-08 Apple Inc. Computer numerical storage format with precision type indicator
WO2013100783A1 (en) 2011-12-29 2013-07-04 Intel Corporation Method and system for control signalling in a data path module
US10289412B2 (en) 2012-02-09 2019-05-14 Qualcomm Incorporated Floating point constant generation instruction
US9098332B1 (en) 2012-06-01 2015-08-04 Altera Corporation Specialized processing block with fixed- and floating-point structures
US9829956B2 (en) * 2012-11-21 2017-11-28 Nvidia Corporation Approach to power reduction in floating-point operations
US9189200B1 (en) * 2013-03-14 2015-11-17 Altera Corporation Multiple-precision processing block in a programmable integrated circuit device
US9268528B2 (en) * 2013-05-23 2016-02-23 Nvidia Corporation System and method for dynamically reducing power consumption of floating-point logic
US9348795B1 (en) 2013-07-03 2016-05-24 Altera Corporation Programmable device using fixed and configurable logic to implement floating-point rounding
US10331583B2 (en) 2013-09-26 2019-06-25 Intel Corporation Executing distributed memory operations using processing elements connected by distributed channels
US9461667B2 (en) * 2013-12-30 2016-10-04 Samsung Electronics Co., Ltd. Rounding injection scheme for floating-point to integer conversion
US9389863B2 (en) * 2014-02-10 2016-07-12 Via Alliance Semiconductor Co., Ltd. Processor that performs approximate computing instructions
US9588845B2 (en) * 2014-02-10 2017-03-07 Via Alliance Semiconductor Co., Ltd. Processor that recovers from excessive approximate computing error
US10235232B2 (en) * 2014-02-10 2019-03-19 Via Alliance Semiconductor Co., Ltd Processor with approximate computing execution unit that includes an approximation control register having an approximation mode flag, an approximation amount, and an error threshold, where the approximation control register is writable by an instruction set instruction
SG11201608536QA (en) * 2014-05-08 2016-11-29 Micro Motion Inc Method for performing failsafe calculations
US9916130B2 (en) 2014-11-03 2018-03-13 Arm Limited Apparatus and method for vector processing
US10297001B2 (en) * 2014-12-26 2019-05-21 Intel Corporation Reduced power implementation of computer instructions
US9927862B2 (en) 2015-05-21 2018-03-27 Microsoft Technology Licensing, Llc Variable precision in hardware pipelines for power conservation
US11010166B2 (en) * 2016-03-31 2021-05-18 Intel Corporation Arithmetic logic unit with normal and accelerated performance modes using differing numbers of computational circuits
US20170322808A1 (en) * 2016-05-05 2017-11-09 Cirrus Logic International Semiconductor Ltd. Low-power processor with support for multiple precision modes
CN114004349A (zh) * 2016-08-05 2022-02-01 中科寒武纪科技股份有限公司 一种能支持不同位宽运算数据的运算单元、方法及装置
US10042607B2 (en) 2016-08-22 2018-08-07 Altera Corporation Variable precision floating-point multiplier
US10402168B2 (en) * 2016-10-01 2019-09-03 Intel Corporation Low energy consumption mantissa multiplication for floating point multiply-add operations
US10558575B2 (en) 2016-12-30 2020-02-11 Intel Corporation Processors, methods, and systems with a configurable spatial accelerator
US10474375B2 (en) 2016-12-30 2019-11-12 Intel Corporation Runtime address disambiguation in acceleration hardware
US10416999B2 (en) 2016-12-30 2019-09-17 Intel Corporation Processors, methods, and systems with a configurable spatial accelerator
US10572376B2 (en) 2016-12-30 2020-02-25 Intel Corporation Memory ordering in acceleration hardware
TWI807539B (zh) 2017-05-17 2023-07-01 美商谷歌有限責任公司 用於執行矩陣乘法之方法、硬體電路、運算系統及電腦儲存媒體
US10445234B2 (en) 2017-07-01 2019-10-15 Intel Corporation Processors, methods, and systems for a configurable spatial accelerator with transactional and replay features
US10515049B1 (en) 2017-07-01 2019-12-24 Intel Corporation Memory circuits and methods for distributed memory hazard detection and error recovery
US10515046B2 (en) 2017-07-01 2019-12-24 Intel Corporation Processors, methods, and systems with a configurable spatial accelerator
US10387319B2 (en) 2017-07-01 2019-08-20 Intel Corporation Processors, methods, and systems for a configurable spatial accelerator with memory system performance, power reduction, and atomics support features
US10445451B2 (en) 2017-07-01 2019-10-15 Intel Corporation Processors, methods, and systems for a configurable spatial accelerator with performance, correctness, and power reduction features
US10467183B2 (en) 2017-07-01 2019-11-05 Intel Corporation Processors and methods for pipelined runtime services in a spatial array
US10469397B2 (en) 2017-07-01 2019-11-05 Intel Corporation Processors and methods with configurable network-based dataflow operator circuits
US11086816B2 (en) 2017-09-28 2021-08-10 Intel Corporation Processors, methods, and systems for debugging a configurable spatial accelerator
US10496574B2 (en) 2017-09-28 2019-12-03 Intel Corporation Processors, methods, and systems for a memory fence in a configurable spatial accelerator
US10445098B2 (en) 2017-09-30 2019-10-15 Intel Corporation Processors and methods for privileged configuration in a spatial array
US10380063B2 (en) 2017-09-30 2019-08-13 Intel Corporation Processors, methods, and systems with a configurable spatial accelerator having a sequencer dataflow operator
RU2686628C1 (ru) * 2017-12-25 2019-04-29 Акционерное общество "Ангстрем" (АО "Ангстрем") Устройство сложения-вычитания чисел для цифро-сигнального процессора
US10445250B2 (en) 2017-12-30 2019-10-15 Intel Corporation Apparatus, methods, and systems with a configurable spatial accelerator
US10565134B2 (en) 2017-12-30 2020-02-18 Intel Corporation Apparatus, methods, and systems for multicast in a configurable spatial accelerator
US10417175B2 (en) 2017-12-30 2019-09-17 Intel Corporation Apparatus, methods, and systems for memory consistency in a configurable spatial accelerator
US10564980B2 (en) 2018-04-03 2020-02-18 Intel Corporation Apparatus, methods, and systems for conditional queues in a configurable spatial accelerator
US11307873B2 (en) 2018-04-03 2022-04-19 Intel Corporation Apparatus, methods, and systems for unstructured data flow in a configurable spatial accelerator with predicate propagation and merging
US11200186B2 (en) 2018-06-30 2021-12-14 Intel Corporation Apparatuses, methods, and systems for operations in a configurable spatial accelerator
US10853073B2 (en) 2018-06-30 2020-12-01 Intel Corporation Apparatuses, methods, and systems for conditional operations in a configurable spatial accelerator
US10891240B2 (en) 2018-06-30 2021-01-12 Intel Corporation Apparatus, methods, and systems for low latency communication in a configurable spatial accelerator
US10459866B1 (en) 2018-06-30 2019-10-29 Intel Corporation Apparatuses, methods, and systems for integrated control and data processing in a configurable spatial accelerator
CN109086815B (zh) * 2018-07-24 2021-08-31 中国人民解放军国防科技大学 基于fpga的决策树模型中的浮点数离散化方法
US10713012B2 (en) 2018-10-15 2020-07-14 Intel Corporation Method and apparatus for efficient binary and ternary support in fused multiply-add (FMA) circuits
US10678724B1 (en) 2018-12-29 2020-06-09 Intel Corporation Apparatuses, methods, and systems for in-network storage in a configurable spatial accelerator
US10817291B2 (en) 2019-03-30 2020-10-27 Intel Corporation Apparatuses, methods, and systems for swizzle operations in a configurable spatial accelerator
US11029927B2 (en) 2019-03-30 2021-06-08 Intel Corporation Methods and apparatus to detect and annotate backedges in a dataflow graph
US10965536B2 (en) 2019-03-30 2021-03-30 Intel Corporation Methods and apparatus to insert buffers in a dataflow graph
US10915471B2 (en) 2019-03-30 2021-02-09 Intel Corporation Apparatuses, methods, and systems for memory interface circuit allocation in a configurable spatial accelerator
US11037050B2 (en) 2019-06-29 2021-06-15 Intel Corporation Apparatuses, methods, and systems for memory interface circuit arbitration in a configurable spatial accelerator
EP3792752A1 (en) * 2019-09-11 2021-03-17 Nokia Solutions and Networks Oy Arithmetic unit
US11907713B2 (en) 2019-12-28 2024-02-20 Intel Corporation Apparatuses, methods, and systems for fused operations using sign modification in a processing element of a configurable spatial accelerator
GB2600915B (en) * 2020-10-07 2023-02-15 Graphcore Ltd Floating point number format
US11797074B2 (en) * 2021-05-25 2023-10-24 Google Llc Multi-mode integrated circuits with balanced energy consumption

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1280624A1 (ru) 1985-07-01 1986-12-30 Предприятие П/Я А-7638 Устройство дл умножени чисел с плавающей зап той
JPH0269822A (ja) 1988-09-06 1990-03-08 Fujitsu Ltd 浮動小数点演算回路
US5200912A (en) 1991-11-19 1993-04-06 Advanced Micro Devices, Inc. Apparatus for providing power to selected portions of a multiplying device
JPH07146777A (ja) 1993-11-24 1995-06-06 Matsushita Electric Ind Co Ltd 演算装置
JP3428741B2 (ja) * 1994-02-14 2003-07-22 松下電器産業株式会社 演算装置とアドレス発生装置及びプログラム制御装置
US5996083A (en) * 1995-08-11 1999-11-30 Hewlett-Packard Company Microprocessor having software controllable power consumption
US6233672B1 (en) * 1997-03-06 2001-05-15 Advanced Micro Devices, Inc. Piping rounding mode bits with floating point instructions to eliminate serialization
JPH10326129A (ja) * 1997-05-23 1998-12-08 Mitsubishi Electric Corp 半導体装置
WO2002057893A2 (en) 2000-10-27 2002-07-25 Arc International (Uk) Limited Method and apparatus for reducing power consuption in a digital processor
US7020789B2 (en) * 2002-12-31 2006-03-28 Intel Corporation Processor core and methods to reduce power by not using components dedicated to wide operands when a micro-instruction has narrow operands
TWI269228B (en) 2003-01-07 2006-12-21 Ibm Floating point unit, processor chip, and computer system to resolve data dependencies
US7496776B2 (en) * 2003-08-21 2009-02-24 International Business Machines Corporation Power throttling method and apparatus
JP2005078518A (ja) 2003-09-02 2005-03-24 Renesas Technology Corp マイクロコントローラユニットおよびそのコンパイラ
US7418606B2 (en) 2003-09-18 2008-08-26 Nvidia Corporation High quality and high performance three-dimensional graphics architecture for portable handheld devices
US7290024B2 (en) * 2003-12-18 2007-10-30 Intel Corporation Methods and apparatus for performing mathematical operations using scaled integers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2526004C2 (ru) * 2010-05-28 2014-08-20 Интернэшнл Бизнес Машинз Корпорейшн Обнаружение квантового исключения с плавающей десятичной точкой

Also Published As

Publication number Publication date
MX2008010873A (es) 2008-09-04
KR100994862B1 (ko) 2010-11-16
JP2012230684A (ja) 2012-11-22
CA2641334C (en) 2015-07-21
CA2641334A1 (en) 2007-09-07
US20070203967A1 (en) 2007-08-30
EP1989614A2 (en) 2008-11-12
JP2009528638A (ja) 2009-08-06
US8595279B2 (en) 2013-11-26
JP5113089B2 (ja) 2013-01-09
JP6495220B2 (ja) 2019-04-03
RU2412462C2 (ru) 2011-02-20
CN101390045A (zh) 2009-03-18
KR20080098440A (ko) 2008-11-07
BRPI0708284A2 (pt) 2011-05-24
JP2015133111A (ja) 2015-07-23
WO2007101216A2 (en) 2007-09-07
WO2007101216A3 (en) 2008-01-03
JP2017062804A (ja) 2017-03-30
CN101390045B (zh) 2011-12-21

Similar Documents

Publication Publication Date Title
RU2008138564A (ru) Процессор с плавающей запятой с пониженной потребляемой мощностью для выбираемой субточности
US9141131B2 (en) Methods and systems for performing exponentiation in a parallel processing environment
US8028015B2 (en) Method and system for large number multiplication
US9753695B2 (en) Datapath circuit for digital signal processors
US4075704A (en) Floating point data processor for high speech operation
JP2012230684A5 (ru)
US4179734A (en) Floating point data processor having fast access memory means
CN101986264B (zh) 用于simd向量微处理器的多功能浮点乘加运算装置
IES20080198A2 (en) A processor
RU2009114818A (ru) Инструкция и логическая схема для выполнения операции скалярного произведения
RU2016135016A (ru) Процессоры, способы, системы и команды для сложения трех операндов-источников с плавающей запятой
US20150293698A1 (en) Montgomery modular multiplication-based data processing method
CN1820246A (zh) 执行饱和或不执行饱和地累加多操作数的处理器还原单元
JP2005508043A5 (ru)
RU2006143196A (ru) Способ и устройство для реализации целочисленного деления на инвариантный делитель с использованием n-битовой операции умножения и суммирования
ES2340527T8 (es) Procesador de coma flotante con una subprecision seleccionable.
EP2438529A2 (en) Conditional operation in an internal processor of a memory device
US20120072704A1 (en) "or" bit matrix multiply vector instruction
CN109144469B (zh) 流水线结构神经网络矩阵运算架构及方法
CN102446160A (zh) 面向双精度simd部件的矩阵乘实现方法
CN109863476A (zh) 动态变量精度计算
US20130185345A1 (en) Algebraic processor
RU2012148405A (ru) Преобразование в зонный формат из десятичного формата с плавающей точкой
CN108182082A (zh) 一种流水处理双发射处理器记分板电路
US20080288756A1 (en) "or" bit matrix multiply vector instruction