Claims (5)
1. Способ изготовления комплементарных вертикальных биполярных транзисторов в составе интегральных схем, включающий формирование на кремниевой подложке первого типа проводимости в местах последующего расположения скрытых слоев транзисторов скрытого слоя второго типа проводимости с концентрацией примеси, незначительно превышающей концентрацию примеси в подложке, создание скрытых слоев первого и второго типа проводимости, осаждение эпитаксиального слоя второго типа проводимости, формирование областей изоляции между областями коллекторов транзисторов, создание на поверхности первого слоя диэлектрика с окнами для последующего формирования областей карманов первого и второго типов проводимости комплементарных транзисторов, областей контактов к коллекторам транзисторов и базовых областей транзисторов, формирование через маску фоторезиста базовой области второго транзистора, формирование на кремнии в окнах первого диэлектрика тонкого слоя окисла кремния, осаждение первого слоя поликристаллического кремния, легирование его примесью первого типа проводимости, создание на поликристаллическом кремнии второго слоя диэлектрика, формирование методами литографии и плазмохимического травления до тонкого слоя окисла кремния электродов из первого слоя поликристаллического кремния, защищенного вторым слоем диэлектрика, удаление тонкого слоя окисла кремния в жидкостном травителе до кремния и одновременно вытравливание его частично на расчетную величину под первым слоем поликристаллического кремния, формирование пристеночного диэлектрика, изолирующего торцы электродов из первого слоя поликристаллического кремния, защищенного вторым слоем диэлектрика, путем осаждения второго слоя поликристаллического кремния и его окисления до кремния с последующим удалением полученного окисла кремния плазмохимическим травлением с горизонтальных участков структуры, осаждение третьего слоя поликристаллического кремния, легирование его примесью второго типа проводимости, формирование методами литографии и плазмохимического травления электродов из третьего слоя поликристаллического кремния, создание в процессе термического отжига мелкозалегающих областей эмиттера, пассивной базы и контакта к коллектору диффузией примеси из первого и второго слоев поликристаллического кремния, осаждение третьего слоя диэлектрика, формирование контактных окон в нем к электродам эмиттера, базы и коллектора и формирование металлизации, отличающийся тем, что, наряду с формированием методом легирования через маску фоторезиста базовой области второго транзистора примесью второго типа проводимости, формируют базовую область первого транзистора примесью первого типа проводимости, проводят легирование поликристаллического кремния примесью первого типа проводимости в местах расположения эмиттерного электрода и коллекторного электрода второго транзистора, а также примесью второго типа проводимости в местах расположения эмиттерного электрода и коллекторного электрода первого транзистора, используют электроды из первого слоя поликристаллического кремния, защищенные вторым слоем диэлектрика, в качестве электродов к эмиттерным областям и областям контактов к коллектору первого и второго транзистора, легируют третий слой поликристаллического кремния примесью второго типа проводимости в области второго транзистора, а также примесью первого типа проводимости в области первого транзистора, затем формируют из него методами литографии и плазмохимического травления базовые электроды первого и второго транзисторов.1. A method of manufacturing complementary vertical bipolar transistors as part of integrated circuits, including the formation of a first type of conductivity on a silicon substrate in the places of subsequent location of the hidden layers of transistors of a hidden layer of the second type of conductivity with an impurity concentration slightly exceeding the impurity concentration in the substrate, creating hidden layers of the first and second type of conductivity, deposition of an epitaxial layer of the second type of conductivity, the formation of areas of isolation between the areas of coll transistor vectors, creating on the surface of the first dielectric layer with windows for the subsequent formation of pocket regions of the first and second types of conductivity of complementary transistors, contact areas to transistor collectors and base areas of transistors, forming the base region of the second transistor through a photoresist mask, forming the first dielectric on silicon in the windows a thin layer of silicon oxide, the deposition of the first layer of polycrystalline silicon, doping with an impurity of the first type of conductivity, the creation of a second dielectric layer on polycrystalline silicon, the formation of electrodes from lithium and plasma-chemical etching to a thin layer of silicon oxide electrodes from the first layer of polycrystalline silicon, protected by a second dielectric layer, the removal of a thin layer of silicon oxide in a liquid etchant to silicon and simultaneously etching it partially by an estimated value under the first layer of polycrystalline silicon, the formation of a wall dielectric insulating the ends of the electrodes from the first layer of polycrystal of silicon, protected by a second dielectric layer, by deposition of a second layer of polycrystalline silicon and its oxidation to silicon, followed by removal of the obtained silicon oxide by plasma-chemical etching from horizontal sections of the structure, deposition of a third layer of polycrystalline silicon, doping with an impurity of the second type of conductivity, formation by lithography and plasma-chemical methods etching electrodes from the third layer of polycrystalline silicon, creating finely annealed during thermal annealing the underlying areas of the emitter, the passive base and the contact to the collector by diffusion of impurities from the first and second layers of polycrystalline silicon, the deposition of the third layer of the dielectric, the formation of contact windows in it to the electrodes of the emitter, base and collector and the formation of metallization, characterized in that, along with the formation by the method doping through the photoresist mask the base region of the second transistor with an impurity of the second type of conductivity, form the base region of the first transistor with an impurity of the first type of conductivity, wire doping polycrystalline silicon with an impurity of the first type of conductivity at the locations of the emitter electrode and the collector electrode of the second transistor, as well as an impurity of the second type of conductivity at the locations of the emitter electrode and the collector electrode of the first transistor, use electrodes from the first layer of polycrystalline silicon, protected by a second dielectric layer, in the quality of the electrodes to the emitter regions and the contact areas to the collector of the first and second transistor, alloy the third with polycrystalline silicon with an impurity of the second type of conductivity in the region of the second transistor, as well as an impurity of the first type of conductivity in the region of the first transistor, then base electrodes of the first and second transistors are formed from it by lithography and plasma chemical etching.
2. Способ по п.1, отличающаяся тем, что толщина тонкого слоя окисла кремния равна от 100 до 1000 Å, а толщина третьего слоя поликристаллического кремния должна быть по крайней мере больше половины толщины тонкого слоя окисла кремния.2. The method according to claim 1, characterized in that the thickness of the thin layer of silicon oxide is from 100 to 1000 Å, and the thickness of the third layer of polycrystalline silicon should be at least more than half the thickness of the thin layer of silicon oxide.
3. Способ по п.1, отличающаяся тем, что расчетная величина частичного вскрытия тонкого слоя окисла кремния под электродом эмиттера из первого слоя поликристаллического кремния составляет от 100 до 5000 Å.3. The method according to claim 1, characterized in that the estimated value of the partial opening of a thin layer of silicon oxide under the electrode of the emitter from the first layer of polycrystalline silicon is from 100 to 5000 Å.
4. Способ по п.1, отличающийся тем, что в качестве примеси первого типа проводимости используют элементы третьей группы таблицы Менделеева, а в качестве примеси второго типа проводимости используют элементы пятой группы таблицы Менделеева.4. The method according to claim 1, characterized in that elements of the third group of the periodic table are used as an impurity of the first type of conductivity, and elements of the fifth group of the periodic table are used as an impurity of the second type of conductivity.
5. Способ по п.1 или 4, отличающийся тем, что в качестве легирующей примеси второго типа проводимости при легировании первого слоя поликристаллического кремния используют мышьяк, а в качестве легирующей примеси первого типа проводимости при легировании второго слоя поликристаллического кремния используют бор.5. The method according to claim 1 or 4, characterized in that arsenic is used as the dopant of the second conductivity type when doping the first layer of polycrystalline silicon, and boron is used as the dopant of the first conductivity type when doping the second layer of polycrystalline silicon.