RU2279733C2 - Structure of bipolar transistor with emitter of sub-micron dimensions, and method for manufacturing said structure - Google Patents
Structure of bipolar transistor with emitter of sub-micron dimensions, and method for manufacturing said structure Download PDFInfo
- Publication number
- RU2279733C2 RU2279733C2 RU2003115007/28A RU2003115007A RU2279733C2 RU 2279733 C2 RU2279733 C2 RU 2279733C2 RU 2003115007/28 A RU2003115007/28 A RU 2003115007/28A RU 2003115007 A RU2003115007 A RU 2003115007A RU 2279733 C2 RU2279733 C2 RU 2279733C2
- Authority
- RU
- Russia
- Prior art keywords
- layer
- emitter
- conductivity
- type
- dielectric
- Prior art date
Links
Images
Landscapes
- Bipolar Transistors (AREA)
Abstract
Description
Изобретение относится к микроэлектронике, а именно к области создания интегральных схем (ИС) с использованием биполярных транзисторов.The invention relates to microelectronics, and in particular to the field of creating integrated circuits (ICs) using bipolar transistors.
Биполярная технология все еще остается популярной, наряду с КМОП технологией, благодаря уникальным свойствам биполярных транзисторов, их помехоустойчивости, низкому уровню шумов, высоким коэффициентам усиления, возможности работы на высокие нагрузки.Bipolar technology is still popular, along with CMOS technology, due to the unique properties of bipolar transistors, their noise immunity, low noise, high gain, the ability to work at high loads.
При этом прочные позиции, занимаемые биполярными транзисторами в аналоговых схемах, связаны с непрерывным прогрессом в уменьшении размеров биполярных транзисторов с вертикальной структурой благодаря методам самосовмещения и самоформирования областей транзистора.At the same time, the strong positions occupied by bipolar transistors in analog circuits are associated with continuous progress in reducing the size of bipolar transistors with a vertical structure due to the methods of self-alignment and self-formation of the transistor regions.
Известен БиКМОП прибор и способ его изготовления [1] с использованием двух слоев поликристаллического кремния для формирования биполярных транзисторов с электродом эмиттера из первого слоя поликристаллического кремния и электродов базы из второго слоя поликристаллического кремния, что позволяет существенно уменьшить размеры биполярного транзистора и, как следствие, существенно увеличить быстродействие транзисторов и прибора в целом.Known BiKMOS device and method of its manufacture [1] using two layers of polycrystalline silicon to form bipolar transistors with an emitter electrode from the first layer of polycrystalline silicon and base electrodes from the second layer of polycrystalline silicon, which can significantly reduce the size of the bipolar transistor and, as a result, significantly increase the performance of transistors and the device as a whole.
Однако в используемой в [1] структуре биполярного транзистора не обеспечивается самосовмещение электродов эмиттера и базы, а уменьшение размеров эмиттера ограничено минимальным размером на литографии.However, in the structure of the bipolar transistor used in [1], self-alignment of the emitter electrodes and the base is not provided, and the reduction in the size of the emitter is limited by the minimum size on lithography.
Наиболее близким техническим решением к изобретению является полупроводниковая структура вертикальных биполярных транзисторов и способ ее изготовления [2].The closest technical solution to the invention is the semiconductor structure of vertical bipolar transistors and the method of its manufacture [2].
В [2] защищается:In [2] it is protected:
1. Структура биполярного транзистора с эмиттером субмикронных размеров, содержащая кремниевую подложку первого типа проводимости со скрытым слоем второго типа проводимости, размещенный на подложке эпитаксиальный слой второго типа проводимости, боковую изоляцию в эпитаксиальном слое вокруг области коллектора транзистора второго типа проводимости над скрытым слоем, первый слой диэлектрика на эпитаксиальном слое с окнами для размещения областей контакта к коллектору и базы первого типа проводимости, электрод эмиттера из первого слоя поликристаллического кремния, легированного примесью второго типа проводимости, покрытый вторым слоем диэлектрика и расположенный в области базы, область эмиттера второго типа проводимости в кремнии под электродом эмиттера из первого слоя поликристаллического кремния, пристеночный диэлектрик, изолирующий торцы электрода эмиттера из первого слоя поликристаллического кремния, покрытого вторым слоем диэлектрика, имплантированные вокруг электрода эмиттера области пассивной базы первого типа проводимости в кремнии, электрод из второго слоя поликристаллического кремния, легированного примесью первого типа проводимости, размещенный над областью базы и эмиттера и имеющий вскрытие над электродом эмиттера, достаточное для размещения контактного окна в пассивирующем диэлектрике и металлического электрода к электроду эмиттера, слой пассивирующего диэлектрика на поверхности структуры, контактные окна в пассивирующем диэлектрике над электродом базы, электродом эмиттера и областью контакта к коллектору, металлические электроды в контактных окнах.1. The structure of a bipolar transistor with an emitter of submicron sizes, containing a silicon substrate of the first type of conductivity with a hidden layer of the second type of conductivity, an epitaxial layer of the second type of conductivity placed on the substrate, side insulation in the epitaxial layer around the collector region of the transistor of the second type of conductivity above the hidden layer, the first layer a dielectric on an epitaxial layer with windows to accommodate areas of contact to the collector and the base of the first type of conductivity, the emitter electrode from the first layer polycrystalline silicon doped with an impurity of the second type of conductivity, coated with a second dielectric layer and located in the base region, the emitter region of the second conductivity type in silicon under the electrode of the emitter of the first layer of polycrystalline silicon, a wall insulator insulating the ends of the emitter electrode of the first layer of polycrystalline silicon coated with a second a dielectric layer implanted around the emitter electrode of the passive base region of the first type of conductivity in silicon, the electrode of the second a layer of polycrystalline silicon doped with an impurity of the first type of conductivity located above the base and emitter region and having an opening above the emitter electrode sufficient to place a contact window in the passivating dielectric and a metal electrode to the emitter electrode, a layer of passivating dielectric on the surface of the structure, contact windows in the passivating dielectric above the base electrode, the emitter electrode and the area of contact to the collector, metal electrodes in the contact windows.
2. Структура по п.1, в которой на электродах из первого и второго слоев поликристаллического кремния размещают слои силицида металла.2. The structure according to
3. Способ изготовления структуры биполярного транзистора с эмиттером субмикронных размеров, включающий формирование на кремниевой подложке первого типа проводимости со скрытым слоем второго типа проводимости эпитаксиального слоя второго типа проводимости, областей изоляции, первого слоя диэлектрика вокруг формируемых в дальнейшем областей контакта к коллектору второго типа проводимости и базы первого типа проводимости, формирование областей контакта к коллектору второго типа проводимости и базы первого типа проводимости, осаждение первого слоя поликристаллического кремния, легирование его примесью второго типа проводимости, осаждение второго слоя диэлектрика на поликристаллическом кремнии, формирование электрода эмиттера из первого слоя поликристаллического кремния, покрытого вторым слоем диэлектрика, создание пристеночного диэлектрика на торцах электрода эмиттера из первого слоя поликристаллического кремния, покрытого вторым слоем диэлектрика, формирование в кремнии вокруг электрода эмиттера имплантированных областей пассивной базы первого типа проводимости, осаждение второго слоя поликристаллического кремния, легирование его примесью первого типа проводимости, формирование электрода базы из второго слоя поликристаллического кремния над областями базы и эмиттера, имеющего вскрытие над электродом эмиттера, достаточное для размещения контактного окна к электроду эмиттера в осаждаемом в последующем пассивирующем диэлектрике и металлического электрода в контактном окне, термический отжиг структуры, осаждение слоя пассивирующего диэлектрика, формирование контактных окон в пассивирующем диэлектрике над электродами базы и эмиттера и над областью контакта к коллектору, создание металлических электродов в контактных окнах.3. A method of manufacturing a structure of a bipolar transistor with an emitter of submicron sizes, comprising forming a first type of conductivity on a silicon substrate with a hidden layer of the second type of conductivity of the epitaxial layer of the second type of conductivity, insulation regions, the first dielectric layer around the contact areas to the collector of the second type of conductivity base of the first type of conductivity, the formation of areas of contact to the collector of the second type of conductivity and the base of the first type of conductivity, deposition e of the first layer of polycrystalline silicon, doping with an impurity of the second type of conductivity, deposition of the second dielectric layer on polycrystalline silicon, the formation of an emitter electrode from the first layer of polycrystalline silicon coated with a second dielectric layer, the creation of a wall dielectric at the ends of the emitter electrode from the first layer of polycrystalline silicon coated with a second a dielectric layer, the formation in silicon around the emitter electrode of the implanted regions of the passive base of the first type of wire properties, deposition of a second layer of polycrystalline silicon, doping with an impurity of the first type of conductivity, formation of a base electrode from a second layer of polycrystalline silicon over the base and emitter regions, having an opening above the emitter electrode sufficient to place a contact window to the emitter electrode in the deposited subsequently passivating dielectric and metal electrode in the contact window, thermal annealing of the structure, deposition of a layer of a passivating dielectric, the formation of contact windows in the passive dielectric over the base and emitter electrodes and over the area of contact to the collector, the creation of metal electrodes in the contact windows.
4. Способ по п.3, в котором на электродах из первого и второго слоев поликристаллического кремния формируют слои силицида металла.4. The method according to
На фиг.1.1-1.5 представлены основные элементы структуры биполярного транзистора и способ ее изготовления, представленные в [2].Figure 1.1-1.5 presents the main structural elements of a bipolar transistor and the method of its manufacture, presented in [2].
На фиг.1.1 представлен разрез структуры после формирования на кремниевой подложке первого типа проводимости 1 скрытого слоя второго типа проводимости 2, осаждения эпитаксиального слоя второго типа проводимости 3, формирования боковой изоляции между областями транзисторов 4, создания на поверхности первого слоя диэлектрика 5 с окнами 6 под расположение областей контакта к коллектору транзистора второго типа проводимости 7 и базы первого типа проводимости 8.Figure 1.1 shows a section of the structure after forming a hidden layer of the second type of
На фиг.1.2 представлен разрез структуры после осаждения первого слоя поликристаллического кремния 9, легирования поликристаллического кремния примесью второго типа проводимости, создания на поликристаллическом кремнии второго слоя диэлектрика 10, формирования методами литографии и плазмохимического травления электрода из первого слоя поликристаллического кремния 9 и над ним второго слоя диэлектрика 10, используемого в качестве электрода эмиттера транзистора.Figure 1.2 shows a section of the structure after deposition of the first layer of
На фиг.1.3 представлен разрез структуры после формирования пристеночного диэлектрика, изолирующего торцы электрода из первого слоя поликристаллического кремния и над ним второго диэлектрика путем осаждения слоя диэлектрика на всю структуру и последующего удаления горизонтальных и наклонных участков диэлектрика 11 с помощью вертикального реактивного травления. Удаляются при вертикальном травлении горизонтальные и наклонные участки диэлектрика 11, не удаляются вертикальные участки диэлектрика 12.Figure 1.3 shows a section of the structure after the formation of a wall dielectric that insulates the ends of the electrode from the first layer of polycrystalline silicon and above it the second dielectric by deposition of the dielectric layer on the entire structure and the subsequent removal of horizontal and inclined sections of the dielectric 11 using vertical reactive etching. When vertically etched, the horizontal and inclined sections of the dielectric 11 are removed, and the vertical sections of the dielectric 12 are not removed.
На фиг.1.4 представлен разрез структуры после формирования в кремнии вокруг электрода эмиттера имплантированных областей пассивной базы первого типа проводимости 8а, осаждения второго слоя поликристаллического кремния 13, легирования его примесью первого типа проводимости, формирования методами литографии и плазмохимического травления из второго поликристаллического кремния базового электрода транзистора 13.Figure 1.4 shows a section through the structure after the formation of implanted regions of a passive base of the first type of
На фиг.1.5. представлен разрез структуры после осаждения слоя пассивирующего диэлектрика 17, формирования контактных окон в нем 15 и металлической разводки 16.In Fig.1.5. The section of the structure after deposition of a layer of a passivating dielectric 17, formation of
Структура, используемая в прототипе [2], решает проблему самосовмещаемости электродов базы и эмиттера транзистора в сравнении с [1]. Это обеспечивает уменьшение размеров базовых областей, так как нет необходимости делать запасы на независимое размещение базового электрода в базовой области относительно эмиттерного электрода в виде зазора между ними и в целом транзистора.The structure used in the prototype [2], solves the problem of self-compatibility of the electrodes of the base and emitter of the transistor in comparison with [1]. This provides a reduction in the size of the base regions, since there is no need to make reserves for the independent placement of the base electrode in the base region relative to the emitter electrode in the form of a gap between them and the transistor as a whole.
Однако размер области эмиттера транзистора в структурах [2] по прежнему определяется минимальным размером на литографии, что не обеспечивает создания транзисторов с размерами области эмиттера в ультра субмикронном диапазоне значений с меньшими значениями, чем возможности процесса литографии.However, the size of the emitter region of the transistor in the structures [2] is still determined by the minimum size on lithography, which does not provide the creation of transistors with the dimensions of the emitter region in the ultra submicron range of values with lower values than the capabilities of the lithography process.
Задачей изобретения является повышение быстродействия биполярного транзистора за счет использования новой структуры транзистора, электрод эмиттера, в которой формируется на окисле кремния (по типу затвора МОП транзистора), а реальный размер реальной области эмиттера задается величиной торцевого травления слоя окисла кремния под электродом эмиттера на сколь угодно малую расчетную величину субмикронного или ультра субмикронного размера, в дальнейшем заполняемую поликристаллическим кремнием.The objective of the invention is to increase the speed of the bipolar transistor by using a new transistor structure, the emitter electrode, which is formed on silicon oxide (by the type of gate of the MOS transistor), and the real size of the real emitter region is set by the value of the end etching of the silicon oxide layer under the emitter electrode at any small calculated value of submicron or ultra submicron size, subsequently filled with polycrystalline silicon.
Названный технический результат достигается за счет добавления новых существенных улучшений в структуру транзистора и в способ изготовления структуры транзистора, защищаемых в техническом решение прототипа [2]. Для этого в [2] вносятся следующие изменения:The named technical result is achieved by adding new significant improvements to the structure of the transistor and to the method of manufacturing the structure of the transistor, protected in the technical solution of the prototype [2]. For this, the following changes are made in [2]:
1. В структуре биполярного транзистора с эмиттером субмикронных размеров, содержащей кремниевую подложку первого типа проводимости со скрытым слоем второго типа проводимости, размещенный на подложке эпитаксиальный слой второго типа проводимости, боковую изоляцию в эпитаксиальном слое вокруг области коллектора транзистора второго типа проводимости над скрытым слоем, первый слой диэлектрика на эпитаксиальном слое с окнами для размещения областей контакта к коллектору второго типа проводимости и базы первого типа проводимости, электрод эмиттера из первого слоя поликристаллического кремния, легированного примесью второго типа проводимости, покрытый вторым слоем диэлектрика и расположенный в области базы, область эмиттера второго типа проводимости в кремнии под электродом эмиттера из первого слоя поликристаллического кремния, пристеночный диэлектрик, изолирующий торцы электрода эмиттера из первого слоя поликристаллического кремния, покрытого вторым слоем диэлектрика, имплантированные в кремнии вокруг электрода эмиттера области пассивной базы первого типа проводимости, электрод из второго слоя поликристаллического кремния, легированный примесью первого типа проводимости, размещенный над областью базы и электродом эмиттера и имеющий вскрытие над электродом эмиттера, достаточное для размещения контактного окна к электроду эмиттера в пассивирующем диэлектрике и металлического электрода в контактном окне, слой пассивирующего диэлектрика на поверхности структуры, контактные окна в пассивирующем диэлектрике к электродам базы и эмиттера и к области контакта к коллектору, металлические электроды в контактных окнах, скрытый слой размещают в области дополнительного второго скрытого слоя с концентрацией примеси второго типа проводимости, незначительно превышающей концентрацию примеси в подложке, располагают в окнах первого диэлектрика на кремнии под электродом эмиттера из поликристаллического кремния тонкий слой окисла кремния, имеющий частичное вскрытие под электродом эмиттера на расчетную величину, заполненное дополнительным третьим слоем поликристаллического кремния, который на торцах электрода эмиттера имеет прокисление в виде окисла кремния в качестве пристеночного диэлектрика.1. In the structure of a bipolar transistor with a submicron sized emitter, containing a silicon substrate of the first type of conductivity with a hidden layer of the second type of conductivity, an epitaxial layer of the second type of conductivity placed on the substrate, lateral insulation in the epitaxial layer around the collector region of the transistor of the second type of conductivity above the hidden layer, the first a dielectric layer on an epitaxial layer with windows for placing contact areas to the collector of the second type of conductivity and the base of the first type of conductivity, electric d emitter from the first layer of polycrystalline silicon doped with an impurity of the second type of conductivity, coated with a second layer of dielectric and located in the base region, the emitter region of the second type of conductivity in silicon under the electrode of the emitter from the first layer of polycrystalline silicon, a wall insulator insulating the ends of the emitter electrode from the first layer polycrystalline silicon coated with a second dielectric layer implanted in silicon around the emitter electrode of the passive base region of the first type of wire of an electrode made of a second layer of polycrystalline silicon doped with an impurity of the first type of conductivity located above the base region and the emitter electrode and having an opening above the emitter electrode sufficient to place a contact window to the emitter electrode in a passivating dielectric and a metal electrode in the contact window, a layer of passivating dielectric on the surface of the structure, contact windows in a passivating dielectric to the electrodes of the base and emitter and to the contact area to the collector, metal electrode In the contact windows, a hidden layer is placed in the region of an additional second hidden layer with a concentration of impurities of the second type of conductivity slightly higher than the concentration of impurities in the substrate, and a thin layer of silicon oxide is partially opened under the windows of the first dielectric on silicon under the polycrystalline silicon emitter electrode. the emitter electrode by a calculated value filled with an additional third layer of polycrystalline silicon, which has acidified at the ends of the emitter electrode ue in the form of silicon oxide as the dielectric wall surface.
2. В способе изготовления структуры биполярного транзистора с эмиттером субмикронных размеров, включающем формирование на кремниевой подложке первого типа проводимости со скрытым слоем второго типа проводимости эпитаксиального слоя второго типа проводимости, областей изоляции, первого слоя диэлектрика вокруг формируемых в дальнейшем областей контакта к коллектору второго типа проводимости и базы первого типа проводимости, формирование областей контакта к коллектору второго типа проводимости и базы первого типа проводимости, осаждение первого слоя поликристаллического кремния, легирование его примесью второго типа проводимости, осаждение второго слоя диэлектрика на поликристаллическом кремнии, формирование электрода эмиттера из первого слоя поликристаллического кремния, покрытого вторым слоем диэлектрика, создание пристеночного диэлектрика на торцах электрода эмиттера из первого слоя поликристаллического кремния, покрытого вторым слоем диэлектрика, формирование в кремнии вокруг электрода эмиттера имплантированных областей пассивной базы первого типа проводимости, осаждение второго слоя поликристаллического кремния, легирование его примесью первого типа проводимости, формирование электрода базы из второго слоя поликристаллического кремния над областями базы и эмиттера, имеющего вскрытие над электродом эмиттера, достаточное для размещения контактного окна к электроду эмиттера в осаждаемом в последующем пассивирующем диэлектрике и металлического электрода в контактном окне, термический отжиг структуры, осаждение слоя пассивирующего диэлектрика, формирование контактных окон в пассивирующем диэлектрике над электродами базы и эмиттера и над областью контакта к коллектору, создание металлических электродов в контактных окнах, до создания скрытого слоя в месте его последующего расположения формируют дополнительный второй скрытый слой первого типа проводимости с концентрацией примеси, незначительно превышающей концентрацию примеси в подложке, перед осаждением первого слоя поликристаллического кремния формируют на кремнии тонкий слой окисла кремния, формирование электрода эмиттера из первого слоя поликристаллического кремния, покрытого вторым слоем диэлектрика, производят до тонкого слоя окисла кремния, удаляют тонкий слой окисла кремния в жидкостном травителе до кремния и одновременно вытравливают его частично на расчетную величину под электродом эмиттера из первого слоя поликристаллического кремния, осаждают дополнительный третий слой поликристаллического кремния, заполняющий вскрытие в тонком слое окисла кремния под электродом эмиттера, окисляют дополнительный третий слой поликристаллического кремния с образованием окисла кремния, кроме участка, заполняющего вскрытие в тонком слое окисла кремния под электродом эмиттера, затем удаляют плазмохимическим травлением слой окисла кремния, полученный из поликристаллического кремния, с горизонтальных участков структуры, сохранив его только на торцах эмиттера в качестве пристеночного диэлектрика.2. In a method for manufacturing a structure of a bipolar transistor with a submicron sized emitter, comprising forming on a silicon substrate a first type of conductivity with a hidden layer of a second type of conductivity, an epitaxial layer of a second type of conductivity, insulation regions, a first dielectric layer around further contact areas to a collector of the second type of conductivity and the base of the first type of conductivity, the formation of areas of contact to the collector of the second type of conductivity and the base of the first type of conductivity, precipitation the first layer of polycrystalline silicon, doping with an impurity of the second type of conductivity, deposition of the second dielectric layer on polycrystalline silicon, the formation of an emitter electrode from the first layer of polycrystalline silicon coated with a second dielectric layer, the creation of a wall dielectric at the ends of the emitter electrode from the first layer of polycrystalline silicon coated with a second a dielectric layer, the formation in silicon around the emitter electrode of the implanted regions of the first type passive base conductivity, the deposition of the second layer of polycrystalline silicon, doping with an impurity of the first type of conductivity, the formation of the base electrode from the second layer of polycrystalline silicon over the base and emitter regions, which has an opening above the emitter electrode, sufficient to place a contact window to the emitter electrode in the deposited in the subsequent passivating dielectric and metal electrode in the contact window, thermal annealing of the structure, deposition of a layer of a passivating dielectric, formation of contact windows in the pass an additional second hidden layer of the first type of conductivity with an impurity concentration slightly exceeding the impurity concentration in the substrate before forming a hidden electrode at the base and emitter electrodes and over the contact area to the collector, creating metallic electrodes in the contact windows by deposition of the first layer of polycrystalline silicon, a thin layer of silicon oxide is formed on silicon, the formation of an emitter electrode from the first layer of polycrystalline silicon coated with a second dielectric layer is produced to a thin layer of silicon oxide, a thin layer of silicon oxide in the liquid etchant is removed to silicon and at the same time it is partially etched out under the calculated value under the emitter electrode from the first layer of polycrystalline silicon, an additional third layer of polycrystalline silicon is deposited, filling opening in a thin layer of silicon oxide under the emitter electrode, oxidize an additional third layer of polycrystalline silicon with the formation of silicon oxide, to OMe portion filling the opening in the thin silicon oxide layer under the emitter electrode is then removed by plasma etching of the silicon oxide layer derived from polycrystalline silicon, with horizontal sections of the structure, keeping it only at the ends of the emitter as a dielectric wall surface.
Таким образом, отличительными признаками изобретения является то, что в структуре биполярного транзистора с эмиттером субмикронных размеров скрытый слой под коллектором транзистора размещают в области дополнительного второго скрытого слоя с концентрацией примеси второго типа проводимости, незначительно превышающей концентрацию примеси в подложке, располагают под электродом эмиттера из поликристаллического кремния тонкий слой окисла кремния, имеющий частичное вскрытие под электродом эмиттера на расчетную величину, заполненное дополнительным третьим слоем поликристаллического кремния, который на торцах электрода эмиттера имеет прокисление в виде окисла кремния в качестве пристеночного диэлектрика,Thus, the distinguishing features of the invention is that in the structure of a bipolar transistor with an emitter of submicron size, a hidden layer under the collector of the transistor is placed in the region of an additional second hidden layer with a concentration of impurities of the second type of conductivity slightly exceeding the concentration of impurities in the substrate, placed under the polycrystalline emitter electrode silicon thin layer of silicon oxide having a partial opening under the emitter electrode by a calculated value, filled up to olnitelnym third layer of polycrystalline silicon, which at the ends of the emitter electrode has prokislenie as silicon oxide as the dielectric wall surface,
а в способе изготовления структуры биполярного транзистора с эмиттером субмикронных размеров до создания скрытого слоя в месте его последующего расположения формируют дополнительный второй скрытый слой с концентрацией примеси, незначительно превышающей концентрацию примеси в подложке, перед осаждением первого слоя поликристаллического кремния формируют на кремнии тонкий слой окисла кремния, формирование электрода эмиттера из первого слоя поликристаллического кремния, покрытого вторым слоем диэлектрика, производят до тонкого слоя окисла кремния, удаляют тонкий слой окисла кремния в жидкостном травителе до кремния и одновременно вытравливают его частично на расчетную величину под первым слоем поликристаллического кремния, осаждают дополнительный третий слой поликристаллического кремния, заполняющий вскрытие в тонком слое окисла кремния под электродом эмиттера, окисляют дополнительный третий слой поликристаллического кремния с образованием окисла кремния, кроме участка, заполняющего вскрытие в тонком слое окисла кремния под электродом эмиттера, затем удаляют плазмохимическим травлением слой окисла кремния, полученный из поликристаллического кремния с горизонтальных участков структуры, сохранив его только на торцах эмиттера в качестве пристеночного диэлектрика.and in the method for fabricating the structure of a bipolar transistor with a submicron-sized emitter, an additional second hidden layer is formed at an impurity concentration slightly higher than the impurity concentration in the substrate until a hidden layer is created at its subsequent location; before deposition of the first polycrystalline silicon layer, a thin layer of silicon oxide is formed on silicon, the formation of the emitter electrode from the first layer of polycrystalline silicon coated with a second dielectric layer is produced to a thin layer silicon oxide, remove a thin layer of silicon oxide in the liquid etchant to silicon and simultaneously etch it partially by the calculated value under the first layer of polycrystalline silicon, deposit an additional third layer of polycrystalline silicon, filling the opening in a thin layer of silicon oxide under the emitter electrode, oxidize an additional third layer of polycrystalline silicon with the formation of silicon oxide, in addition to the area filling the autopsy in a thin layer of silicon oxide under the emitter electrode, then removing m by plasma etching of the silicon oxide layer derived from a polysilicon structure with horizontal sections, retaining it only on the ends of emitter wall surface as a dielectric.
Проведенные патентные исследования показали, что совокупность признаков изобретения является новой, что доказывает новизну заявляемого способа. Кроме того, патентные исследования показали, что в литературе отсутствуют данные, показывающие влияние отличительных признаков изобретения на достижение технического результата, что подтверждает изобретательский уровень предлагаемого способа.Patent studies have shown that the totality of the features of the invention is new, which proves the novelty of the proposed method. In addition, patent studies have shown that in the literature there are no data showing the influence of the distinguishing features of the invention on the achievement of a technical result, which confirms the inventive step of the proposed method.
Указанное выполнение предлагаемого способа приводит к тому, что размер области эмиттера транзистора определяется величиной торцевого травления тонкого слоя окисла кремния на сколь угодно малую величину, что позволяет формировать транзистор с размером области эмиттера в области ультра субмикронных размеров.The specified implementation of the proposed method leads to the fact that the size of the emitter region of the transistor is determined by the value of the end etching of a thin layer of silicon oxide by an arbitrarily small amount, which allows the formation of a transistor with the size of the emitter region in the region of ultra submicron sizes.
На фиг.2.1.-2.7 представлены основные этапы изготовления структуры биполярного транзистора.On Fig. 2.1.-2.7 presents the main stages of manufacturing the structure of a bipolar transistor.
На фиг.2.1 представлен разрез структуры после формирования на кремниевой подложке 1 области дополнительного скрытого слоя второго типа проводимости с низкой концентрацией примеси 19, а затем создания в этой же области скрытого слоя второго типа проводимости 2 для снижения сопротивления коллектора, осаждения эпитаксиального слоя второго типа проводимости 3, формирования боковой изоляции между областями транзисторов 4, создания на поверхности первого слоя диэлектрика 5 с окнами 6 под расположение области контакта к коллектору второго типа проводимости 7, области базы первого типа проводимости 8 и формирования на поверхности кремния тонкого слоя окисла кремния 18.Figure 2.1 shows a section of the structure after the formation of an additional hidden layer of the second type of conductivity with a low concentration of
На фиг.2.2 представлен разрез структуры после осаждения первого слоя поликристаллического кремния 9, легирования поликристаллического кремния примесью второго типа проводимости, создания на поликристаллическом кремнии второго слоя диэлектрика 10, формирования методами литографии и плазмохимического травления электрода эмиттера из первого слоя поликристаллического кремния 11, покрытого вторым слоем диэлектрика 10, до тонкого слоя окисла кремния.Figure 2.2 shows a section of the structure after deposition of the first layer of
На фиг.2.3 представлен разрез структуры после травления тонкого слоя окисла кремния до кремния 20 и одновременно бокового (торцевого) травления тонкого слоя окисла кремния под слоем поликристаллического кремния на заданную величину 21.Figure 2.3 shows a section through the structure after etching a thin layer of silicon oxide to
На фиг.2.4 представлен разрез структуры после осаждения дополнительного третьего слоя поликристаллического кремния, заполняющего подтравленный участок тонкого слоя окисла кремния под электродом эмиттера 23, последующего термического окисления третьего слоя поликристаллического кремния с образованием слоя пристеночного диэлектрика. При этом участок под электродом эмиттера, заполненный поликристаллическим кремнием, не окисляется. Вертикальные участки прокисленного слоя поликристаллического кремния 25 не травятся при последующем реактивном ионном травлении, используются в качестве пристеночного диэлектрика, защищающего торцевые участки первого слоя поликристаллического кремния и второго слоя диэлектрика. Горизонтальные участки 24 удаляются.Figure 2.4 shows a section of the structure after deposition of an additional third layer of polycrystalline silicon, filling the etched portion of a thin layer of silicon oxide under the electrode of the
На фиг.2.5 представлен разрез структуры после удаления прокисленного слоя с горизонтальных участков и сохранения его при реактивном ионном травлении в виде пристеночного диэлектрика на торцах второго слоя диэлектрика и первого слоя поликристаллического кремния.Figure 2.5 shows a section through the structure after removing the acidified layer from horizontal sections and storing it during reactive ion etching in the form of a wall dielectric at the ends of the second dielectric layer and the first layer of polycrystalline silicon.
На фиг.2.6 представлен разрез структуры после формирования в кремнии вокруг электрода эмиттера имплантированных областей пассивной базы первого типа проводимости 8а, осаждения второго слоя поликристаллического кремния 13, легирования его примесью первого типа проводимости, формирования методами литографии и плазмохимического травления базовых электродов транзисторов из второго поликристаллического кремния с выборкой над электродом эмиттера. И далее после отжига структуры формируются области пассивной базы и области эмиттера под электродом эмиттера 26.Figure 2.6 shows a section through the structure after the formation of implanted regions of a passive base of the first type of
На фиг.2.7 представлен разрез структуры после осаждения пассивирующего слоя диэлектрика 17, формирования контактных окон в нем 15 и создания металлической разводки 16.Fig.2.7 shows a section of the structure after deposition of the passivating layer of the dielectric 17, the formation of contact windows in it 15 and the creation of a
Травление слоя тонкого окисла кремния осуществляется в жидкостных травителях с высокой селективностью к кремнию.The etching of a layer of thin silicon oxide is carried out in liquid etchants with high selectivity to silicon.
Боковое (торцевое) травление слоя тонкого окисла кремния под первым слоем поликристаллического кремния (фиг.2.3) осуществляется на расчетную величину, задающую необходимый размер области эмиттера (фиг.2.4).Lateral (end) etching of a thin silicon oxide layer under the first polycrystalline silicon layer (Fig. 2.3) is carried out by a calculated value that sets the required size of the emitter region (Fig. 2.4).
Последующее осаждение дополнительного (третьего) слоя поликристаллического кремния заполняет подтравленный зазор под первым слоем поликристаллического кремния, что и осуществляет в последующем контакт первого слоя поликристаллического кремния с кремнием. При термическом отжиге вначале происходит легирование дополнительного слоя поликристаллического кремния из легированного первого слоя поликристаллического кремния примесью второго типа проводимости, а затем примесь диффундирует в область эмиттера в кремнии.Subsequent deposition of an additional (third) layer of polycrystalline silicon fills the etched gap under the first layer of polycrystalline silicon, which subsequently makes the first layer of polycrystalline silicon contact silicon. During thermal annealing, first, an additional layer of polycrystalline silicon is doped from the doped first layer of polycrystalline silicon with an impurity of the second type of conductivity, and then the impurity diffuses into the emitter region in silicon.
Пример. В монокристаллической пластине КДБ 12(100) (концентрация ~1015 атомов в см3) через маску фоторезиста формируют вначале область скрытого слоя п-типа проводимости ионной имплантацией фосфора с дозой 1 мккул/см2, отжигают его (максимальная концентрация ~1016 атомов в см3), а затем создают скрытый слой п-типа проводимости диффузией сурьмы с сопротивлением 40 Ом/см2 (максимальная ~1019 атомов в см3), совмещаемый с ранее сформированным слоем п-типа проводимости. Методом хлоридной эпитаксии наращивают эпитаксиальный слой п-типа проводимости (омностью 0.7 Ом·см, толщиной 1.75 мкм).Example. In a KDB 12 (100) single-crystal plate (concentration ~ 10 15 atoms per cm 3 ), first, a region of a hidden p-type conductivity layer is formed through a photoresist mask by ion implantation of phosphorus with a dose of 1 μc / cm 2 , annealed (maximum concentration ~ 10 16 atoms in cm 3 ), and then create a hidden p-type conductivity layer by diffusion of antimony with a resistance of 40 Ohm / cm 2 (maximum ~ 10 19 atoms in cm 3 ), combined with a previously formed p-type conductivity layer. By the method of chloride epitaxy, a p-type conductivity epitaxial layer is built up (with a resistivity of 0.7 Ohm · cm, a thickness of 1.75 μm).
Через маску фоторезиста ионным легированием бора с дозой 10 мккул/см2 формируют области боковой изоляции р-типа проводимости, затем создают маску нитрида кремния методом пиролитического осаждения и литографии и термическим окислением образуют первый слой диэлектрика толщиной 0,6 мкм вокруг областей базы и контакта к коллектору. Ионным легированием фосфора с дозой 60 мккул/см2 и последующим термическим отжигом в слабо окислительной среде при температуре 1100°С в течение 60 мин создают область глубокого коллектора.Regions of p-type conductivity are formed through a photoresist mask by ion-doping boron with a dose of 10 μC / cm 2 , then a silicon nitride mask is created by pyrolytic deposition and lithography and thermal oxidation form the first dielectric layer 0.6 μm thick around the base and contact regions to the collector. Ion doping of phosphorus with a dose of 60 μg / cm 2 and subsequent thermal annealing in a weakly oxidizing medium at a temperature of 1100 ° C for 60 min create a region of a deep collector.
Через маску фоторезиста ионным легированием имплантируют бор с дозой 5 мккул/см2 для формирования областей базы. В области транзистора термическим окислением создают слой тонкого окисла кремния толщиной 
Осаждают дополнительный третий слой поликристаллического кремния толщиной 
Далее формируют металлические электроды в контактных окнах осаждением пленки алюминия с примесью кремния толщиной 0.6 мкм с использованием процессов литографии и травления.Next, metal electrodes are formed in the contact windows by deposition of an aluminum film with an admixture of silicon with a thickness of 0.6 μm using lithography and etching processes.
Пример, описанный выше, является частным случаем, в котором используется предлагаемый способ. Предлагаемый способ может использоваться для создания PNP биполярного транзистора и других применений, не выходя за пределы патентных притязаний.The example described above is a special case in which the proposed method is used. The proposed method can be used to create a PNP bipolar transistor and other applications without going beyond the scope of patent claims.
ЛитератураLiterature
1. Патент РФ 2106719.1. RF patent 2106719.
2.. Патент США 5.175.607.2 .. U.S. Patent 5.175.607.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2003115007/28A RU2279733C2 (en) | 2003-05-22 | 2003-05-22 | Structure of bipolar transistor with emitter of sub-micron dimensions, and method for manufacturing said structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2003115007/28A RU2279733C2 (en) | 2003-05-22 | 2003-05-22 | Structure of bipolar transistor with emitter of sub-micron dimensions, and method for manufacturing said structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU2003115007A RU2003115007A (en) | 2004-12-10 |
| RU2279733C2 true RU2279733C2 (en) | 2006-07-10 |
Family
ID=36830839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2003115007/28A RU2279733C2 (en) | 2003-05-22 | 2003-05-22 | Structure of bipolar transistor with emitter of sub-micron dimensions, and method for manufacturing said structure |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2279733C2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2556765C1 (en) * | 2014-02-25 | 2015-07-20 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования Кабардино-Балкарский государственный университет им. Х.М. Бербекова | Manufacturing method of semiconductor structure |
| RU2629657C2 (en) * | 2016-02-24 | 2017-08-30 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) | Method of semiconductor device manufacturing |
-
2003
- 2003-05-22 RU RU2003115007/28A patent/RU2279733C2/en active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2556765C1 (en) * | 2014-02-25 | 2015-07-20 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования Кабардино-Балкарский государственный университет им. Х.М. Бербекова | Manufacturing method of semiconductor structure |
| RU2629657C2 (en) * | 2016-02-24 | 2017-08-30 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) | Method of semiconductor device manufacturing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4477310A (en) | Process for manufacturing MOS integrated circuit with improved method of forming refractory metal silicide areas | |
| US6294476B1 (en) | Plasma surface treatment method for forming patterned TEOS based silicon oxide layer with reliable via and interconnection formed therethrough | |
| EP0043944A2 (en) | Method for making a self-aligned field effect transistor integrated circuit structure | |
| JP2685253B2 (en) | Method for forming an electrical interconnect in a silicon semiconductor device | |
| JPH0367334B2 (en) | ||
| US4168999A (en) | Method for forming oxide isolated integrated injection logic semiconductor structures having minimal encroachment utilizing special masking techniques | |
| US6262486B1 (en) | Conductive implant structure in a dielectric | |
| EP0076105A2 (en) | Method of producing a bipolar transistor | |
| US5003375A (en) | MIS type semiconductor integrated circuit device having a refractory metal gate electrode and refractory metal silicide film covering the gate electrode | |
| US6291354B1 (en) | Method of fabricating a semiconductive device | |
| JPH0785470B2 (en) | Device manufacturing method | |
| US4742025A (en) | Method of fabricating a semiconductor device including selective etching of a silicide layer | |
| EP0144762B1 (en) | Methods for forming closely spaced openings and for making contacts to semiconductor device surfaces | |
| RU2279733C2 (en) | Structure of bipolar transistor with emitter of sub-micron dimensions, and method for manufacturing said structure | |
| JPH04280456A (en) | Semiconductor device and its manufacture | |
| JPH056866A (en) | Manufacture of semiconductor device | |
| EP0104079B1 (en) | Integrated circuit contact structure | |
| RU2244985C1 (en) | Method for manufacturing complementary vertical bipolar transistors as parts of integrated circuits | |
| US5021358A (en) | Semiconductor fabrication process using sacrificial oxidation to reduce tunnel formation during tungsten deposition | |
| JPH0243336B2 (en) | ||
| JPS62133760A (en) | Manufacture of bipolar transistor | |
| RU2234162C2 (en) | Method for manufacturing self-scaled bipolar transistor | |
| JPH03116968A (en) | Manufacture of semiconductor device | |
| WO2008026967A2 (en) | Method for producing complementary vertical bipolar transistors for integrated circuits | |
| JPH04113655A (en) | Semiconductor device and its preparation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| QB4A | Licence on use of patent |
Free format text: LICENCE Effective date: 20130801 |