RU2006130851A - Способ управления запоминающим устройством с подачей компенсационных импульсов до и после помехи - Google Patents

Способ управления запоминающим устройством с подачей компенсационных импульсов до и после помехи Download PDF

Info

Publication number
RU2006130851A
RU2006130851A RU2006130851/09A RU2006130851A RU2006130851A RU 2006130851 A RU2006130851 A RU 2006130851A RU 2006130851/09 A RU2006130851/09 A RU 2006130851/09A RU 2006130851 A RU2006130851 A RU 2006130851A RU 2006130851 A RU2006130851 A RU 2006130851A
Authority
RU
Russia
Prior art keywords
interference
potential
cells
pulses
data lines
Prior art date
Application number
RU2006130851/09A
Other languages
English (en)
Other versions
RU2326456C1 (ru
Inventor
Кристер КАРЛССОН (SE)
Кристер КАРЛССОН
Пер ХАМБЕРГ (SE)
Пер ХАМБЕРГ
Стаффан БЬОРКЛИД (SE)
Стаффан БЬОРКЛИД
Майкл О. ТОМПСОН (US)
Майкл О. ТОМПСОН
Ричард ВОМАК (US)
Ричард ВОМАК
Original Assignee
Тин Филм Электроникс Аса (No)
Тин Филм Электроникс Аса
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Тин Филм Электроникс Аса (No), Тин Филм Электроникс Аса filed Critical Тин Филм Электроникс Аса (No)
Publication of RU2006130851A publication Critical patent/RU2006130851A/ru
Application granted granted Critical
Publication of RU2326456C1 publication Critical patent/RU2326456C1/ru

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225Auxiliary circuits
    • G11C11/2253Address circuits or decoders
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225Auxiliary circuits
    • G11C11/2273Reading or sensing circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225Auxiliary circuits
    • G11C11/2275Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18Bit line organisation; Bit line lay-out
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/14Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Non-Volatile Memory (AREA)

Claims (15)

1. Способ управления ферроэлектрическим или электретным запоминающим устройством, использующим пассивную матричную адресацию и содержащим
ячейки памяти на основе ферроэлектрического или электретного тонкопленочного поляризуемого материала, обладающего гистерезисом, типа ферроэлектрической или электретной тонкой полимерной пленки,
а также первый и второй наборы электродов с взаимно параллельными электродами в каждом наборе, причем электроды первого набора, образующие управляющие линии (WL), расположены, по существу, перпендикулярно электродам второго набора, образующим линии (BL) данных, тогда как электроды каждого набора находятся в прямом или непрямом контакте с тонкопленочным материалом ячеек памяти, а каждая из указанных ячеек может быть установлена в поляризационное состояние Х или Y или переключена между указанными состояниями приложением переключающего напряжения (Vs), превышающего коэрцитивное напряжение (Vc), соответствующее коэрцитивному полю (Ec) поляризуемого материала, между управляющей линией (WL) и линией (BL) данных, посредством которых производится адресация к указанной ячейке, при этом
способ использует протокол подачи импульсов напряжения, включающий, по меньшей мере, один исполнительный цикл, генерирующий помеху, для переключения выбранных адресуемых ячеек (Ах) в поляризационное состояние Х и захватывающий выбранные адресуемые ячейки, расположенные в зонах скрещивания адресуемых управляющих линий (AWL) и выбранных линий (BLx) данных, невыбранные адресуемые ячейки (Ay), расположенные в зонах скрещивания адресуемых управляющих линий и невыбранных линий (BLy) данных, неадресуемые ячейки (Dx), расположенные в зонах скрещивания неадресуемых управляющих линий (UWL) и выбранных линий данных, и неадресуемые ячейки (Dy), расположенные в зонах скрещивания неадресуемых управляющих линий и невыбранных линий данных, причем во время выполнения исполнительного цикла, генерирующего помеху, разность потенциалов между адресуемыми управляющими линиями и выбранными линиями данных устанавливают равной переключающему напряжению, а разность потенциалов между адресуемыми управляющими линиями и невыбранными линиями данных устанавливают меньшей коэрцитивного напряжения,
отличающийся тем, что перед и/или после исполнительного цикла, генерирующего помеху, осуществляют цикл, предшествующий помехе, и/или цикл, следующий за помехой, причем во время указанного цикла (указанных циклов) на ячейки, лежащие на неадресуемых управляющих линиях, подают непереключающие и, по меньшей мере, некоторые ненулевые напряжения с формированием на ячейках соответственно импульсов напряжения, подаваемых перед помехой и/или подаваемых после помехи, путем поддерживания разности потенциалов между неадресуемыми управляющими линиями и адресуемой управляющей линией равной или меньшей, чем удвоенное коэрцитивное напряжение, и выбора потенциалов на выбранных линиях данных и невыбранных линиях данных такими, чтобы разность между ними и потенциалом неадресуемой управляющей линии была меньше коэрцитивного напряжения, а также выбора потенциала адресуемой управляющей линии таким образом, чтобы только адресуемые ячейки могли получить напряжения, превышающие коэрцитивное напряжение, в направлении, соответствующем поляризационному состоянию, уже установленному в адресуемых ячейках.
2. Способ по п.1, отличающийся тем, что используют протокол подачи импульсов напряжения с шагом (Vs/3) для потенциалов на управляющих линиях и линиях данных.
3. Способ по п.1, отличающийся тем, что при формировании импульсов, подаваемых перед и/или после помехи, разделяют потенциалы на неадресуемых управляющих линиях и на адресуемых управляющих линиях.
4. Способ по п.1, отличающийся тем, что формируют, по меньшей мере, один импульс, подаваемый до и/или после помехи на неадресуемые ячейки и имеющий полярность, противоположную полярности мешающих импульсов, формирующихся на тех же ячейках во время исполнительного цикла, генерирующего помеху, путем задания потенциала выбранных линий данных и/или потенциала невыбранных линий данных ниже потенциала неадресуемых управляющих линий, если потенциал соответствующих линий данных во время исполнительного цикла, генерирующего помеху, был выше потенциала неадресуемых управляющих линий, или задания потенциала выбранных линий данных и/или потенциала невыбранных линий данных выше потенциала неадресуемых управляющих линий, если потенциал соответствующих линий данных во время исполнительного цикла, генерирующего помеху, был ниже потенциала неадресуемых управляющих линий, с предпочтительным выбором длительностей и амплитуд импульсов, подаваемых до и/или после помехи, возникающей на неадресуемых ячейках, таким образом, чтобы сумма площадей импульсов положительной полярности была, по существу, равна сумме площадей импульсов отрицательной полярности для всех импульсов, подаваемых на неадресуемые ячейки в исполнительном цикле, генерирующем помеху, и в цикле (циклах), предшествующем помехе, и/или следующем за помехой.
5. Способ по п.1, отличающийся тем, что формируют один импульс, подаваемый до и/или после помехи на каждую неадресуемую ячейку, с, по существу, такой же площадью, но с противоположной полярностью по отношению к мешающему импульсу, формирующемуся на той же ячейке во время исполнительного цикла, генерирующего помеху, и имеющему, по существу, такую же площадь, что и площадь импульса, подаваемого на ту же ячейку во время указанного цикла, но противоположную полярность, с предпочтительным формированием на каждой неадресуемой ячейке одного импульса, подаваемого до помехи и имеющего, по существу, такие же амплитуду и длительность, но противоположную полярность по отношению к мешающему импульсу, формирующемуся на той же ячейке во время указанного цикла, с формированием в результате импульсов напряжения одинаковой полярности для адресуемых ячеек путем задания потенциала адресуемой управляющей линии равным или более низким, чем самый низкий потенциал на линиях данных или равным или более высоким, чем самый высокий потенциал на линиях данных во время формирования указанного импульса, подаваемого перед помехой.
6. Способ по п.1, отличающийся тем, что в зависимости от типа линий данных (BLx или BLy), на неадресуемых ячейках формируют импульсы, подаваемые до и/или после помехи, различной длительности путем задания потенциала линий данных на неадресуемых ячейках, длительность импульса на которых будет минимальной, равным потенциалу неадресуемой управляющей линии для, по меньшей мере, части цикла, предшествующего помехе.
7. Способ по п.1, отличающийся тем, что на каждой неадресуемой ячейке формируют один импульс, подаваемый после помехи, с, по существу, такими же амплитудой и длительностью, но противоположной полярности по отношению к мешающему импульсу, формирующемуся на тех же ячейках во время исполнительного цикла, генерирующего помеху.
8. Способ по п.1, отличающийся тем, что на неадресуемых ячейках формируют один или более импульсов, подаваемых после помехи, причем единственный импульс или каждый из импульсов имеет существенно меньшую площадь, чем любой импульс, формирующийся на тех же ячейках во время исполнительного цикла, генерирующего помеху, а, по меньшей мере, один импульс имеет полярность, противоположную полярности последнего импульса, сформированного на тех же ячейках во время исполнительного цикла, генерирующего помеху, с предпочтительным формированием указанных одного или более импульсов, подаваемых после помехи с, по существу, такой же амплитудой, но с меньшей длительностью, чем импульс, сформированный на тех же ячейках во время исполнительного цикла, генерирующего помеху.
9. Способ по п.8, отличающийся тем, что задают длительность одного или каждого из импульсов, подаваемых после помехи, в 5-20 раз меньшей, чем длительность любого импульса, сформированного на тех же ячейках во время исполнительного цикла, генерирующего помеху, и/или формируют импульсы, подаваемые после помехи, с меньшей площадью, чем любой предшествующий импульс, подаваемый после помехи на те же ячейки в том же цикле, следующем за помехой, и/или придают последнему импульсу, подаваемому после помехи на неадресуемые ячейки, одинаковую полярность для всех линий данных, причем при формировании последнего из импульсов, подаваемых после помехи, потенциал неадресуемых управляющих линий и потенциал адресуемой управляющей линии, и потенциал одной из линий данных предпочтительно задают равными.
10. Способ по п.1, отличающийся тем, что формируют разделенные во времени импульсы, имеющие в каждый момент времени одинаковую полярность и подаваемые до и/или после помехи на неадресуемые ячейки, путем задания потенциала только на невыбранных линиях (BLy) данных или только на выбранных линиях (BLx) данных равным потенциалу неадресуемых управляющих линий, с заданием в другой момент времени только потенциала на линиях данных другого типа (BLx или BLy) равным потенциалу неадресуемых управляющих линий, с предпочтительным формированием импульсов напряжения на адресуемых ячейках только в направлении, соответствующем поляризационному состоянию Y, путем задания потенциала адресуемых управляющих линий равным потенциалу выбранных линий данных при формировании разделенных во времени импульсов напряжения, или с формированием импульсов напряжения на адресуемых ячейках только в направлении, соответствующем поляризационному состоянию X, путем задания потенциала адресуемых управляющих линий равным потенциалу невыбранных линий данных при формировании разделенных во времени импульсов напряжения.
11. Способ по п.1, отличающийся тем, что при формировании импульсов, подаваемых после помехи, потенциал адресуемых управляющих линий задают равным потенциалу неадресуемых управляющих линий, по меньшей мере, во время части цикла, следующего за помехой.
12. Способ по п.1, отличающийся тем, что при формировании импульсов, подаваемых после помехи, потенциал адресуемых управляющих линий задают отличным от потенциала неадресуемых управляющих линий, по меньшей мере, во время части цикла, следующего за помехой, с предпочтительным формированием импульсов на адресуемых ячейках, у которых амплитуда в одном направлении всегда превышает амплитуду в противоположном направлении, либо путем задания потенциала адресуемой управляющей линии ближе к наивысшему потенциалу линий данных при формировании импульсов, подаваемых после помехи в цикле, следующем за помехой, либо путем задания потенциала адресуемой управляющей линии ближе к низшему потенциалу линий данных при формировании импульсов, подаваемых после помехи в цикле, следующем за помехой.
13. Способ по п.1, отличающийся тем, что формируют один или более импульсов, подаваемых перед и/или после помехи, причем указанные импульсы не обладают прямоугольной формой, т.е. их амплитуду между началом и концом каждого импульса изменяют во времени, предпочтительно по пилообразному контуру, с уменьшением амплитуды и с приближением ее к нулю.
14. Способ по п.1, отличающийся тем, что форму импульсов, подаваемых до и/или после помехи, настраивают в зависимости от температуры, предпочтительно путем увеличения длительности импульсов по мере повышения температуры.
15. Способ по п.1, отличающийся тем, что задают потенциал неактивированных линий данных и неактивированных управляющих линий в одной или более пассивных матрицах, смежных с пассивной матрицей, в которой выполняется операция адресации, равным потенциалу неадресуемой управляющей линии в пассивной матрице, в которой выполняется операция адресации.
RU2006130851/09A 2004-02-13 2005-02-07 Способ управления запоминающим устройством с подачей компенсационных импульсов до и после помехи RU2326456C1 (ru)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NO20040644 2004-02-13
NO20040644A NO320149B1 (no) 2004-02-13 2004-02-13 Fremgangsmate for a drive en ferroelektrisk eller elektret minneinnretning

Publications (2)

Publication Number Publication Date
RU2006130851A true RU2006130851A (ru) 2008-03-20
RU2326456C1 RU2326456C1 (ru) 2008-06-10

Family

ID=34793421

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2006130851/09A RU2326456C1 (ru) 2004-02-13 2005-02-07 Способ управления запоминающим устройством с подачей компенсационных импульсов до и после помехи

Country Status (10)

Country Link
US (1) US7020005B2 (ru)
EP (1) EP1719136A1 (ru)
JP (1) JP2007522602A (ru)
KR (1) KR100823007B1 (ru)
CN (1) CN1918662A (ru)
AU (1) AU2005213099A1 (ru)
CA (1) CA2555581A1 (ru)
NO (1) NO320149B1 (ru)
RU (1) RU2326456C1 (ru)
WO (1) WO2005078730A1 (ru)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006228261A (ja) * 2005-02-15 2006-08-31 Micron Technology Inc デジット線絶縁ゲートの負電圧駆動
US7916544B2 (en) * 2008-01-25 2011-03-29 Micron Technology, Inc. Random telegraph signal noise reduction scheme for semiconductor memories
KR100913424B1 (ko) * 2008-07-01 2009-08-21 한국과학기술원 수동 매트릭스-어드레스 가능한 메모리 장치
US7821808B2 (en) * 2009-01-30 2010-10-26 Seagate Technology Llc Multilayer ferroelectric data storage system with regenerative read
WO2016004388A1 (en) * 2014-07-03 2016-01-07 Yale University Circuitry for ferroelectric fet-based dynamic random access memory and non-volatile memory
US9857218B2 (en) * 2015-03-09 2018-01-02 Rockwell Automation Technologies, Inc. Pulsed sensing using multiple pulse samples
US9641259B1 (en) 2016-06-20 2017-05-02 Rockwell Automation Technologies, Inc. System and method for pulsed based receiver photo sensor
US9613676B1 (en) * 2016-06-29 2017-04-04 Micron Technology, Inc. Writing to cross-point non-volatile memory

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3002182A (en) 1956-12-10 1961-09-26 Bell Telephone Labor Inc Ferroelectric storage circuits and methods
EP1439544B1 (en) * 1997-11-14 2009-01-14 Rohm Co., Ltd. Semiconductor memory and method for accessing semiconductor memory
NO312699B1 (no) * 2000-07-07 2002-06-17 Thin Film Electronics Asa Adressering av minnematrise
JP4024166B2 (ja) * 2002-03-20 2007-12-19 三洋電機株式会社 強誘電体メモリ
NO317905B1 (no) 2002-09-11 2004-12-27 Thin Film Electronics Asa Fremgangsmate for a operere ferroelektrisk eller elektret minneinnretning og en innretning av denne art
US6856534B2 (en) 2002-09-30 2005-02-15 Texas Instruments Incorporated Ferroelectric memory with wide operating voltage and multi-bit storage per cell

Also Published As

Publication number Publication date
KR100823007B1 (ko) 2008-04-17
NO20040644L (no) 2005-08-15
US20050248979A1 (en) 2005-11-10
EP1719136A1 (en) 2006-11-08
CA2555581A1 (en) 2005-08-25
US7020005B2 (en) 2006-03-28
NO320149B1 (no) 2005-10-31
AU2005213099A1 (en) 2005-08-25
NO20040644D0 (no) 2004-02-13
JP2007522602A (ja) 2007-08-09
KR20060111721A (ko) 2006-10-27
WO2005078730A1 (en) 2005-08-25
CN1918662A (zh) 2007-02-21
RU2326456C1 (ru) 2008-06-10

Similar Documents

Publication Publication Date Title
RU2006130851A (ru) Способ управления запоминающим устройством с подачей компенсационных импульсов до и после помехи
CA2412169C (en) Addressing of memory matrix
JP5743987B2 (ja) 受動マトリクス・アドレス指定可能素子の読み取り方法並びにその方法を実施するための素子
RU2003103443A (ru) Адресация матричной памяти
AU2001294410A1 (en) Addressing of memory matrix
US5508954A (en) Method and apparatus for reduced fatigue in ferroelectric memory
CN110277117B (zh) 用于控制铁电存储器单元中的抹除数据的设备及方法
JP2004503052A (ja) 受動マトリックス・メモリの読出し動作および書込み動作を実行する方法および前記方法を実行する装置
US5487032A (en) Method and apparatus for reduced fatigue in ferroelectric memory elements
JP4214708B2 (ja) 強誘電体記憶装置及びその駆動方法
KR100268910B1 (ko) 비휘발성 강유전체 메모리소자
JP2007522602A5 (ru)
US20040080990A1 (en) Ferroelectric memory
KR20070094646A (ko) 수동 매트릭스-어드레스 가능한 강유전체 또는 일렉트렛메모리 장치를 동작하기 위한 방법
KR100457346B1 (ko) 강유전체 랜덤 액세스 메모리 장치
JP2008276935A (ja) 強誘電体記憶装置、その駆動方法及び駆動回路
JP2008276934A (ja) 強誘電体記憶装置及びその駆動方法
JP2004220715A (ja) 強誘電体記憶装置

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20090208